JPH0786512B2 - 半導体センサ - Google Patents
半導体センサInfo
- Publication number
- JPH0786512B2 JPH0786512B2 JP3203304A JP20330491A JPH0786512B2 JP H0786512 B2 JPH0786512 B2 JP H0786512B2 JP 3203304 A JP3203304 A JP 3203304A JP 20330491 A JP20330491 A JP 20330491A JP H0786512 B2 JPH0786512 B2 JP H0786512B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor sensor
- circuit
- bridge circuit
- output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Measurement Of Current Or Voltage (AREA)
- Pressure Sensors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、加速度検出や圧力検
出等に用いられる半導体センサに係り、特に感度の向上
を図った半導体センサに関する。
出等に用いられる半導体センサに係り、特に感度の向上
を図った半導体センサに関する。
【０００２】
【従来の技術】図４は、従来より用いられている半導体
センサ１の電気的構成を示す回路図であり、この図に示
すように、半導体センサ１は、ブリッジ接続された四個
の被測定物理量に応じて抵抗値の変化するゲージ抵抗２
〜５から構成されている。そして、ゲージ抵抗２，３の
接続点とゲージ抵抗４，５の接続点との間に電圧ＶDが
印加され、ゲージ抵抗２，５の接続点とゲージ抵抗３，
４の接続点との間から出力Ｖoutが得られるようになっ
ている。ゲージ抵抗２〜５としては、例えば圧力によっ
て変化する金属性ストレンゲージや、半導体のピエゾ抵
抗効果を利用した拡散抵抗などが知られている。この半
導体センサ１は定電圧駆動方式を採用しているので、そ
の出力Ｖoutは次のように表される。なお、ゲージ抵抗
２〜５の抵抗値を、Ｒ1，Ｒ2，Ｒ3およびＲ4とする。
センサ１の電気的構成を示す回路図であり、この図に示
すように、半導体センサ１は、ブリッジ接続された四個
の被測定物理量に応じて抵抗値の変化するゲージ抵抗２
〜５から構成されている。そして、ゲージ抵抗２，３の
接続点とゲージ抵抗４，５の接続点との間に電圧ＶDが
印加され、ゲージ抵抗２，５の接続点とゲージ抵抗３，
４の接続点との間から出力Ｖoutが得られるようになっ
ている。ゲージ抵抗２〜５としては、例えば圧力によっ
て変化する金属性ストレンゲージや、半導体のピエゾ抵
抗効果を利用した拡散抵抗などが知られている。この半
導体センサ１は定電圧駆動方式を採用しているので、そ
の出力Ｖoutは次のように表される。なお、ゲージ抵抗
２〜５の抵抗値を、Ｒ1，Ｒ2，Ｒ3およびＲ4とする。
【０００３】
【数１】
【０００４】ここで、半導体センサ１が圧力センサであ
るものとして、圧力が印加されていない状態のときに、
Ｒ1＝Ｒ2＝Ｒ3＝Ｒ4＝Ｒ0 になるものとし、ある大きさ
の圧力が印加されたときに、Ｒ1＝Ｒ3＝Ｒ0−ΔＲ、Ｒ2
＝Ｒ4＝Ｒ0＋ΔＲに変化するものとすると、出力Ｖout
は次のよう表わされる。
るものとして、圧力が印加されていない状態のときに、
Ｒ1＝Ｒ2＝Ｒ3＝Ｒ4＝Ｒ0 になるものとし、ある大きさ
の圧力が印加されたときに、Ｒ1＝Ｒ3＝Ｒ0−ΔＲ、Ｒ2
＝Ｒ4＝Ｒ0＋ΔＲに変化するものとすると、出力Ｖout
は次のよう表わされる。
【０００５】
【数２】
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来の半導体センサ１にあっては、数２に示すΔＲ／Ｒ０
の値が小さい場合、すなわち被測定物理量の変化の割合
が小さいときには、大きな出力Ｖoutが得られないとい
う問題がある。この発明は上述した事情に鑑みてなされ
たもので、被測定物理量の変化の割合が小さくても大き
な出力が得られる半導体センサを提供することを目的と
している。
来の半導体センサ１にあっては、数２に示すΔＲ／Ｒ０
の値が小さい場合、すなわち被測定物理量の変化の割合
が小さいときには、大きな出力Ｖoutが得られないとい
う問題がある。この発明は上述した事情に鑑みてなされ
たもので、被測定物理量の変化の割合が小さくても大き
な出力が得られる半導体センサを提供することを目的と
している。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ために、この発明の半導体センサにあっては、複数のゲ
ージ抵抗にて構成されたブリッジ回路を有する半導体セ
ンサにおいて、前記ブリッジ回路の一方の信号出力端子
と他方の信号出力端子の各々に、ＣＭＯＳインバータ回
路から構成される増幅回路が接続され、前記ブリッジ回
路の各出力端子からの出力電圧の変化の範囲が、前記ブ
リッジ回路の電源入力端子と電源との間に挿入されたバ
イアス補償抵抗によって、前記ＣＭＯＳインバータ回路
の入出力伝達特性の直線部分に入るように設定されるこ
とを特徴とする。
ために、この発明の半導体センサにあっては、複数のゲ
ージ抵抗にて構成されたブリッジ回路を有する半導体セ
ンサにおいて、前記ブリッジ回路の一方の信号出力端子
と他方の信号出力端子の各々に、ＣＭＯＳインバータ回
路から構成される増幅回路が接続され、前記ブリッジ回
路の各出力端子からの出力電圧の変化の範囲が、前記ブ
リッジ回路の電源入力端子と電源との間に挿入されたバ
イアス補償抵抗によって、前記ＣＭＯＳインバータ回路
の入出力伝達特性の直線部分に入るように設定されるこ
とを特徴とする。
【０００８】
【作用】複数のゲージ抵抗にて構成されたブリッジ回路
を有する半導体センサにおいて、ブリッジ回路の一方の
信号出力端子と他方の信号出力端子の各々に、ＣＭＯＳ
インバータ回路から構成される増幅回路が接続され、ブ
リッジ回路の各出力端子からの出力電圧の変化の範囲
が、ブリッジ回路の電源入力端子と電源との間に挿入さ
れたバイアス補償抵抗によって、ＣＭＯＳインバータ回
路の入出力伝達特性の直線部分に入るように設定され
る。
を有する半導体センサにおいて、ブリッジ回路の一方の
信号出力端子と他方の信号出力端子の各々に、ＣＭＯＳ
インバータ回路から構成される増幅回路が接続され、ブ
リッジ回路の各出力端子からの出力電圧の変化の範囲
が、ブリッジ回路の電源入力端子と電源との間に挿入さ
れたバイアス補償抵抗によって、ＣＭＯＳインバータ回
路の入出力伝達特性の直線部分に入るように設定され
る。
【０００９】
【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。図１はこの発明の一実施例である半導体
センサ１Ａの電気的構成を示す回路図であり、この図に
示すように、この半導体センサ１Ａは、ゲージ抵抗２〜
５で構成されるブリッジ回路Ｂの両側にＣＭＯＳインバ
ータ７，８が接続されている点と、ゲージ抵抗４，５の
接続点と接地との間に補償抵抗６（Ｒ C ）が介挿されて
いる点とが従来の半導体センサ１と異なる点である。
いて説明する。図１はこの発明の一実施例である半導体
センサ１Ａの電気的構成を示す回路図であり、この図に
示すように、この半導体センサ１Ａは、ゲージ抵抗２〜
５で構成されるブリッジ回路Ｂの両側にＣＭＯＳインバ
ータ７，８が接続されている点と、ゲージ抵抗４，５の
接続点と接地との間に補償抵抗６（Ｒ C ）が介挿されて
いる点とが従来の半導体センサ１と異なる点である。
【００１０】ＣＭＯＳインバータ７は、ｐ-ＭＯＳ ＦＥ
Ｔ９と、ｎ-ＭＯＳ ＦＥＴ１０と、バイアス電圧安定化
用の帰還抵抗１１を有して構成され、またＣＭＯＳイン
バータ８も同様にｐ-ＭＯＳ ＦＥＴ１２と、ｎ-ＭＯＳ
ＦＥＴ１３と、バイアス電圧安定化用の帰還抵抗１４と
を有して構成されている。これらＣＭＯＳインバータ
７，８は、図３に示すように入出力間に帰還抵抗Ｒ
M （１〜２ＭΩ）を介挿することにより、アナログ増幅
回路として使用している。 図２は、図３に示すようなア
ナログ増幅回路の入出力伝達特性を示すものであり、し
きい値電圧ＶTHLを中心としたＡＲの範囲が直線的な特
性を示す。図２に示すように、ＣＭＯＳインバータ７，
８をアナログ増幅回路として使用するためには、ブリッ
ジ回路Ｂの各出力端子における出力電圧（中点電圧）Ｖ
IN1，ＶIN2は、ＡＲの範囲内で変化する必要がある。前
述の補償抵抗６は、出力電圧ＶIN1，ＶIN2がＡＲの範囲
内で変化するように調整するものであり、必要に応じて
電源側に接続してもよい。
Ｔ９と、ｎ-ＭＯＳ ＦＥＴ１０と、バイアス電圧安定化
用の帰還抵抗１１を有して構成され、またＣＭＯＳイン
バータ８も同様にｐ-ＭＯＳ ＦＥＴ１２と、ｎ-ＭＯＳ
ＦＥＴ１３と、バイアス電圧安定化用の帰還抵抗１４と
を有して構成されている。これらＣＭＯＳインバータ
７，８は、図３に示すように入出力間に帰還抵抗Ｒ
M （１〜２ＭΩ）を介挿することにより、アナログ増幅
回路として使用している。 図２は、図３に示すようなア
ナログ増幅回路の入出力伝達特性を示すものであり、し
きい値電圧ＶTHLを中心としたＡＲの範囲が直線的な特
性を示す。図２に示すように、ＣＭＯＳインバータ７，
８をアナログ増幅回路として使用するためには、ブリッ
ジ回路Ｂの各出力端子における出力電圧（中点電圧）Ｖ
IN1，ＶIN2は、ＡＲの範囲内で変化する必要がある。前
述の補償抵抗６は、出力電圧ＶIN1，ＶIN2がＡＲの範囲
内で変化するように調整するものであり、必要に応じて
電源側に接続してもよい。
【００１１】このように構成された半導体センサ１Ａに
おいて、この半導体センサ１Ａが圧力センサであるもの
として、圧力が印加されていない状態のときに、Ｒ1＝
Ｒ2＝Ｒ3＝Ｒ4＝Ｒ0 になるものとすると、ブリッジ回
路Ｂの両側の中点電圧ＶIN1，ＶIN2は、共にＶD／２と
なり、理想的には出力Ｖoutは零になる。一方、ある大
きさの圧力が印加されたときに、Ｒ1＝Ｒ3＝Ｒ0−Δ
Ｒ、Ｒ2＝Ｒ4＝Ｒ0＋ΔＲに変化するものとすると、中
点電圧ＶIN1，ＶIN2は次のようになる。
おいて、この半導体センサ１Ａが圧力センサであるもの
として、圧力が印加されていない状態のときに、Ｒ1＝
Ｒ2＝Ｒ3＝Ｒ4＝Ｒ0 になるものとすると、ブリッジ回
路Ｂの両側の中点電圧ＶIN1，ＶIN2は、共にＶD／２と
なり、理想的には出力Ｖoutは零になる。一方、ある大
きさの圧力が印加されたときに、Ｒ1＝Ｒ3＝Ｒ0−Δ
Ｒ、Ｒ2＝Ｒ4＝Ｒ0＋ΔＲに変化するものとすると、中
点電圧ＶIN1，ＶIN2は次のようになる。
【００１２】
【数３】
【００１３】
【数４】
【００１４】数３および数４からわかるように、１／２
ＶDを中心として中点電圧ＶIN1，ＶIN2の増減方向が互
いに逆になっており、Ｖout1とＶout2との間に大きな電
位差が得られる。ここで、増幅回路７，８の各々の増幅
率をＧとすると、半導体センサ１Ａの出力Ｖoutは次の
ようになる。
ＶDを中心として中点電圧ＶIN1，ＶIN2の増減方向が互
いに逆になっており、Ｖout1とＶout2との間に大きな電
位差が得られる。ここで、増幅回路７，８の各々の増幅
率をＧとすると、半導体センサ１Ａの出力Ｖoutは次の
ようになる。
【００１５】
【数５】
【００１６】この場合、Ｇは通常５０〜１００倍程度の
値である。このように、本案は、従来までの半導センサ
１に、２個のＣＭＯＳＦＥＴと１個の直流帰還抵抗から
なるＣＭＯＳインバータを２組追加するだけで簡便に信
号を増幅することができる。また、回路構成が単純なこ
とから、シリコンチップ上の微小領域に容易に集積化で
きるため、従来のホイートストンブリッジ回路を利用し
た各種の半導体センサと特性の揃った２組のＣＭＯＳイ
ンバータとを同一チップ上に形成することにより、低消
費電力で小型・高感度のセンサを実現できる。
値である。このように、本案は、従来までの半導センサ
１に、２個のＣＭＯＳＦＥＴと１個の直流帰還抵抗から
なるＣＭＯＳインバータを２組追加するだけで簡便に信
号を増幅することができる。また、回路構成が単純なこ
とから、シリコンチップ上の微小領域に容易に集積化で
きるため、従来のホイートストンブリッジ回路を利用し
た各種の半導体センサと特性の揃った２組のＣＭＯＳイ
ンバータとを同一チップ上に形成することにより、低消
費電力で小型・高感度のセンサを実現できる。
【００１７】
【発明の効果】以上説明したようにこの発明によれば、
複数のゲージ抵抗にて構成されたブリッジ回路を有する
半導体センサにおいて、ブリッジ回路の一方の信号出力
端子と他方の信号出力端子の各々に、ＣＭＯＳインバー
タ回路から構成される増幅回路が接続され、ブリッジ回
路の各出力端子からの出力電圧の変化の範囲が、ブリッ
ジ回路の電源入力端子と電源との間に挿入されたバイア
ス補償抵抗によって、ＣＭＯＳインバータ回路の入出力
伝達特性の直線部分に入るように設定されるので、被測
定物理量の変化の割合が小さくても大きな出力を得るこ
とができる。また、変化の割合が小さくても大きな出力
が得られることは、従来の半導体センサと同じ出力を得
る場合に低い駆動電圧で済むことになり、消費電力の低
減が図れる。また、本発明の信号処理方式は、既存のセ
ンサに市販のＣＭＯＳインバータを接続して簡便な信号
増幅回路ができる他、センサとの１チップ集積化も容易
である。この場合、ＣＭＯＳインバータを利用している
ため、ＣＭＯＳ論理回路を同一チップ上に混載して種々
のディジタル信号処理機能を集積化することも可能であ
るという効果も得られる。
複数のゲージ抵抗にて構成されたブリッジ回路を有する
半導体センサにおいて、ブリッジ回路の一方の信号出力
端子と他方の信号出力端子の各々に、ＣＭＯＳインバー
タ回路から構成される増幅回路が接続され、ブリッジ回
路の各出力端子からの出力電圧の変化の範囲が、ブリッ
ジ回路の電源入力端子と電源との間に挿入されたバイア
ス補償抵抗によって、ＣＭＯＳインバータ回路の入出力
伝達特性の直線部分に入るように設定されるので、被測
定物理量の変化の割合が小さくても大きな出力を得るこ
とができる。また、変化の割合が小さくても大きな出力
が得られることは、従来の半導体センサと同じ出力を得
る場合に低い駆動電圧で済むことになり、消費電力の低
減が図れる。また、本発明の信号処理方式は、既存のセ
ンサに市販のＣＭＯＳインバータを接続して簡便な信号
増幅回路ができる他、センサとの１チップ集積化も容易
である。この場合、ＣＭＯＳインバータを利用している
ため、ＣＭＯＳ論理回路を同一チップ上に混載して種々
のディジタル信号処理機能を集積化することも可能であ
るという効果も得られる。
【００１８】
【図１】この発明の一実施例による半導体センサ１Ａの
電気的構成を示す回路図である。
電気的構成を示す回路図である。
【図２】図１に示す半導体センサを構成するＣＭＯＳイ
ンバータの入出力伝達特性を示す図である。
ンバータの入出力伝達特性を示す図である。
【図３】 図１に示す半導体センサを構成するＣＭＯＳ
インバータの回路図である。
インバータの回路図である。
【図４】 従来の半導体センサ１の電気的構成を示す回
路図である。
路図である。
【符号の説明】２，３，４，５…ゲージ抵抗、６…補償抵抗、７，８…
ＣＭＯＳインバータ、１１，１４…帰還抵抗。
ＣＭＯＳインバータ、１１，１４…帰還抵抗。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 29/84 Ｂ 8932−4Ｍ (56)参考文献 特開 平１−167625（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 複数のゲージ抵抗にて構成されたブリッ
ジ回路を有する半導体センサにおいて、 前記ブリッジ回路の一方の信号出力端子と他方の信号出
力端子の各々に、ＣＭＯＳインバータ回路から構成され
る増幅回路が接続され、 前記ブリッジ回路の各出力端子からの出力電圧の変化の
範囲が、前記ブリッジ回路の電源入力端子と電源との間
に挿入されたバイアス補償抵抗によって、前記ＣＭＯＳ
インバータ回路の入出力伝達特性の直線部分に入るよう
に設定される ことを特徴とする 半導体センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203304A JPH0786512B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203304A JPH0786512B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529634A JPH0529634A (ja) | 1993-02-05 |
| JPH0786512B2 true JPH0786512B2 (ja) | 1995-09-20 |
Family
ID=16471820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203304A Expired - Lifetime JPH0786512B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786512B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4764996B2 (ja) * | 2001-04-12 | 2011-09-07 | 富士電機株式会社 | 半導体物理量センサ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01167625A (ja) * | 1987-12-23 | 1989-07-03 | Seiko Instr & Electron Ltd | 圧力検出器 |
-
1991
- 1991-07-19 JP JP3203304A patent/JPH0786512B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529634A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0409213B1 (en) | Amplifiying compensation circuit for semiconductor pressure sensor | |
| JP2928526B2 (ja) | 電源回路及び前記回路を備えるブリッジ型測定器出力補償回路 | |
| JPH0159525B2 (ja) | ||
| US6101883A (en) | Semiconductor pressure sensor including a resistive element which compensates for the effects of temperature on a reference voltage and a pressure sensor | |
| JPH0425488B2 (ja) | ||
| EP0454972B1 (en) | A high gain differential-to single ended amplifier having a tee network feedback loop | |
| JPH0786512B2 (ja) | 半導体センサ | |
| US6750665B2 (en) | Semiconductor pressure detecting device | |
| JP3544102B2 (ja) | 半導体圧力センサ | |
| JP2001165797A (ja) | 半導体圧力センサ装置 | |
| JPH08226862A (ja) | センサおよび該センサにおける測定範囲変動を温度補償する方法 | |
| JPH11160347A (ja) | センサ回路 | |
| JP2001255215A (ja) | ホイートストンブリッジ非直線性補償法 | |
| RU2165602C2 (ru) | Полупроводниковый датчик давления | |
| JPS60144632A (ja) | 温度補償回路 | |
| JPH0519796Y2 (ja) | ||
| JPH0611625Y2 (ja) | ストレンゲージ用増幅器 | |
| JPH02311728A (ja) | 圧力センサの駆動回路 | |
| JPS60152913A (ja) | 圧力変換器 | |
| JPS59188567A (ja) | 信号変換回路 | |
| JP2790733B2 (ja) | 駆動回路 | |
| CA1115980A (en) | Bridge circuit | |
| JPH04262260A (ja) | 半導体加速度検出装置 | |
| JPS63263773A (ja) | 半導体式圧力センサ | |
| JPS59188516A (ja) | 信号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960416 |