JP2002055724A - 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス - Google Patents
実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイスInfo
- Publication number
- JP2002055724A JP2002055724A JP2001178157A JP2001178157A JP2002055724A JP 2002055724 A JP2002055724 A JP 2002055724A JP 2001178157 A JP2001178157 A JP 2001178157A JP 2001178157 A JP2001178157 A JP 2001178157A JP 2002055724 A JP2002055724 A JP 2002055724A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- vos
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000001419 dependent effect Effects 0.000 claims abstract description 14
- 230000005669 field effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 230000010287 polarization Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Abstract
(57)【要約】
【課題】 従来、電流生成回路は実質的に温度依存性を
持っていた。 【解決手段】 電流Ｉ１を生成するために、電流電極１
２a,１２bの一方１２aが抵抗器１３と演算増幅器１１の
入力端子１１bとに接続されたトランジスタ１２を制御
する演算増幅器１１を含む慣用の電流生成回路が使用さ
れ、温度安定性入力電圧Ｖinは、演算増幅器の他入力端
子１１aに印加されると共に、演算増幅器１１は、該演
算増幅器の入力端子１１a,１１b間において温度依存性
を有するオフセット電圧Ｖos(T)を有するように配置さ
れ、該オフセット電圧Ｖos(T)および前記入力電圧Ｖin
は、生成される前記電流Ｉ１が実質的に温度非依存性で
あるように前記抵抗器１３の温度依存性を補償するため
に調節され、前記オフセット電圧Ｖos(T)を生成するた
めに前記演算増幅器１１の差動対の幾何形状が使用され
る。
持っていた。 【解決手段】 電流Ｉ１を生成するために、電流電極１
２a,１２bの一方１２aが抵抗器１３と演算増幅器１１の
入力端子１１bとに接続されたトランジスタ１２を制御
する演算増幅器１１を含む慣用の電流生成回路が使用さ
れ、温度安定性入力電圧Ｖinは、演算増幅器の他入力端
子１１aに印加されると共に、演算増幅器１１は、該演
算増幅器の入力端子１１a,１１b間において温度依存性
を有するオフセット電圧Ｖos(T)を有するように配置さ
れ、該オフセット電圧Ｖos(T)および前記入力電圧Ｖin
は、生成される前記電流Ｉ１が実質的に温度非依存性で
あるように前記抵抗器１３の温度依存性を補償するため
に調節され、前記オフセット電圧Ｖos(T)を生成するた
めに前記演算増幅器１１の差動対の幾何形状が使用され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、広く電流生成回路
の分野に関し、特に、実質的に温度非依存性の電流を生
成する方法およびその実施を許容するデバイスに関す
る。
の分野に関し、特に、実質的に温度非依存性の電流を生
成する方法およびその実施を許容するデバイスに関す
る。
【０００２】
【従来の技術】『電流源』または『電流シンク（curren
t sink）』の名称で知られる電流生成回路は、多くの電
気回路および電子回路の設計において重要な要素であ
る。図１は、全体が参照番号１０で示された先行技術の
電流生成回路の一例を示している。この電流生成回路１
０は、電圧制御された電流生成回路を構成する。
t sink）』の名称で知られる電流生成回路は、多くの電
気回路および電子回路の設計において重要な要素であ
る。図１は、全体が参照番号１０で示された先行技術の
電流生成回路の一例を示している。この電流生成回路１
０は、電圧制御された電流生成回路を構成する。
【０００３】電流生成回路１０は、典型的に演算増幅器
もしくは差動増幅器１１で形成された増幅手段と、トラ
ンジスタ１２と、抵抗器１３とを含む。演算増幅器１１
は、入力電圧Ｖｉｎが印加される正入力端子（非反転入
力）１１ａ、負入力端子（反転入力）１１ｂ、および、
出力１１ｃを含んでいる。増幅手段１１は、その出力１
１ｃにおいて、該増幅手段１１の第１および第２入力端
子１１ａおよび１１ｂにそれぞれ印加された電圧の差に
応じた電圧を供給する。
もしくは差動増幅器１１で形成された増幅手段と、トラ
ンジスタ１２と、抵抗器１３とを含む。演算増幅器１１
は、入力電圧Ｖｉｎが印加される正入力端子（非反転入
力）１１ａ、負入力端子（反転入力）１１ｂ、および、
出力１１ｃを含んでいる。増幅手段１１は、その出力１
１ｃにおいて、該増幅手段１１の第１および第２入力端
子１１ａおよび１１ｂにそれぞれ印加された電圧の差に
応じた電圧を供給する。
【０００４】この例において、トランジスタ１２は、そ
のゲート１２ｃが演算増幅器１１の出力１１ｃに接続さ
れたｎ−ＭＯＳ電界効果トランジスタから形成される。
トランジスタ１２のソース１２ａは、演算増幅器１１の
負入力端子１１ｂおよび抵抗器１３の第１端子に接続さ
れる。抵抗器１３の他端子は、供給電位もしくは基準電
位Ｖｓｓに接続される。この基準電位Ｖｓｓは、通常、
前記回路中で最も負の電位として、または、該回路の０
ボルトのアースとして定義される。（図１では図示しな
い）別の供給電位Ｖｄｄも設けられる。電位Ｖｓｓおよ
びＶｄｄは、前記回路、特に演算増幅器１１に対する供
給電圧を構成する。
のゲート１２ｃが演算増幅器１１の出力１１ｃに接続さ
れたｎ−ＭＯＳ電界効果トランジスタから形成される。
トランジスタ１２のソース１２ａは、演算増幅器１１の
負入力端子１１ｂおよび抵抗器１３の第１端子に接続さ
れる。抵抗器１３の他端子は、供給電位もしくは基準電
位Ｖｓｓに接続される。この基準電位Ｖｓｓは、通常、
前記回路中で最も負の電位として、または、該回路の０
ボルトのアースとして定義される。（図１では図示しな
い）別の供給電位Ｖｄｄも設けられる。電位Ｖｓｓおよ
びＶｄｄは、前記回路、特に演算増幅器１１に対する供
給電圧を構成する。
【０００５】図１の電流生成回路によれば、電流Ｉ１は
ＭＯＳトランジスタ１２のドレイン−ソース枝路（ブラ
ンチ）を通る。この回路は、容易に理解される。演算増
幅器１１は、自身の負入力端子１１ｂに存在する電圧が
正入力端子１１ａに存在する電圧と実質的に等しいよう
に、すなわち、入力電圧Ｖｉｎに等しいように、演算増
幅器１１の出力１１ｃにおける電圧を変更する。そのた
め、抵抗器１３の各端子間の電圧は、ＭＯＳトランジス
タ１２のドレイン−ソース枝路を通る電流Ｉ１が次式に
より与えられるように、入力電圧Ｖｉｎと実質的に等し
い。
ＭＯＳトランジスタ１２のドレイン−ソース枝路（ブラ
ンチ）を通る。この回路は、容易に理解される。演算増
幅器１１は、自身の負入力端子１１ｂに存在する電圧が
正入力端子１１ａに存在する電圧と実質的に等しいよう
に、すなわち、入力電圧Ｖｉｎに等しいように、演算増
幅器１１の出力１１ｃにおける電圧を変更する。そのた
め、抵抗器１３の各端子間の電圧は、ＭＯＳトランジス
タ１２のドレイン−ソース枝路を通る電流Ｉ１が次式に
より与えられるように、入力電圧Ｖｉｎと実質的に等し
い。
【０００６】Ｉ１＝Ｖｉｎ／Ｒ …… （１） ここで、Ｒは抵抗器１３の値である。従って、生成され
た電流Ｉ１は、前記演算増幅器の正入力端子１１ａに印
加された入力電圧Ｖｉｎに比例する。図１の電流生成回
路１０は『電流シンク』を形成し、すなわち、電流Ｉ１
はＭＯＳトランジスタ１２のドレイン１２ｂから最も負
の電位Ｖｓｓへと流される。図１の回路１０を変形すれ
ば、電流源が形成され得る。図２は、このような変形を
示す生成回路２０を示している。既に示された要素、す
なわち、演算増幅器１１、ＭＯＳトランジスタ１２およ
び抵抗器１３を示すために同一の参照番号が使用され
る。
た電流Ｉ１は、前記演算増幅器の正入力端子１１ａに印
加された入力電圧Ｖｉｎに比例する。図１の電流生成回
路１０は『電流シンク』を形成し、すなわち、電流Ｉ１
はＭＯＳトランジスタ１２のドレイン１２ｂから最も負
の電位Ｖｓｓへと流される。図１の回路１０を変形すれ
ば、電流源が形成され得る。図２は、このような変形を
示す生成回路２０を示している。既に示された要素、す
なわち、演算増幅器１１、ＭＯＳトランジスタ１２およ
び抵抗器１３を示すために同一の参照番号が使用され
る。
【０００７】既に述べた要素に加え、図２の生成回路２
０は、典型的に、第１および第２ｐ−ＭＯＳ電界効果ト
ランジスタ３１および３２から成るカレントミラー（cu
rrent mirror）３０を含んでいる。トランジスタ３１お
よび３２のソース３１ａおよび３２ａは、最も正の供給
電位Ｖｄｄに接続される。トランジスタ３１のゲート３
１ｃおよびドレイン３１ｂは共にＭＯＳトランジスタ１
２のドレイン１２ｂに接続され、且つ、トランジスタ３
２のゲート３２ｃはトランジスタ３１のゲート３１ｃに
接続される。
０は、典型的に、第１および第２ｐ−ＭＯＳ電界効果ト
ランジスタ３１および３２から成るカレントミラー（cu
rrent mirror）３０を含んでいる。トランジスタ３１お
よび３２のソース３１ａおよび３２ａは、最も正の供給
電位Ｖｄｄに接続される。トランジスタ３１のゲート３
１ｃおよびドレイン３１ｂは共にＭＯＳトランジスタ１
２のドレイン１２ｂに接続され、且つ、トランジスタ３
２のゲート３２ｃはトランジスタ３１のゲート３１ｃに
接続される。
【０００８】従って、カレントミラー３０は、電流Ｉ１
を『コピー』するために動作すると共に、トランジスタ
３２のドレイン−ソース枝路における電流Ｉ１のイメー
ジ（image）である電流を生成する。当業界で知られて
いるように、電流Ｉ１を増加（mutiply）または減少（d
ivide）するためにＭＯＳトランジスタ３１、３２のチ
ャネル幅／長さ比率Ｗ／Ｌを適切に選択することによっ
て、前記ミラーには比例係数が導入され得る。
を『コピー』するために動作すると共に、トランジスタ
３２のドレイン−ソース枝路における電流Ｉ１のイメー
ジ（image）である電流を生成する。当業界で知られて
いるように、電流Ｉ１を増加（mutiply）または減少（d
ivide）するためにＭＯＳトランジスタ３１、３２のチ
ャネル幅／長さ比率Ｗ／Ｌを適切に選択することによっ
て、前記ミラーには比例係数が導入され得る。
【０００９】図２の回路２０は、もちろん、電流Ｉ３を
生成するために、図２に示された例えば第３ＭＯＳ電界
効果トランジスタ３３などの他の枝路を前記ミラーが含
むようにさらに変形され得る。
生成するために、図２に示された例えば第３ＭＯＳ電界
効果トランジスタ３３などの他の枝路を前記ミラーが含
むようにさらに変形され得る。
【００１０】
【発明が解決しようとする課題】図１および図２に示さ
れた電流生成回路の１つの問題は、特に、生成される電
流が温度に依存することである。入力電圧Ｖｉｎとして
は、典型的に、ほぼ１．２ボルトに等しい基準バンドギ
ャップ電圧などの温度安定電圧が使用される。この基準
バンドギャップ電圧は、５０ｐｐｍ／℃程度の比較的に
小さな温度依存性を有する。
れた電流生成回路の１つの問題は、特に、生成される電
流が温度に依存することである。入力電圧Ｖｉｎとして
は、典型的に、ほぼ１．２ボルトに等しい基準バンドギ
ャップ電圧などの温度安定電圧が使用される。この基準
バンドギャップ電圧は、５０ｐｐｍ／℃程度の比較的に
小さな温度依存性を有する。
【００１１】抵抗器１３を作成するために、温度係数の
比較的に小さい抵抗器も企図される。設計上の理由によ
り、上記の回路と別体の抵抗器の使用を回避するために
抵抗器１３を集積形態とすることも企図されている。こ
のように、ＣＭＯＳ技術において、集積抵抗器（integr
ated resistor）を設計する上では種々の解決策があ
る。ただし、これらの集積抵抗器の温度係数は、基準バ
ンドギャップ電圧の温度安定性に関して比較的に高いま
まであることに注意されたい。例えば、Ｒｐｏｌｙ型の
集積抵抗器、すなわち、ポリシリコン層から形成された
集積抵抗器は、典型的に、＋０．０７％／℃程度の温度
係数、すなわち、基準バンドギャップ電圧の安定性に対
して相当に大きな温度係数を有する。
比較的に小さい抵抗器も企図される。設計上の理由によ
り、上記の回路と別体の抵抗器の使用を回避するために
抵抗器１３を集積形態とすることも企図されている。こ
のように、ＣＭＯＳ技術において、集積抵抗器（integr
ated resistor）を設計する上では種々の解決策があ
る。ただし、これらの集積抵抗器の温度係数は、基準バ
ンドギャップ電圧の温度安定性に関して比較的に高いま
まであることに注意されたい。例えば、Ｒｐｏｌｙ型の
集積抵抗器、すなわち、ポリシリコン層から形成された
集積抵抗器は、典型的に、＋０．０７％／℃程度の温度
係数、すなわち、基準バンドギャップ電圧の安定性に対
して相当に大きな温度係数を有する。
【００１２】当業者であれば、十分に低い温度係数を有
する集積抵抗器を作成するに適した手法はＣＭＯＳ技術
には存在しないことが直ちに理解されるであろう。従っ
て、上述したタイプの電流生成回路を作成しようとして
も、その回路により生成される電流は、本質的に、使用
される集積抵抗器の温度依存性に応じた温度依存性を有
することになる。
する集積抵抗器を作成するに適した手法はＣＭＯＳ技術
には存在しないことが直ちに理解されるであろう。従っ
て、上述したタイプの電流生成回路を作成しようとして
も、その回路により生成される電流は、本質的に、使用
される集積抵抗器の温度依存性に応じた温度依存性を有
することになる。
【００１３】従って、本発明の全体的な目的は、上述の
タイプの電流生成回路により実質的に温度非依存性の電
流を生成する方法を提案することにある。本発明の他の
目的は、上記方法を実施し得るデバイスを提案し、すな
わち、集積抵抗器の使用に伴う前記欠点を克服すると共
に実質的に温度非依存性の電流を生成する電流生成回路
を提案することにある。
タイプの電流生成回路により実質的に温度非依存性の電
流を生成する方法を提案することにある。本発明の他の
目的は、上記方法を実施し得るデバイスを提案し、すな
わち、集積抵抗器の使用に伴う前記欠点を克服すると共
に実質的に温度非依存性の電流を生成する電流生成回路
を提案することにある。
【００１４】本発明のさらなる目的は、電流生成回路に
対する変形が僅かであることから、既存の解決策と比較
して製造が容易で安価なことが明らかな解決策を提案す
ることにある。
対する変形が僅かであることから、既存の解決策と比較
して製造が容易で安価なことが明らかな解決策を提案す
ることにある。
【００１５】
【課題を解決するための手段】これらの目的を達成する
ために本発明は、先ず、その特徴が請求項１に列挙され
た、実質的に温度非依存性の電流を生成する方法に関す
る。すなわち、本発明によれば、第１および第２供給電
圧に連結された電流生成回路の手段により電流を生成す
る方法であって、第１および第２入力端子にそれぞれ印
加される第１および第２入力電圧の間の差に応じて、出
力に制御電圧を提供する増幅手段と、第１電流電極、前
記増幅手段の前記出力に接続されて前記制御電圧を受け
る制御電極、前記第２供給電圧に連結された第２電流電
極を有する第１トランジスタと、前記増幅手段の前記第
２入力端子並びに前記トランジスタの前記第１電流電極
に接続された第１端子、前記第１供給電圧に接続された
第２端子を有し、温度依存性の有る抵抗値を有する抵抗
手段とを含み、前記電流生成回路は、前記第１トランジ
スタの前記第１および第２電流電極を通る第１電流であ
って前記第１入力電圧に実質的に比例する第１電流を生
成し、前記第１入力電圧は実質的に温度安定性の電圧で
あり、前記増幅手段は弱反転で動作され、且つ、前記増
幅手段は、該増幅手段の前記第１および第２入力端子間
において温度依存性を持つオフセット電圧を有するよう
に配置され、該オフセット電圧および前記第１入力電圧
は、実質的に生成される前記第１電流が実質的に温度非
依存性であるように前記抵抗手段の温度依存性を補償す
るために調節されることを特徴とする方法が提供され
る。
ために本発明は、先ず、その特徴が請求項１に列挙され
た、実質的に温度非依存性の電流を生成する方法に関す
る。すなわち、本発明によれば、第１および第２供給電
圧に連結された電流生成回路の手段により電流を生成す
る方法であって、第１および第２入力端子にそれぞれ印
加される第１および第２入力電圧の間の差に応じて、出
力に制御電圧を提供する増幅手段と、第１電流電極、前
記増幅手段の前記出力に接続されて前記制御電圧を受け
る制御電極、前記第２供給電圧に連結された第２電流電
極を有する第１トランジスタと、前記増幅手段の前記第
２入力端子並びに前記トランジスタの前記第１電流電極
に接続された第１端子、前記第１供給電圧に接続された
第２端子を有し、温度依存性の有る抵抗値を有する抵抗
手段とを含み、前記電流生成回路は、前記第１トランジ
スタの前記第１および第２電流電極を通る第１電流であ
って前記第１入力電圧に実質的に比例する第１電流を生
成し、前記第１入力電圧は実質的に温度安定性の電圧で
あり、前記増幅手段は弱反転で動作され、且つ、前記増
幅手段は、該増幅手段の前記第１および第２入力端子間
において温度依存性を持つオフセット電圧を有するよう
に配置され、該オフセット電圧および前記第１入力電圧
は、実質的に生成される前記第１電流が実質的に温度非
依存性であるように前記抵抗手段の温度依存性を補償す
るために調節されることを特徴とする方法が提供され
る。
【００１６】本発明は、また、その特徴が請求項５に列
挙された電流生成回路にも関している。すなわち、本発
明によれば、第１および第２供給電圧に連結された電流
生成回路であって、第１および第２入力端子にそれぞれ
印加される第１および第２入力電圧の間の差に応じて、
出力にて制御電圧を提供する増幅手段と、第１電流電
極、前記増幅手段の前記出力に接続されて前記制御電圧
を受ける制御電極、前記第２供給電圧に連結された第２
電流電極を有する第１トランジスタと、前記増幅手段の
前記第２入力端子並びに前記トランジスタの前記第１電
流電極に接続された第１端子、前記第１供給電圧に接続
された第２端子を有し、温度依存性の有る抵抗値を有す
る抵抗手段とを含み、前記電流生成回路は、前記第１ト
ランジスタの前記第１および第２電流電極を通る第１電
流であって前記第１入力電圧に実質的に比例する第１電
流を生成し、前記第１入力電圧は実質的に温度安定性の
電圧であり、前記増幅手段は弱反転で動作され、且つ、
前記増幅手段は、該増幅手段の前記第１および第２入力
端子間において温度依存性を持つオフセット電圧を有す
るように配置され、該オフセット電圧および前記第１入
力電圧は、実質的に生成される前記第１電流が実質的に
温度非依存性であるように前記抵抗手段の温度依存性を
補償するために調節されることを特徴とする電流生成回
路が提供される。
挙された電流生成回路にも関している。すなわち、本発
明によれば、第１および第２供給電圧に連結された電流
生成回路であって、第１および第２入力端子にそれぞれ
印加される第１および第２入力電圧の間の差に応じて、
出力にて制御電圧を提供する増幅手段と、第１電流電
極、前記増幅手段の前記出力に接続されて前記制御電圧
を受ける制御電極、前記第２供給電圧に連結された第２
電流電極を有する第１トランジスタと、前記増幅手段の
前記第２入力端子並びに前記トランジスタの前記第１電
流電極に接続された第１端子、前記第１供給電圧に接続
された第２端子を有し、温度依存性の有る抵抗値を有す
る抵抗手段とを含み、前記電流生成回路は、前記第１ト
ランジスタの前記第１および第２電流電極を通る第１電
流であって前記第１入力電圧に実質的に比例する第１電
流を生成し、前記第１入力電圧は実質的に温度安定性の
電圧であり、前記増幅手段は弱反転で動作され、且つ、
前記増幅手段は、該増幅手段の前記第１および第２入力
端子間において温度依存性を持つオフセット電圧を有す
るように配置され、該オフセット電圧および前記第１入
力電圧は、実質的に生成される前記第１電流が実質的に
温度非依存性であるように前記抵抗手段の温度依存性を
補償するために調節されることを特徴とする電流生成回
路が提供される。
【００１７】本発明は、使用される抵抗器の温度依存性
を補償する温度依存性を持たせるために調節されたオフ
セット電圧を、使用される演算増幅器の各入力端子の間
に意図的に生成するために前記演算増幅器の差動トラン
ジスタ対の幾何形状（geometry）を使用することによ
り、抵抗器による電流の温度依存性を補償する可能性が
あるという本発明者の知見に基づくものである。
を補償する温度依存性を持たせるために調節されたオフ
セット電圧を、使用される演算増幅器の各入力端子の間
に意図的に生成するために前記演算増幅器の差動トラン
ジスタ対の幾何形状（geometry）を使用することによ
り、抵抗器による電流の温度依存性を補償する可能性が
あるという本発明者の知見に基づくものである。
【００１８】本発明者は、実際、演算増幅器の差動トラ
ンジスタ対の２個のトランジスタの間に幾何形状的不均
衡を形成するために演算増幅器を設ければ該増幅器の各
入力端子間には、実質的に線形の温度依存性を有するオ
フセット電圧が生成されると共に、その実質的な線形の
温度依存性は、差動トランジスタ対の幾何形状を工夫す
ることにより、特に、それらの寸法的チャネル幅／長さ
比率Ｗ／Ｌのバイアスにより調節され得ることが分かっ
た。
ンジスタ対の２個のトランジスタの間に幾何形状的不均
衡を形成するために演算増幅器を設ければ該増幅器の各
入力端子間には、実質的に線形の温度依存性を有するオ
フセット電圧が生成されると共に、その実質的な線形の
温度依存性は、差動トランジスタ対の幾何形状を工夫す
ることにより、特に、それらの寸法的チャネル幅／長さ
比率Ｗ／Ｌのバイアスにより調節され得ることが分かっ
た。
【００１９】本発明の１つの利点は、実施するのが容易
であり且つ変形コストが低いことである。さらに、演算
増幅器のオフセット電圧は、差動トランジスタ対の一方
もしくは他方のいずれを用いるかにより、独立的に正の
または負の温度係数を持たせるために調節され得る。従
って、正または負のいずれの温度係数を有する抵抗器で
も、その温度依存性は補償され得る。
であり且つ変形コストが低いことである。さらに、演算
増幅器のオフセット電圧は、差動トランジスタ対の一方
もしくは他方のいずれを用いるかにより、独立的に正の
または負の温度係数を持たせるために調節され得る。従
って、正または負のいずれの温度係数を有する抵抗器で
も、その温度依存性は補償され得る。
【００２０】
【発明の実施の形態】本発明の他の特徴および利点は、
非限定的な例として与えられた添付図面を参照しながら
以下の詳細な説明を理解することによりさらに明らかに
なるであろう。本発明の構成内において、図１および図
２の図示内容に係る電流生成回路を参照する。冒頭部分
において、既に示された電流生成回路の各構成要素は、
ここでは詳述されず、既に論じられた図１および図２を
参照するに留める。
非限定的な例として与えられた添付図面を参照しながら
以下の詳細な説明を理解することによりさらに明らかに
なるであろう。本発明の構成内において、図１および図
２の図示内容に係る電流生成回路を参照する。冒頭部分
において、既に示された電流生成回路の各構成要素は、
ここでは詳述されず、既に論じられた図１および図２を
参照するに留める。
【００２１】先ず、本発明の構成内において、『差動対
（differential pair）』という語句が意味するものを
定義する。演算増幅器もしくは差動増幅器は、典型的
に、差動配置で取付けられた一対のトランジスタを有す
ると共に、各制御電極は、増幅器の各入力端子にそれぞ
れ接続される。一例として、図３は、本発明に係る電流
生成回路の増幅手段１１として使用され得る差動増幅器
の概略例を示している。
（differential pair）』という語句が意味するものを
定義する。演算増幅器もしくは差動増幅器は、典型的
に、差動配置で取付けられた一対のトランジスタを有す
ると共に、各制御電極は、増幅器の各入力端子にそれぞ
れ接続される。一例として、図３は、本発明に係る電流
生成回路の増幅手段１１として使用され得る差動増幅器
の概略例を示している。
【００２２】従って、図１および図２の図示内容に従っ
て、参照番号１１で示された図３の演算増幅器は、ソー
ス１１１ａおよび１１２ａが相互に接続された２個のｐ
−ＭＯＳトランジスタ１１１および１１２を含む差動ト
ランジスタ対１１０を含む。差動トランジスタ対１１０
のゲート１１１ｃおよび１１２ｃは、それぞれ演算増幅
器１１の入力端子１１ａおよび１１ｂを形成する。
て、参照番号１１で示された図３の演算増幅器は、ソー
ス１１１ａおよび１１２ａが相互に接続された２個のｐ
−ＭＯＳトランジスタ１１１および１１２を含む差動ト
ランジスタ対１１０を含む。差動トランジスタ対１１０
のゲート１１１ｃおよび１１２ｃは、それぞれ演算増幅
器１１の入力端子１１ａおよび１１ｂを形成する。
【００２３】差動トランジスタ対１１０のソース１１１
ａおよび１１２ａは、供給電位Ｖｄｄにソース１１３ａ
が接続されたｐ−ＭＯＳトランジスタ１１３のドレイン
１１３ｂに接続される。トランジスタ１１３のゲート１
１３ｃは、極性化電圧ＶＢＩＡＳにより制御される。図
３の演算増幅器１１は、さらに、各々が２個のｎ−ＭＯ
Ｓトランジスタ１２２および１２３並びにｎ−ＭＯＳト
ランジスタ１２５および１２６を含む２つのカレントミ
ラー１２１および１２４を含んでいる。これらのトラン
ジスタのソース１２２ａ、１２３ａ、１２５ａおよび１
２６ａは、供給電位またはアースＶｓｓに接続される。
トランジスタ１２２、１２３のゲート１２２ｃおよび１
２３ｃ並びにトランジスタ１２２のドレイン１２２ｂ
は、共に差動対１１０の第１トランジスタ１１１のドレ
イン１１１ｂに接続される。同様に、トランジスタ１２
５および１２６のゲート１２５ｃおよび１２６ｃ並びに
トランジスタ１２５のドレイン１２５ｂは、共に差動対
１１０の第２トランジスタ１１２のドレイン１１２ｂに
接続される。
ａおよび１１２ａは、供給電位Ｖｄｄにソース１１３ａ
が接続されたｐ−ＭＯＳトランジスタ１１３のドレイン
１１３ｂに接続される。トランジスタ１１３のゲート１
１３ｃは、極性化電圧ＶＢＩＡＳにより制御される。図
３の演算増幅器１１は、さらに、各々が２個のｎ−ＭＯ
Ｓトランジスタ１２２および１２３並びにｎ−ＭＯＳト
ランジスタ１２５および１２６を含む２つのカレントミ
ラー１２１および１２４を含んでいる。これらのトラン
ジスタのソース１２２ａ、１２３ａ、１２５ａおよび１
２６ａは、供給電位またはアースＶｓｓに接続される。
トランジスタ１２２、１２３のゲート１２２ｃおよび１
２３ｃ並びにトランジスタ１２２のドレイン１２２ｂ
は、共に差動対１１０の第１トランジスタ１１１のドレ
イン１１１ｂに接続される。同様に、トランジスタ１２
５および１２６のゲート１２５ｃおよび１２６ｃ並びに
トランジスタ１２５のドレイン１２５ｂは、共に差動対
１１０の第２トランジスタ１１２のドレイン１１２ｂに
接続される。
【００２４】最後に、図３の演算増幅器１１は、また、
２個のｐ−ＭＯＳトランジスタ１３１および１３２を含
む別のカレントミラー１３０も含んでいる。これらのト
ランジスタのソース１３１ａおよび１３２ａは、供給電
位Ｖｄｄに接続されるが、ドレイン１３１ｂおよび１３
２ｂは、カレントミラー１２４および１２１のトランジ
スタ１２６および１２３のドレイン１２６ｂおよび１２
３ｂにそれぞれ接続される。さらに、トランジスタ１３
１および１３２のゲート１３１ｃおよび１３２ｃと、ト
ランジスタ１３１のドレイン１３１ｂとは、相互に接続
される。前記演算増幅器の出力１１ｃは、ドレイン１３
２ｂと、トランジスタ１２３のドレイン１２３ｂとの間
の接続ノードにより形成される。
２個のｐ−ＭＯＳトランジスタ１３１および１３２を含
む別のカレントミラー１３０も含んでいる。これらのト
ランジスタのソース１３１ａおよび１３２ａは、供給電
位Ｖｄｄに接続されるが、ドレイン１３１ｂおよび１３
２ｂは、カレントミラー１２４および１２１のトランジ
スタ１２６および１２３のドレイン１２６ｂおよび１２
３ｂにそれぞれ接続される。さらに、トランジスタ１３
１および１３２のゲート１３１ｃおよび１３２ｃと、ト
ランジスタ１３１のドレイン１３１ｂとは、相互に接続
される。前記演算増幅器の出力１１ｃは、ドレイン１３
２ｂと、トランジスタ１２３のドレイン１２３ｂとの間
の接続ノードにより形成される。
【００２５】第２の例として、図４は、本発明に係る電
流生成回路の増幅手段１１として使用され得る演算増幅
器の他の例を概略的に示している。従って、図１および
図２の図示内容に従って、参照番号１１で示された図４
の演算増幅器は、ソース２１１ａおよび２１２ａが相互
に接続された２個のｐ−ＭＯＳトランジスタ２１１およ
び２１２を含む差動トランジスタ対２１０を含む。差動
トランジスタ対２１０のゲート２１１ｃおよび２１２ｃ
は、それぞれ演算増幅器１１の入力端子１１ａおよび１
１ｂを形成する。
流生成回路の増幅手段１１として使用され得る演算増幅
器の他の例を概略的に示している。従って、図１および
図２の図示内容に従って、参照番号１１で示された図４
の演算増幅器は、ソース２１１ａおよび２１２ａが相互
に接続された２個のｐ−ＭＯＳトランジスタ２１１およ
び２１２を含む差動トランジスタ対２１０を含む。差動
トランジスタ対２１０のゲート２１１ｃおよび２１２ｃ
は、それぞれ演算増幅器１１の入力端子１１ａおよび１
１ｂを形成する。
【００２６】差動トランジスタ対２１０のソース２１１
ａおよび２１２ａは、供給電位Ｖｄｄにソース２１３ａ
が接続されたｐ−ＭＯＳトランジスタ２１３のドレイン
２１３ｂに接続される。トランジスタ２１３のゲート２
１３ｃは、極性化電圧ＶＢＩＡＳにより制御される。図
４の演算増幅器１１は、さらに、２個のｎ−ＭＯＳトラ
ンジスタ２２１および２２２を含むカレントミラー２２
０を含んでいる。これらのトランジスタのソース２２１
ａ、２２２ａは、供給電位もしくはアースＶｓｓに接続
される。トランジスタ２２１、２２２のゲート２２１ｃ
および２２２ｃ並びにトランジスタ２２２のドレイン２
２２ｂは、共に差動対２１０の第２トランジスタ２１２
のドレイン２１２ｂに接続される。トランジスタ２２１
のドレイン２２１ｂは、差動トランジスタ対２１０の第
１トランジスタ２１１のドレイン２１１ｂに接続され
る。
ａおよび２１２ａは、供給電位Ｖｄｄにソース２１３ａ
が接続されたｐ−ＭＯＳトランジスタ２１３のドレイン
２１３ｂに接続される。トランジスタ２１３のゲート２
１３ｃは、極性化電圧ＶＢＩＡＳにより制御される。図
４の演算増幅器１１は、さらに、２個のｎ−ＭＯＳトラ
ンジスタ２２１および２２２を含むカレントミラー２２
０を含んでいる。これらのトランジスタのソース２２１
ａ、２２２ａは、供給電位もしくはアースＶｓｓに接続
される。トランジスタ２２１、２２２のゲート２２１ｃ
および２２２ｃ並びにトランジスタ２２２のドレイン２
２２ｂは、共に差動対２１０の第２トランジスタ２１２
のドレイン２１２ｂに接続される。トランジスタ２２１
のドレイン２２１ｂは、差動トランジスタ対２１０の第
１トランジスタ２１１のドレイン２１１ｂに接続され
る。
【００２７】図４の演算増幅器１１は、さらに、供給電
位ＶｄｄおよびＶｓｓの間に接続されてｐ−ＭＯＳトラ
ンジスタ２３１およびｎ−ＭＯＳトランジスタ２３２を
含む枝路を含む。トランジスタ２３１のソース２３１ａ
は、供給電位Ｖｄｄに接続されるが、該トランジスタの
ゲート２３１ｃは、極性化電圧ＶＢＩＡＳに接続され
る。トランジスタ２３２のソース２３２ａは、アース電
位Ｖｓｓに接続されるが、該トランジスタのゲート２３
２ｃは、前記差動対のトランジスタ２１１のドレイン２
１１ｂとカレントミラー２２０のトランジスタ２２１の
ドレイン２２１ｂとの間の接続ノードに接続される。ト
ランジスタ２３１および２３２のドレイン２３１ｂおよ
び２３２ｂは、相互に接続されると共に、前記演算増幅
器の出力１１ｃを形成する。
位ＶｄｄおよびＶｓｓの間に接続されてｐ−ＭＯＳトラ
ンジスタ２３１およびｎ−ＭＯＳトランジスタ２３２を
含む枝路を含む。トランジスタ２３１のソース２３１ａ
は、供給電位Ｖｄｄに接続されるが、該トランジスタの
ゲート２３１ｃは、極性化電圧ＶＢＩＡＳに接続され
る。トランジスタ２３２のソース２３２ａは、アース電
位Ｖｓｓに接続されるが、該トランジスタのゲート２３
２ｃは、前記差動対のトランジスタ２１１のドレイン２
１１ｂとカレントミラー２２０のトランジスタ２２１の
ドレイン２２１ｂとの間の接続ノードに接続される。ト
ランジスタ２３１および２３２のドレイン２３１ｂおよ
び２３２ｂは、相互に接続されると共に、前記演算増幅
器の出力１１ｃを形成する。
【００２８】図３および図４に示された各演算増幅器
は、本発明の概念を例示するための非限定的な例として
与えられるに過ぎない。当業者であれば、本発明の課題
を達成し得る演算増幅器の他の実施例も想起し得ること
は言うまでもない。図３および図４の演算増幅器、また
は、同様の別の演算増幅器からの各例のいずれが選択さ
れるかに関わらず、本発明によれば、確実に、一方では
演算増幅器が弱反転（weak inversion）で動作し、すな
わち、演算増幅器１１の差動トランジスタ対は、これら
のトランジスタのスレッショルド電圧よりも低いゲート
−ソース電圧で動作する。
は、本発明の概念を例示するための非限定的な例として
与えられるに過ぎない。当業者であれば、本発明の課題
を達成し得る演算増幅器の他の実施例も想起し得ること
は言うまでもない。図３および図４の演算増幅器、また
は、同様の別の演算増幅器からの各例のいずれが選択さ
れるかに関わらず、本発明によれば、確実に、一方では
演算増幅器が弱反転（weak inversion）で動作し、すな
わち、演算増幅器１１の差動トランジスタ対は、これら
のトランジスタのスレッショルド電圧よりも低いゲート
−ソース電圧で動作する。
【００２９】図３および図４の演算増幅器が弱反転で動
作するのを確かなものとするために、例えば、演算増幅
器のトランジスタ１１３および２１３により生成される
電流は、トランジスタのゲート１１３ｃおよび２１３ｃ
に印加される極性化電圧ＶＢＩＡＳのバイアスにより操
作される。このように操作されることで、演算増幅器を
弱反転で動作させることにより、以下において理解され
るように、生成されるオフセット電圧の実質的に線形的
な挙動が確かなものとされる。
作するのを確かなものとするために、例えば、演算増幅
器のトランジスタ１１３および２１３により生成される
電流は、トランジスタのゲート１１３ｃおよび２１３ｃ
に印加される極性化電圧ＶＢＩＡＳのバイアスにより操
作される。このように操作されることで、演算増幅器を
弱反転で動作させることにより、以下において理解され
るように、生成されるオフセット電圧の実質的に線形的
な挙動が確かなものとされる。
【００３０】本発明によれば、演算増幅器１１は、一方
において、該演算増幅器１１の第１および第２入力端子
１１ａ、１１ｂ間に温度依存性を有するオフセット電圧
Ｖｏｓ（Ｔ）を持つように配置される。オフセット電圧
Ｖｏｓ（Ｔ）は、本発明により抵抗器１３の温度依存性
を補償し得るような温度依存性を持たせるために調節さ
れる。
において、該演算増幅器１１の第１および第２入力端子
１１ａ、１１ｂ間に温度依存性を有するオフセット電圧
Ｖｏｓ（Ｔ）を持つように配置される。オフセット電圧
Ｖｏｓ（Ｔ）は、本発明により抵抗器１３の温度依存性
を補償し得るような温度依存性を持たせるために調節さ
れる。
【００３１】このオフセット電圧Ｖｏｓ（Ｔ）を生成す
るために、前記差動対の各トランジスタの寸法的チャネ
ル幅／長さ比率Ｗ／Ｌは直接的に使用され得る。より詳
細には、弱反転におけるオフセット電圧Ｖｏｓ（Ｔ）は
次の式で表現され得る。 Ｖｏｓ（Ｔ）＝ｋＴ／ｑ・ｌｎＸ …… （２） ここで、 Ｘ＝（Ｗ／Ｌ）2／（Ｗ／Ｌ）1 …… （３） であり、Ｔは、°Ｋ単位の絶対温度である。
るために、前記差動対の各トランジスタの寸法的チャネ
ル幅／長さ比率Ｗ／Ｌは直接的に使用され得る。より詳
細には、弱反転におけるオフセット電圧Ｖｏｓ（Ｔ）は
次の式で表現され得る。 Ｖｏｓ（Ｔ）＝ｋＴ／ｑ・ｌｎＸ …… （２） ここで、 Ｘ＝（Ｗ／Ｌ）2／（Ｗ／Ｌ）1 …… （３） であり、Ｔは、°Ｋ単位の絶対温度である。
【００３２】係数（Ｗ／Ｌ）1および（Ｗ／Ｌ）2は、演
算増幅器１１の差動対を形成するトランジスタのチャネ
ル幅／長さ比率Ｗ／Ｌとして定義される。さらに、差動
対トランジスタのいずれか一方の寸法比率Ｗ／Ｌを設定
するかに依存して、正の或いは負の温度係数を持つオフ
セット電圧Ｖｏｓ（Ｔ）が生成され得ることは理解され
る。
算増幅器１１の差動対を形成するトランジスタのチャネ
ル幅／長さ比率Ｗ／Ｌとして定義される。さらに、差動
対トランジスタのいずれか一方の寸法比率Ｗ／Ｌを設定
するかに依存して、正の或いは負の温度係数を持つオフ
セット電圧Ｖｏｓ（Ｔ）が生成され得ることは理解され
る。
【００３３】例えば、式（３）の比率Ｘが実質的に１６
に等しくなるように、差動対の各トランジスタのＷ／Ｌ
寸法比率を選択すれば、約＋０．２４ｍＶ／°Ｋの温度
係数により、３００°Ｋ程度の温度でオフセット電圧Ｖ
ｏｓ（Ｔ）の値は約７２ｍＶである。上記式（２）は、
以下のように書き換えられ得る。
に等しくなるように、差動対の各トランジスタのＷ／Ｌ
寸法比率を選択すれば、約＋０．２４ｍＶ／°Ｋの温度
係数により、３００°Ｋ程度の温度でオフセット電圧Ｖ
ｏｓ（Ｔ）の値は約７２ｍＶである。上記式（２）は、
以下のように書き換えられ得る。
【００３４】 Ｖｏｓ（Ｔ）＝Ｖｏｓ，ｏ＋β（Ｔ−Ｔｏ） …… （４） ここで、Ｖｏｓ，ｏは、例えば、３００°Ｋの所定温度
Ｔｏにおけるオフセット電圧の値であり、βはオフセッ
ト電圧のＶ／°Ｋ単位の温度係数である。式（２）〜
（４）から次式が容易に理解され得る。 β＝ｋ／ｑ・ｌｎＸ …… （５） および Ｖｏｓ，ｏ＝βＴｏ …… （６） オフセット電圧Ｖｏｓ（Ｔ）の存在を考慮すると、電流
生成回路により生成される電流Ｉ１の式（１）は次式と
なる。
Ｔｏにおけるオフセット電圧の値であり、βはオフセッ
ト電圧のＶ／°Ｋ単位の温度係数である。式（２）〜
（４）から次式が容易に理解され得る。 β＝ｋ／ｑ・ｌｎＸ …… （５） および Ｖｏｓ，ｏ＝βＴｏ …… （６） オフセット電圧Ｖｏｓ（Ｔ）の存在を考慮すると、電流
生成回路により生成される電流Ｉ１の式（１）は次式と
なる。
【００３５】 Ｉ１＝｛Ｖｉｎ＋Ｖｏｓ（Ｔ）｝／Ｒ（Ｔ） ……（７） 温度の関数としての抵抗Ｒは次のように表現され得る： Ｒ（Ｔ）＝Ｒｏ（１＋α（Ｔ−Ｔｏ）） …… （８） ここで、Ｒｏは所定温度における抵抗値であり、且つ、
αは抵抗の温度係数であり、°Ｋ-1単位である。
αは抵抗の温度係数であり、°Ｋ-1単位である。
【００３６】式（４）、（７）および（８）からは、実
質的に温度非依存性の電流Ｉ１を生成するには、以下の
式が実質的に満足されることが必要という結論になる。 β／（Ｖｉｎ＋Ｖｏｓ，ｏ）＝α …… （９） 例えば、差動増幅器の差動対が上記の式（３）による比
率Ｘが約１６の値を有し、すなわち、Ｖｏｓ，ｏ＝７２
ｍＶ、且つ、β＝０．２４ｍＶ／°Ｋであるという差動
増幅器により、＋０．１％°Ｋ-1程度の抵抗温度係数を
補償するには、ほぼ１６８ｍＶの値を有する電圧Ｖｉｎ
により式（９）が満足され得る。
質的に温度非依存性の電流Ｉ１を生成するには、以下の
式が実質的に満足されることが必要という結論になる。 β／（Ｖｉｎ＋Ｖｏｓ，ｏ）＝α …… （９） 例えば、差動増幅器の差動対が上記の式（３）による比
率Ｘが約１６の値を有し、すなわち、Ｖｏｓ，ｏ＝７２
ｍＶ、且つ、β＝０．２４ｍＶ／°Ｋであるという差動
増幅器により、＋０．１％°Ｋ-1程度の抵抗温度係数を
補償するには、ほぼ１６８ｍＶの値を有する電圧Ｖｉｎ
により式（９）が満足され得る。
【００３７】このような入力電圧を生成するためには、
適切な係数のバンドギャップ電圧Ｖ BGなどの温度安定基
準電圧を、例えば、図５に示されるような抵抗分割器Ｒ
１、Ｒ２により分割することが可能である。好適には、
バンドギャップ電圧ＶBGの分割係数は、例えば、調節可
能抵抗Ｒ２などにより抵抗分割器の抵抗Ｒ１、Ｒ２の一
方の値を調節することで調節可能しなければならない。
適切な係数のバンドギャップ電圧Ｖ BGなどの温度安定基
準電圧を、例えば、図５に示されるような抵抗分割器Ｒ
１、Ｒ２により分割することが可能である。好適には、
バンドギャップ電圧ＶBGの分割係数は、例えば、調節可
能抵抗Ｒ２などにより抵抗分割器の抵抗Ｒ１、Ｒ２の一
方の値を調節することで調節可能しなければならない。
【００３８】従って、図５は、電流源を形成する本発明
の実施方式の概略例を示している。この電流源は、図２
に示された従来の電流源と相当に類似している。図２で
既に示された要素、すなわち、演算増幅器１１、ＭＯＳ
トランジスタ１２、抵抗器１３、および、ＭＯＳトラン
ジスタ１２のドレイン−ソース枝路を流れる電流Ｉ１の
イメージである電流Ｉ２が生成されるのを許容するカレ
ントミラー３０、は再度の説明は行われない。
の実施方式の概略例を示している。この電流源は、図２
に示された従来の電流源と相当に類似している。図２で
既に示された要素、すなわち、演算増幅器１１、ＭＯＳ
トランジスタ１２、抵抗器１３、および、ＭＯＳトラン
ジスタ１２のドレイン−ソース枝路を流れる電流Ｉ１の
イメージである電流Ｉ２が生成されるのを許容するカレ
ントミラー３０、は再度の説明は行われない。
【００３９】既に説明したように、図５の回路は、一方
におけるバンドギャップ電圧ＶBGなどの温度安定基準電
圧と、他方における供給電位もしくはアースＶｓｓとの
間に直列接続された２個の抵抗Ｒ１およびＲ２を含む抵
抗分割器を有する。演算増幅器１１の正入力１１ａは、
抵抗Ｒ１およびＲ２の間に接続されることから、入力端
子１１ａに印加される入力電圧Ｖｉｎの値は基準電圧Ｖ
BGの比率Ｒ１／Ｒ２により決定される。抵抗Ｒ１および
Ｒ２は、以前に十分に論じられた所望目的を満足し得る
適切な入力電圧Ｖｉｎを生成するために決定される。
におけるバンドギャップ電圧ＶBGなどの温度安定基準電
圧と、他方における供給電位もしくはアースＶｓｓとの
間に直列接続された２個の抵抗Ｒ１およびＲ２を含む抵
抗分割器を有する。演算増幅器１１の正入力１１ａは、
抵抗Ｒ１およびＲ２の間に接続されることから、入力端
子１１ａに印加される入力電圧Ｖｉｎの値は基準電圧Ｖ
BGの比率Ｒ１／Ｒ２により決定される。抵抗Ｒ１および
Ｒ２は、以前に十分に論じられた所望目的を満足し得る
適切な入力電圧Ｖｉｎを生成するために決定される。
【００４０】もちろん、抵抗Ｒ１、Ｒ２により形成され
る前記抵抗分割器が基準電圧ＶBGの温度安定性に全く影
響しないことは理解される。さらに当業者であれば、例
えば、容量分圧器などによりバンドギャップ電圧ＶBGを
分割して適切な入力電圧Ｖｉｎを生成し得る他の等価解
決策を完全に想起し得よう。なお、本発明の範囲から逸
脱すること無く、本明細書中に記述された方法およびデ
バイスに対する種々の変形がされ得ることは理解されよ
う。特に、与えられた課題に対するために、本発明に従
ったって使用かつ変形され得る図３および図４の演算増
幅器の例は、如何なる意味でも限定的ではなく、且つ、
弱反転で動作し得る他の任意の演算増幅器が本発明の構
成内で使用され得ることに注意されたい。
る前記抵抗分割器が基準電圧ＶBGの温度安定性に全く影
響しないことは理解される。さらに当業者であれば、例
えば、容量分圧器などによりバンドギャップ電圧ＶBGを
分割して適切な入力電圧Ｖｉｎを生成し得る他の等価解
決策を完全に想起し得よう。なお、本発明の範囲から逸
脱すること無く、本明細書中に記述された方法およびデ
バイスに対する種々の変形がされ得ることは理解されよ
う。特に、与えられた課題に対するために、本発明に従
ったって使用かつ変形され得る図３および図４の演算増
幅器の例は、如何なる意味でも限定的ではなく、且つ、
弱反転で動作し得る他の任意の演算増幅器が本発明の構
成内で使用され得ることに注意されたい。
【００４１】
【発明の効果】以上、詳述したように、本発明によれ
ば、実質的に温度非依存性の電流を生成する方法が提供
される。また、本発明によれば、集積抵抗器の使用に伴
う欠点を克服すると共に、実質的に温度非依存性の電流
を生成する電流生成回路が提供される。さらに、本発明
によれば、電流生成回路に対する変形が僅かであること
から、既存の解決策と比較して製造が容易で安価な電流
生成回路を提供することができる。
ば、実質的に温度非依存性の電流を生成する方法が提供
される。また、本発明によれば、集積抵抗器の使用に伴
う欠点を克服すると共に、実質的に温度非依存性の電流
を生成する電流生成回路が提供される。さらに、本発明
によれば、電流生成回路に対する変形が僅かであること
から、既存の解決策と比較して製造が容易で安価な電流
生成回路を提供することができる。
【図１】電流シンクを形成する先行技術の電流生成回路
の概略例を示す図である。
の概略例を示す図である。
【図２】電流源を形成する先行技術の電流生成回路の概
略例を示す図である。
略例を示す図である。
【図３】本発明の範囲内で使用され得る演算増幅器また
は差動増幅器の第１の概略例を示す図である。
は差動増幅器の第１の概略例を示す図である。
【図４】本発明の体系内で使用され得る演算増幅器また
は差動増幅器の他の概略例を示す図である。
は差動増幅器の他の概略例を示す図である。
【図５】バンドギャップ電圧などの温度安定基準電圧か
ら適切な入力電圧を導出するために演算増幅器の正入力
に抵抗分割器を含む本発明の実施例を示す図である。
ら適切な入力電圧を導出するために演算増幅器の正入力
に抵抗分割器を含む本発明の実施例を示す図である。
１０…電流生成回路 １１…増幅手段（演算増幅器、差動増幅器） １１ａ…正入力端子（非反転入力） １１ｂ…負入力端子（反転入力） １１ｃ…出力 １２、１２２、１２３、１２５、１２６、２２１，２２
２，２３２…ｎ−ＭＯＳトランジスタ １３…抵抗器 ３０、１３０、２２０…カレントミラー ３１，３２、３３、１１１、１１２、１１３、１３１、
１３２、２１１，２１２，２１３，２３１…ｐ−ＭＯＳ
トランジスタ １１０，２１０…差動対 ＶBG…バンドギャップ電圧ＶBG Ｖｄｄ…別の供給電位 Ｖｉｎ…入力電圧 Ｖｓｓ…供給電位（基準電位）
２，２３２…ｎ−ＭＯＳトランジスタ １３…抵抗器 ３０、１３０、２２０…カレントミラー ３１，３２、３３、１１１、１１２、１１３、１３１、
１３２、２１１，２１２，２１３，２３１…ｐ−ＭＯＳ
トランジスタ １１０，２１０…差動対 ＶBG…バンドギャップ電圧ＶBG Ｖｄｄ…別の供給電位 Ｖｉｎ…入力電圧 Ｖｓｓ…供給電位（基準電位）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA12 NB03 NB36 NC03 NC27 NE23 5J090 AA01 AA11 CA02 CA87 CN01 FA20 HA10 HA16 HA17 HA25 HA26 KA01 KA02 KA09 KA11 MA21 5J091 AA01 AA11 CA02 CA87 FA20 HA10 HA16 HA17 HA25 HA26 KA01 KA02 KA09 KA11 MA21
Claims (13)
- 【請求項１】 第１および第２供給電圧（Ｖｓｓ、Ｖｄ
ｄ）に連結された電流生成回路（１０）の手段により電
流（Ｉ１）を生成する方法であって、 第１（１１ａ）および第２（１１ｂ）入力端子にそれぞ
れ印加される第１（Ｖｉｎ）および第２入力電圧の間の
差に応じて、出力（１１ｃ）に制御電圧を提供する増幅
手段（１１）と、 第１電流電極（１２ａ）、前記増幅手段（１１）の前記
出力（１１ｃ）に接続されて前記制御電圧を受ける制御
電極（１２ｃ）、前記第２供給電圧（Ｖｄｄ）に連結さ
れた第２電流電極（１２ｂ）を有する第１トランジスタ
（１２）と、 前記増幅手段（１１）の前記第２入力端子（１１ｂ）並
びに前記トランジスタ（１２）の前記第１電流電極（１
２ａ）に接続された第１端子、前記第１供給電圧（Ｖｓ
ｓ）に接続された第２端子を有し、温度依存性の有る抵
抗値（Ｒ（Ｔ））を有する抵抗手段（１３）とを含み、 前記電流生成回路（１０）は、前記第１トランジスタ
（１２）の前記第１および第２電流電極（１２ａ、１２
ｂ）を通る第１電流（Ｉ１）であって前記第１入力電圧
（Ｖｉｎ）に実質的に比例する第１電流（Ｉ１）を生成
し、 前記第１入力電圧（Ｖｉｎ）は実質的に温度安定性の電
圧であり、前記増幅手段（１１）は弱反転で動作され、
且つ、前記増幅手段（１１）は、該増幅手段（１１）の
前記第１および第２入力端子（１１ａ、１１ｂ）間にお
いて温度依存性を持つオフセット電圧（Ｖｏｓ（Ｔ））
を有するように配置され、該オフセット電圧（Ｖｏｓ
（Ｔ））および前記第１入力電圧（Ｖｉｎ）は、実質的
に生成される前記第１電流（Ｉ１）が実質的に温度非依
存性であるように前記抵抗手段（１３）の温度依存性を
補償するために調節されることを特徴とする方法。 - 【請求項２】 請求項１に記載の方法において、前記増
幅手段（１１）は、トランジスタ（１１１、１１２；２
１１、２１２）の差動対（１１０；２１０）を含む演算
増幅器であり、該トランジスタ（１１１、１１２；２１
１、２１２）の制御電極（１１１ｃ、１１２ｃ；２１１
ｃ、２１２ｃ）は、前記増幅手段（１１）の前記第１お
よび第２入力端子（１１ａ、１１ｂ）をそれぞれ形成
し、且つ、前記オフセット電圧（Ｖｏｓ（Ｔ））は、前
記トランジスタ（１１１、１１２；２１１、２１２）の
前記差動対（１１０；２１０）の幾何形状に基づいて生
成されることを特徴とする方法。 - 【請求項３】 請求項２に記載の方法において、前記オ
フセット電圧（Ｖｏｓ（Ｔ））は、前記差動対（１１
０；２１０）の前記トランジスタ（１１１、１１２；２
１１、２１２）のチャネル幅／長さ比率Ｗ／Ｌに基づい
て生成されることを特徴とする方法。 - 【請求項４】 請求項３に記載の方法において、前記オ
フセット電圧（Ｖｏｓ（Ｔ））は、次式により与えら
れ、 Ｖｏｓ（Ｔ）＝ｋＴ／ｑ・ｌｎＸ ここで、 Ｘ＝（Ｗ／Ｌ）2／（Ｗ／Ｌ）1 係数（Ｗ／Ｌ）1および（Ｗ／Ｌ）2は、前記差動対（１
１０；２１０）の前記トランジスタ（１１１、１１２；
２１１、２１２）のチャネル幅／長さ比率として定義さ
れ、且つ、係数Ｘおよび前記第１入力電圧（Ｖｉｎ）
は、前記抵抗手段（１３）の温度依存性を補償するため
に調節され、次式により与えられ、 Ｉ１＝｛Ｖｉｎ＋Ｖｏｓ（Ｔ）｝／Ｒ（Ｔ） 前記第１電流（Ｉ１）は、実質的に温度非依存性である
ことを特徴とする方法。 - 【請求項５】 第１および第２供給電圧（Ｖｓｓ、Ｖｄ
ｄ）に連結された電流生成回路であって、 第１（１１ａ）および第２（１１ｂ）入力端子にそれぞ
れ印加される第１（Ｖｉｎ）および第２入力電圧の間の
差に応じて、出力（１１ｃ）にて制御電圧を提供する増
幅手段（１１）と、 第１電流電極（１２ａ）、前記増幅手段（１１）の前記
出力（１１ｃ）に接続されて前記制御電圧を受ける制御
電極（１２ｃ）、前記第２供給電圧（Ｖｄｄ）に連結さ
れた第２電流電極（１２ｂ）を有する第１トランジスタ
（１２）と、 前記増幅手段（１１）の前記第２入力端子（１１ｂ）並
びに前記トランジスタ（１２）の前記第１電流電極（１
２ａ）に接続された第１端子、前記第１供給電圧（Ｖｓ
ｓ）に接続された第２端子を有し、温度依存性の有る抵
抗値（Ｒ（Ｔ））を有する抵抗手段（１３）とを含み、 前記電流生成回路（１０）は、前記第１トランジスタ
（１２）の前記第１および第２電流電極（１２ａ、１２
ｂ）を通る第１電流（Ｉ１）であって前記第１入力電圧
（Ｖｉｎ）に実質的に比例する第１電流（Ｉ１）を生成
し、 前記第１入力電圧（Ｖｉｎ）は実質的に温度安定性の電
圧であり、前記増幅手段（１１）は弱反転で動作され、
且つ、前記増幅手段（１１）は、該増幅手段（１１）の
前記第１および第２入力端子（１１ａ、１１ｂ）間にお
いて温度依存性を持つオフセット電圧（Ｖｏｓ（Ｔ））
を有するように配置され、該オフセット電圧（Ｖｏｓ
（Ｔ））および前記第１入力電圧（Ｖｉｎ）は、実質的
に生成される前記第１電流（Ｉ１）が実質的に温度非依
存性であるように前記抵抗手段（１３）の温度依存性を
補償するために調節されることを特徴とする電流生成回
路。 - 【請求項６】 請求項５に記載の電流生成回路におい
て、前記増幅手段（１１）は、トランジスタ（１１１、
１１２；２１１、２１２）の差動対（１１０；２１０）
を含む演算増幅器であり、該トランジスタ（１１１、１
１２；２１１、２１２）の制御電極（１１１ｃ、１１２
ｃ；２１１ｃ、２１２ｃ）は、前記増幅手段（１１）の
前記第１および第２入力端子（１１ａ、１１ｂ）をそれ
ぞれ形成し、且つ、前記トランジスタ（１１１、１１
２；２１１、２１２）の前記差動対（１１０；２１０）
の幾何形状は、前記オフセット電圧（Ｖｏｓ（Ｔ））を
生成するように配置されることを特徴とする電流生成回
路。 - 【請求項７】 請求項６に記載の電流生成回路におい
て、前記オフセット電圧（Ｖｏｓ（Ｔ））は、前記差動
対（１１０；２１０）の前記トランジスタ（１１１、１
１２；２１１、２１２）のチャネル幅／長さ比率Ｗ／Ｌ
に基づいて生成されることを特徴とする電流生成回路。 - 【請求項８】 請求項７に記載の電流生成回路におい
て、前記オフセット電圧（Ｖｏｓ（Ｔ））は、次式によ
り与えられ、 Ｖｏｓ（Ｔ）＝ｋＴ／ｑ・ｌｎＸ ここで、 Ｘ＝（Ｗ／Ｌ）2／（Ｗ／Ｌ）1 係数（Ｗ／Ｌ）1および（Ｗ／Ｌ）2は、前記差動対（１
１０；２１０）の前記トランジスタ（１１１、１１２；
２１１、２１２）のチャネル幅／長さ比率として定義さ
れ、且つ、係数Ｘおよび前記第１入力電圧（Ｖｉｎ）
は、前記抵抗手段（１３）の温度依存性を補償するため
に調節され、次式により与えられ、 Ｉ１＝｛Ｖｉｎ＋Ｖｏｓ（Ｔ）｝／Ｒ（Ｔ） 前記第１電流（Ｉ１）は、実質的に温度非依存性である
ことを特徴とする電流生成回路。 - 【請求項９】 請求項５〜請求項８のいずれか１項に記
載の電流生成回路において、前記第１入力電圧（Ｖｉ
ｎ）は、バンドギャップ基準電圧（ＶBG）から導出され
ることを特徴とする電流生成回路。 - 【請求項１０】 請求項５〜請求項９のいずれか１項に
記載の電流生成回路において、前記トランジスタ（１
２）は、ｎ型ＭＯＳ電界効果トランジスタであることを
特徴とする電流生成回路。 - 【請求項１１】 請求項５〜請求項９のいずれか１項に
記載の電流生成回路において、さらに、制御電極（３１
ｃ、３２ｃ）と第１（３１ａ、３２ａ）および第２（３
１ｂ、３２ｂ）電流電極とを各々が含む第２（３１）お
よび第３（３２）トランジスタを含むカレントミラー
（３０）を含み、 前記第２および第３トランジスタ（３１、３２）の前記
第１電流電極（３１ａ、３２ａ）は前記第２供給電圧
（Ｖｄｄ）に接続され、前記第２および第３トランジス
タ（３１、３２）の前記制御電極（３１ｃ、３２ｃ）お
よび前記第２トランジスタ（３１）の前記第２電流電極
（３１ｂ）は前記第１トランジスタ（１２）の前記第２
電流電極（１２ｂ）に接続され、前記カレントミラー
（３０）は、前記第３トランジスタ（３２）の前記第１
および第２電流電極（３２ａ、３２ｂ）を介して前記第
１電流（Ｉ１）にイメージである第２電流（Ｉ２）を生
成することを特徴とする電流生成回路。 - 【請求項１２】 請求項１１に記載の電流生成回路にお
いて、前記第２および第３トランジスタ（３１、３２）
は、ｐ型ＭＯＳ電界効果トランジスタであることを特徴
とする電流生成回路。 - 【請求項１３】 請求項５〜請求項１２のいずれか１項
に記載の電流生成回路において、前記抵抗手段（１３）
は、集積抵抗器であることを特徴とする電流生成回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH20001158/00 | 2000-06-13 | ||
| CH01158/00A CH697322B1 (fr) | 2000-06-13 | 2000-06-13 | Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002055724A true JP2002055724A (ja) | 2002-02-20 |
Family
ID=4560548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001178157A Pending JP2002055724A (ja) | 2000-06-13 | 2001-06-13 | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6459326B2 (ja) |
| JP (1) | JP2002055724A (ja) |
| CH (1) | CH697322B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
| JP2008165287A (ja) * | 2006-12-27 | 2008-07-17 | Sharp Corp | 定電流ドライバ |
| JP2009187430A (ja) * | 2008-02-08 | 2009-08-20 | Asahi Kasei Toko Power Device Corp | レギュレータ回路 |
| JP2010003115A (ja) * | 2008-06-20 | 2010-01-07 | Mitsumi Electric Co Ltd | 定電流回路 |
| JP2014149692A (ja) * | 2013-02-01 | 2014-08-21 | Rohm Co Ltd | 定電圧源 |
| CN109765963A (zh) * | 2019-01-24 | 2019-05-17 | 上海磐启微电子有限公司 | 一种数字调节偏置电流源 |
| JP7356072B2 (ja) | 2018-04-03 | 2023-10-04 | ミツミ電機株式会社 | レギュレータ装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW586000B (en) * | 2002-07-25 | 2004-05-01 | Richtek Technology Corp | Temperature detection circuit and method |
| US6911861B2 (en) * | 2003-08-07 | 2005-06-28 | Texas Instruments Incorporated | Current biasing circuit with temperature compensation and related methods of compensating output current |
| US7061307B2 (en) * | 2003-09-26 | 2006-06-13 | Teradyne, Inc. | Current mirror compensation circuit and method |
| US7123075B2 (en) * | 2003-09-26 | 2006-10-17 | Teradyne, Inc. | Current mirror compensation using channel length modulation |
| US7123081B2 (en) * | 2004-11-13 | 2006-10-17 | Agere Systems Inc. | Temperature compensated FET constant current source |
| US20070001751A1 (en) * | 2005-07-01 | 2007-01-04 | Ess Technology, Inc. | System and method for providing an accurate reference bias current |
| US7382305B1 (en) * | 2007-02-26 | 2008-06-03 | Analog Devices, Inc. | Reference generators for enhanced signal converter accuracy |
| US7602234B2 (en) * | 2007-07-24 | 2009-10-13 | Ati Technologies Ulc | Substantially zero temperature coefficient bias generator |
| JP4386113B2 (ja) | 2007-08-03 | 2009-12-16 | ソニー株式会社 | 参照電圧回路および撮像回路 |
| CN102063139B (zh) * | 2009-11-12 | 2013-07-17 | 登丰微电子股份有限公司 | 温度系数调整电路及温度补偿电路 |
| TWI409610B (zh) * | 2009-12-18 | 2013-09-21 | Green Solution Tech Co Ltd | 溫度係數調整電路及溫度補償電路 |
| US8664997B2 (en) * | 2011-03-07 | 2014-03-04 | Dialog Semiconductor Gmbh | Rapid switchable HV P-MOS power transistor driver with constant gate-source control voltage |
| US8489044B2 (en) * | 2011-08-11 | 2013-07-16 | Fujitsu Semiconductor Limited | System and method for reducing or eliminating temperature dependence of a coherent receiver in a wireless communication device |
| TWI570536B (zh) * | 2011-11-03 | 2017-02-11 | 線性科技股份有限公司 | 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路 |
| ITTO20120479A1 (it) * | 2012-05-31 | 2013-12-01 | St Microelectronics Srl | Circuito di generazione di una corrente elettrica di valore configurabile |
| US8981833B2 (en) | 2012-11-01 | 2015-03-17 | Dust Networks, Inc | Methods and circuits for providing stable current and voltage references based on currents flowing through ultra-thin dielectric layer components |
| US9704591B2 (en) * | 2014-12-17 | 2017-07-11 | Sandisk Technologies Llc | Temperature independent reference current generation for calibration |
| US20160179113A1 (en) * | 2014-12-17 | 2016-06-23 | Sandisk Technologies Inc. | Temperature Independent Reference Current Generation For Calibration |
| CN106155164B (zh) * | 2015-04-20 | 2017-11-28 | 扬智科技股份有限公司 | 电子装置与其集成电路 |
| IL299511B2 (en) * | 2017-02-16 | 2023-12-01 | Magic Leap Inc | Method and system for a display device with an integrated polarizer |
| US10938199B2 (en) | 2018-04-12 | 2021-03-02 | Silanna Asia Pte Ltd | Programmable overcurrent protection for a switch |
| CN111277234B (zh) * | 2020-04-10 | 2023-06-02 | 重庆百瑞互联电子技术有限公司 | 一种功率放大器 |
| CN116865694B (zh) * | 2023-06-13 | 2024-03-19 | 北京无线电测量研究所 | 一种放大器温度补偿电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139413A (en) * | 1976-05-17 | 1977-11-21 | Matsushita Electric Ind Co Ltd | Sound source device for electronic instrument |
| IT1245237B (it) * | 1991-03-18 | 1994-09-13 | Sgs Thomson Microelectronics | Generatore di tensione di riferimento variabile con la temperatura con deriva termica prestabilita e funzione lineare della tensione di alimentazione |
| DE4111103A1 (de) * | 1991-04-05 | 1992-10-08 | Siemens Ag | Cmos-bandabstands-referenzschaltung |
| JP3321246B2 (ja) | 1993-06-08 | 2002-09-03 | 株式会社東芝 | 電流制御電圧発生回路 |
| DE19508027B4 (de) | 1995-03-07 | 2006-08-10 | Robert Bosch Gmbh | Integrierte Schaltung |
| US5774013A (en) * | 1995-11-30 | 1998-06-30 | Rockwell Semiconductor Systems, Inc. | Dual source for constant and PTAT current |
| JPH10284949A (ja) | 1997-04-02 | 1998-10-23 | Asahi Kasei Micro Syst Kk | オフセット温度ドリフト補償機能付き演算増幅器を備えた回路、および、オフセット温度ドリフト補償方法 |
| US5982226A (en) | 1997-04-07 | 1999-11-09 | Texas Instruments Incorporated | Optimized frequency shaping circuit topologies for LDOs |
| US6052035A (en) * | 1998-03-19 | 2000-04-18 | Microchip Technology Incorporated | Oscillator with clock output inhibition control |
| US5949225A (en) * | 1998-03-19 | 1999-09-07 | Astec International Limited | Adjustable feedback circuit for adaptive opto drives |
| US6191660B1 (en) * | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
-
2000
- 2000-06-13 CH CH01158/00A patent/CH697322B1/fr not_active IP Right Cessation
-
2001
- 2001-06-07 US US09/874,988 patent/US6459326B2/en not_active Expired - Lifetime
- 2001-06-13 JP JP2001178157A patent/JP2002055724A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
| JP2008165287A (ja) * | 2006-12-27 | 2008-07-17 | Sharp Corp | 定電流ドライバ |
| JP2009187430A (ja) * | 2008-02-08 | 2009-08-20 | Asahi Kasei Toko Power Device Corp | レギュレータ回路 |
| JP2010003115A (ja) * | 2008-06-20 | 2010-01-07 | Mitsumi Electric Co Ltd | 定電流回路 |
| JP2014149692A (ja) * | 2013-02-01 | 2014-08-21 | Rohm Co Ltd | 定電圧源 |
| JP7356072B2 (ja) | 2018-04-03 | 2023-10-04 | ミツミ電機株式会社 | レギュレータ装置 |
| CN109765963A (zh) * | 2019-01-24 | 2019-05-17 | 上海磐启微电子有限公司 | 一种数字调节偏置电流源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020005749A1 (en) | 2002-01-17 |
| CH697322B1 (fr) | 2008-08-15 |
| US6459326B2 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
| US20070018630A1 (en) | Transistor arrangement with temperature compensation and method for temperature compensation | |
| JPH05289760A (ja) | 基準電圧発生回路 | |
| US20060038608A1 (en) | Band-gap circuit | |
| JPH08335122A (ja) | 基準電圧用半導体装置 | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| US9523995B2 (en) | Reference voltage circuit | |
| JP2002124835A (ja) | 演算増幅回路、定電圧回路および基準電圧回路 | |
| JP2000114891A (ja) | 電流源回路 | |
| JP4263056B2 (ja) | 基準電圧発生回路 | |
| JP2007287095A (ja) | 基準電圧発生回路 | |
| JP3024645B1 (ja) | 定電圧発生回路 | |
| KR100825956B1 (ko) | 기준전압 발생기 | |
| JP2550871B2 (ja) | Ｃｍｏｓ定電流源回路 | |
| US6400185B2 (en) | Fixed transconductance bias apparatus | |
| US20150061747A1 (en) | Proportional-to-supply analog current generator | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JP2707667B2 (ja) | 比較回路 | |
| JP2019117546A (ja) | 電流生成回路 | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
| JPH11312930A (ja) | 差動増幅器 | |
| JP2666620B2 (ja) | 温度センサ回路 | |
| JPH10283040A (ja) | 電圧分圧回路、差動増幅回路および半導体集積回路装置 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| JP2927803B2 (ja) | 定電圧発生回路 |