ITTO20120479A1 - Circuito di generazione di una corrente elettrica di valore configurabile - Google Patents

Circuito di generazione di una corrente elettrica di valore configurabile Download PDF

Info

Publication number
ITTO20120479A1
ITTO20120479A1 IT000479A ITTO20120479A ITTO20120479A1 IT TO20120479 A1 ITTO20120479 A1 IT TO20120479A1 IT 000479 A IT000479 A IT 000479A IT TO20120479 A ITTO20120479 A IT TO20120479A IT TO20120479 A1 ITTO20120479 A1 IT TO20120479A1
Authority
IT
Italy
Prior art keywords
current
stage
value
output
voltage
Prior art date
Application number
IT000479A
Other languages
English (en)
Inventor
Giuseppe Castagna
Maurizio Francesco Perroni
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000479A priority Critical patent/ITTO20120479A1/it
Priority to US13/899,829 priority patent/US9239583B2/en
Publication of ITTO20120479A1 publication Critical patent/ITTO20120479A1/it

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

DESCRIZIONE
“CIRCUITO DI GENERAZIONE DI UNA CORRENTE ELETTRICA DI VALORE CONFIGURABILEâ€
La presente invenzione à ̈ relativa ad un circuito di generazione di una corrente elettrica di valore configurabile; in particolare, la seguente trattazione farà esplicito riferimento, senza per questo perdere in generalità, alla generazione di una corrente di carico per il test elettrico di un dispositivo elettronico, quale una pompa di carica.
In modo noto, le pompe di carica vengono utilizzate in svariati ambiti per fornire tensioni survoltate, a partire da tensioni di ingresso di valore inferiore ad un valore desiderato. Ad esempio, nei dispositivi di memoria, le pompe di carica forniscono le tensioni necessarie alle operazioni di modifica, di programmazione o di cancellazione, aventi valori elevati, superiori al valore della tensione di alimentazione disponibile negli stessi dispositivi di memoria.
Durante il test elettrico di una pompa di carica, integrata in un corpo di materiale semiconduttore, quale silicio, à ̈ richiesto di ricavarne la curva caratteristica tensione/corrente, al variare della temperatura, della frequenza di clock e della tensione di alimentazione. Tale test elettrico à ̈ ad esempio previsto per la fase di validazione del dispositivo di memoria in cui la pompa di carica viene utilizzata, fase che prevede la caratterizzazione di tutti i blocchi circuitali analogici interni al dispositivo stesso, sia a bassa tensione (ad esempio, oscillatori, circuiti di riferimento band-gap, ecc.), sia ad alta tensione (ad esempio, le stesse pompe di carica).
A tal fine, generalmente si imposta una corrente di carico nota, il cui valore viene variato in maniera opportuna durante l’operazione di test, e si rileva il valore della tensione di uscita generata dalla pompa di carica.
In tal modo, si ricava la caratteristica tensione/corrente della pompa di carica, come illustrato a titolo esemplificativo in figura 1, in cui viene riportata la variazione in funzione della corrente di carico ILdella tensione di uscita Vout, non regolata, della pompa di carica, compresa tra un valore massimo Vout_maxed un valore minimo Vout_min. In figura 1, si mostra anche il valore di uscita regolato Vreg(regolazione tipo ON/OFF) della stessa pompa di carica. Nel caso illustrato, riferito all’utilizzo in un dispositivo di memoria di tipo Flash, la corrente di carico ILha ad esempio un valore dell’ordine di alcuni mA.
Il valore della corrente di carico deve essere stabile al variare della tensione di alimentazione, della temperatura e dei parametri del processo di fabbricazione (cosiddetti spread di processo), in particolare per i cosiddetti “corner di processo†, ovvero i casi limite o peggiori.
Soluzioni note per il test elettrico di una pompa di carica in un dispositivo di memoria prevedono che la corrente di carico ILsia imposta internamente al dispositivo di memoria, o esternamente allo stesso dispositivo di memoria, tramite una macchina o dispositivo di test.
Come mostrato schematicamente in figura 2, nel caso di generazione interna della corrente di carico in un dispositivo di memoria, indicato in generale con 1, la pompa di carica, indicata con 2 Ã ̈ accoppiata, internamente al dispositivo di memoria 1 (ovvero nello stesso chip di materiale semiconduttore), ad un generatore di corrente 4, fornente la corrente di carico IL, di valore noto e stabilito a priori, variabile in modo desiderato al fine della caratterizzazione tensione/corrente.
Il dispositivo di memoria 1 include inoltre uno stadio di trasferimento 5 includente una pluralità di transistori di trasferimento (cosiddetti “pass transistor†), al fine di trasferire verso un dispositivo di test, indicato con 6 (cosiddetto “tester†) la tensione di uscita Voutgenerata dalla pompa di carica 2.
Come mostrato in figura 3, il generatore di corrente 4 presenta una configurazione a specchio di corrente, in cui, a partire da una corrente di riferimento Iref, viene generata in uscita la corrente di carico ILmediante una pluralità di stadi a specchio di corrente S0… Snabilitati da rispettivi bit di abilitazione B0… Bn. Ciascuno stadio a specchio di corrente S0… Snfornisce su un nodo interno N1una corrente pari alla corrente di riferimento Irefmoltiplicata per un fattore 2i (i essendo un indice che va da 0 ad n).
Il generatore di corrente 4 comprende inoltre uno stadio di uscita 6, anch’esso costituito da uno specchio di corrente avente un transistore di uscita 8, che fornisce su un suo terminale di drain la corrente di carico IL.
Tale soluzione nota presenta tuttavia alcuni inconvenienti.
In primo luogo, essa richiede un notevole dispendio di area in realizzazione integrata, a causa dell’elevato numero di stadi a specchio di corrente richiesti per elevare la corrente di ingresso (anche di un fattore pari a 100, o superiore).
Inoltre, tale soluzione non garantisce una precisione sufficiente per molte applicazioni, in quanto il valore esatto della corrente di carico ILrisulta dipendente dalla tensione di uscita Voutdella pompa di carica 2 (si veda anche la figura 2). Infatti, tale tensione di uscita Voutcostituisce la tensione di polarizzazione presente sul terminale di drain del suddetto transistore di uscita 8.
In una ulteriore soluzione di tipo noto, mostrata in figura 4, la corrente di carico ILper il test elettrico della pompa di carica, indicata nuovamente con 2, viene generata esternamente al dispositivo di memoria 1, mediante il dispositivo di test 6.
Anche tale soluzione non à ̈ tuttavia esente da inconvenienti.
In particolare, si verifica una imprecisione nella lettura della tensione di uscita Voutgenerata dalla pompa di carica 2, che risulta alterata dalla caduta sui transistori di trasferimento nello stadio di trasferimento 5 interno al dispositivo di memoria 1, necessario per abilitare il percorso di misura, che risulta infatti attraversato dalla corrente di carico IL.
Scopo della presente invenzione à ̈ pertanto quello di risolvere, almeno in parte, i problemi precedentemente evidenziati, ed in particolare di fornire un circuito di generazione di corrente che possa ad esempio essere integrato in un dispositivo di memoria per consentirne il test elettrico di almeno uno stadio operativo, ad esempio includente una pompa di carica.
Secondo la presente invenzione vengono forniti un circuito di generazione di corrente ed un relativo dispositivo elettronico, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra un diagramma tensione/corrente di una pompa di carica, di tipo noto;
- la figura 2 mostra uno schema a blocchi di un primo sistema di test elettrico di una pompa di carica in un dispositivo di memoria, di tipo noto;
- la figura 3 mostra uno schema circuitale di un generatore di corrente di carico nel sistema di figura 2;
- la figura 4 mostra uno schema a blocchi di un secondo sistema di test elettrico di una pompa di carica in un dispositivo di memoria, di tipo noto;
- la figura 5 mostra un grafico dell’andamento di una corrente di riferimento utilizzata in un circuito di generazione di corrente secondo un aspetto della presente invenzione;
- la figura 6 mostra uno schema elettrico di un circuito di generazione di corrente, secondo una forma di realizzazione della presente invenzione;
- la figura 7 mostra uno schema elettrico esemplificativo di uno stadio partitore resistivo del circuito di generazione di corrente di figura 6; e
- la figura 8 mostra uno schema a blocchi di un dispositivo elettronico, in particolare un dispositivo di memoria, includente il circuito di generazione di corrente di figura 6.
Un aspetto della presente invenzione prevede la generazione di una corrente elettrica di valore configurabile, ad esempio all’interno di un dispositivo di memoria per il test elettrico di una relativa pompa di carica, a partire da una corrente di riferimento Irefdi valore noto, ad esempio già disponibile all’interno dello stesso dispositivo di memoria.
La corrente di riferimento Irefpuò essere fornita da uno stadio band-gap del dispositivo di memoria (di tipo per sé noto, come descritto ad esempio a pag. 478-479 di “CMOS Circuit Design, Layout, and Simulation†, R.Jacob Baker, Harry W.Li e David E.Boyce, Wiley-IEEE Press, 08-08-1997), e presenta valori predefiniti e stabili in funzione della tensione di alimentazione e della temperatura; la corrente di riferimento Irefà ̈ normalmente utilizzata come riferimento di corrente per polarizzare i circuiti analogici presenti nel dispositivo di memoria. I valori della corrente di riferimento Irefsono ad esempio dell’ordine di qualche decina di Î1⁄4A, ad esempio compresi tra 15 e 20 Î1⁄4A.
La figura 5 mostra un possibile andamento della corrente di riferimento Irefal variare della temperatura T, per una determinata tensione di alimentazione Val (ad esempio pari a 1,2 V).
La figura 6 mostra invece un circuito di generazione di corrente, indicato in generale con 10, per la generazione di una corrente elettrica di uscita, in particolare una corrente di carico IL, a partire dalla corrente di riferimento Iref, con valore variabile in funzione di una parola di configurazione SEL<n> costituita da n bit. La possibilità di configurazione della corrente di carico ILà ̈ ad esempio tale da fornire una scansione di tutti i valori richiesti per la caratterizzazione completa di una pompa di carica presente all’interno del dispositivo di memoria.
In dettaglio, il circuito di generazione di corrente 10 presenta un ingresso IN, destinato ad essere collegato ad uno stadio generatore 12, esterno allo stesso circuito, che fornisce la corrente di riferimento Iref(ad esempio un generatore di tipo band gap).
Il circuito di generazione di corrente 10 comprende un primo specchio di corrente 14, avente un primo ramo collegato all’ingresso IN ed un secondo ramo collegato ad un primo nodo interno S1, su cui fornisce una prima corrente intermedia I1avente valore incrementato rispetto al valore della corrente di riferimento Iref, secondo un primo rapporto di specchiaggio (ad esempio pari a due).
Il primo specchio di corrente 14 à ̈ costituito da un primo transistore NMOS 14a, collegato a diodo tra l’ingresso IN ed un primo terminale di riferimento del circuito, ad esempio collegato a massa GND, e da un secondo transistore NMOS 14b, collegato tra il primo terminale di riferimento e il primo nodo interno S1, avente terminale di controllo collegato al rispettivo terminale di controllo del primo transistore NMOS 14a e fornente la prima corrente intermedia I1.
Il circuito di generazione di corrente 10 comprende inoltre un secondo specchio di corrente 15, avente un primo ramo collegato al primo nodo interno S1ed un secondo ramo collegato ad un secondo nodo interno S2, su cui fornisce una seconda corrente intermedia I2avente valore incrementato rispetto al valore della prima corrente intermedia I1, sulla base di un secondo rapporto di specchiaggio (ad esempio pari a cinque).
Il secondo specchio di corrente 15 Ã ̈ costituito da un primo transistore PMOS 15a, collegato a diodo tra il primo nodo interno S1ed un secondo terminale di riferimento del circuito, e da un secondo transistore PMOS 15b, collegato tra il secondo terminale di riferimento e il secondo nodo interno S2, avente terminale di controllo collegato al rispettivo terminale di controllo del primo transistore PMOS 15a e fornente la seconda corrente intermedia I2.
Il circuito di generazione di corrente 10 comprende inoltre: un primo elemento resistore di riferimento 16, collegato tra il secondo nodo interno S2ed il primo terminale di riferimento, in modo da essere attraversato dalla seconda corrente intermedia I2e generare ai suoi capi una prima tensione di riferimento Vref1(presente sullo stesso secondo nodo interno S2); ed un primo buffer 18, costituito da un amplificatore operazionale avente un primo morsetto, non invertente, collegato al secondo nodo interno S2, ed un secondo morsetto, invertente, collegato ad un terzo nodo interno S3, su cui à ̈ presente una versione bufferizzata della prima tensione di riferimento Vref1, indicata con Vref1_buff, il cui valore à ̈ sostanzialmente uguale al valore della stessa prima tensione di riferimento Vref1. L’uscita dell’amplificatore operazionale à ̈ collegata al terminale di controllo di un primo transistore di riferimento 19, di tipo NMOS, collegato tra il terzo nodo interno S3ed il secondo terminale di riferimento.
In particolare, il valore della prima tensione di riferimento Vref1Ã ̈ pari a:
Vref 1ï€1⁄2I 2 R
dove R indica il valore di resistenza del primo elemento resistore di riferimento 16, ed à ̈ dunque funzione, in modo noto, dei parametri e delle variazioni del processo di fabbricazione con cui viene realizzato lo stesso resistore.
Secondo un aspetto dell’invenzione, il circuito di generazione di corrente 10 comprende inoltre uno stadio partitore resistivo 20, in particolare di tipo R/2R (di tipo noto, descritto in ogni caso con riferimento alla figura 7), collegato al terzo nodo interno S3e fornente in uscita una seconda tensione di riferimento Vref2, un cui valore à ̈ funzione della tensione bufferizzata Vref1_buffed inoltre della parola di configurazione SEL<n>, che lo stesso stadio partitore resistivo 20 riceve in ingresso.
In particolare, il valore della seconda tensione di riferimento Vref2, configurabile in funzione della parola di configurazione SEL<n:0>, Ã ̈ dato dalla seguente espressione:
n V
V 2ï€1⁄2selï€1⁄4 iï€3⁄4 ref1 _ buff
ref
iï€1⁄2 0 2(n1ï€ i )
e può pertanto assumere 2n differenti valori, in funzione del valore (†̃0’ o †̃1’) degli n bit di configurazione della stessa parola di configurazione SEL<n>.
Il circuito di generazione di corrente 10 comprende inoltre un secondo buffer 21, costituito da un rispettivo amplificatore operazionale avente un primo morsetto, non invertente, collegato all’uscita dello stadio partitore resistivo 20 e ricevente la seconda tensione di riferimento Vref2, ed un secondo morsetto, invertente, collegato ad un quarto nodo interno S4, su cui à ̈ presente una versione bufferizzata della seconda tensione di riferimento Vref2, indicata con Vref2_buff, il cui valore à ̈ sostanzialmente uguale al valore della stessa seconda tensione di riferimento Vref2. L’uscita dell’amplificatore operazionale à ̈ collegata al terminale di controllo di un secondo transistore di riferimento 22, di tipo NMOS, collegato tra il quarto nodo interno S4ed un’uscita Out.
Secondo un aspetto della presente invenzione, un secondo elemento resistore di riferimento 24 Ã ̈ collegato tra il quarto nodo interno S4ed il secondo terminale di riferimento; in particolare, il secondo elemento resistore di riferimento 24 presenta un valore di resistenza strettamente accoppiato (matched) tramite il processo di fabbricazione al valore del primo elemento resistore di riferimento 16, con un fattore di accoppiamento m:
R
R'ï€1⁄2
m
dove R' indica il valore di resistenza del secondo elemento resistore di riferimento 24. In altre parole, il primo ed il secondo elemento resistore 16, 24 presentano variazioni sostanzialmente identiche rispetto al processo di fabbricazione.
Vantaggiosamente, il primo elemento resistore di riferimento 16 ed il secondo transistore PMOS 15b costituiscono una prima cella, ed il secondo elemento resistore di riferimento 24 ed il secondo transistore di riferimento 22 costituiscono una seconda cella, accoppiata alla prima cella tramite il fattore di accoppiamento m (il secondo transistore di riferimento 22 avendo dunque un rapporto di dimensionamento, larghezza/lunghezza (W/L), m volte il rispettivo rapporto di dimensionamento del secondo transistore PMOS 15b).
Di conseguenza, attraverso il secondo elemento resistore di riferimento 24 si genera una corrente elettrica I* il cui valore risulta indipendente dai parametri di processo e che sostanzialmente costituisce la corrente di carico ILfornita dal circuito di generazione di corrente 10 sull’uscita OUT. Infatti, la corrente di carico ILà ̈ data dalla seguente espressione:
V
I ref 2 _ buff
Lï€1⁄2
R '
presentando dunque un valore indipendente dal valore di resistenza R e dalle relative variazioni di processo (nonché indipendente dalle variazioni della temperatura e della tensione di alimentazione, in virtù della dipendenza dalla corrente di riferimento Iref).
Inoltre, vantaggiosamente, il valore della stessa corrente di carico ILrisulta configurabile tramite la parola di selezione SEL<n>, potendo assumere 2n valori differenti, che possono ad esempio essere utilizzati per le operazioni di test elettrico di un dispositivo elettronico, quale una pompa di carica.
In particolare, la corrente di carico ILrisulta avere, in modo evidente, un valore massimo ILmaxpari a m volte il valore della seconda corrente intermedia I2:
ILmaxï€1⁄2m I 2
quando la tensione Vref2_buffassume un valore sostanzialmente uguale al valore della prima tensione di riferimento Vref1.
A titolo esemplificativo, la figura 7 illustra una possibile forma di realizzazione dello stadio partitore resistivo 20, di tipo R/2R.
In dettaglio, lo stadio partitore resistivo 20 presenta una prima linea interna, collegata al terzo nodo interno S3e posta alla tensione Vref1_buffed una seconda linea interna, posta a massa GND, e comprende un ramo di ingresso 25 costituito da un resistore, avente valore di resistenza 2Rp, collegato tra la seconda linea interna ed un nodo di ingresso Nin.
Lo stadio partitore resistivo 20 comprende inoltre una pluralità di celle 26, in numero pari al numero di bit nel segnale di selezione SEL<n>, collegate in cascata e ciascuna costituita da: un rispettivo primo resistore, avente valore di resistenza 2Rp, avente un primo terminale collegato ad un primo nodo di cella Nc1(nel caso della prima cella 26 della pluralità di celle, coincidente con il nodo di ingresso Nin) ed un secondo terminale selettivamente collegabile tra la prima o la seconda linea interna mediante un interruttore 27 controllato da un rispettivo bit del segnale di selezione SEL<n>, a partire dal primo bit SEL<0>; ed un rispettivo secondo resistore, avente valore di resistenza Rp, avente un primo terminale collegato al primo nodo di cella Nc1ed un secondo terminale collegato ad un secondo nodo di cella Nc2(coincidente con il primo nodo di cella della cella 26 successiva).
Lo stadio partitore resistivo 20 comprende inoltre un ramo di uscita 28 costituito da un rispettivo resistore, avente valore di resistenza 2Rp, avente un primo terminale collegato al secondo nodo di cella Nc2dell’ultima cella 26 della pluralità di celle, coincidente con un nodo di uscita Noutsu cui viene fornita la seconda tensione di riferimento Vref2ed un secondo terminale selettivamente collegabile alla prima o alla seconda linea interna mediante un rispettivo interruttore 29 controllato dall’ultimo bit del segnale di selezione SEL<n>.
Il funzionamento dello stadio partitore resistivo 20, di tipo per sé noto, non viene qui descritto in dettaglio.
La figura 8 illustra un dispositivo elettronico, indicato in generale con 30, ad esempio un dispositivo di memoria, includente in uno stesso chip di materiale semiconduttore: il circuito di generazione di corrente 10; lo stadio generatore 12, ad esempio uno stadio band-gap, atto a generare la corrente di riferimento Irefper lo stesso circuito di generazione di corrente 10; uno o, come nel caso raffigurato, più stadi operativi, qui indicati con 32, 32', 32", ciascuno includente ad esempio una rispettiva pompa di carica (pump); ed uno stadio di controllo 34, ad esempio includente un microprocessore, un microcontrollore o analogo elemento di elaborazione.
Il circuito di generazione di corrente 10 viene ad esempio utilizzato per generare la corrente di carico ILper la caratterizzazione elettrica delle pompe di carica 32, 32', 32", in una fase di test elettrico del dispositivo elettronico 30. A tal fine, lo stadio di controllo 34 Ã ̈ configurato in modo da generare successivi valori del segnale di configurazione SEL<n>, e fornirli al circuito di generazione di corrente 10 al fine di generare consecutivamente differenti valori della corrente di carico IL.
Lo stesso stadio di controllo 34 può inoltre controllare opportuni mezzi di accoppiamento, indicati con 35, ad esempio includenti un multiplexer, interposti tra il circuito di generazione di corrente 10 e le pompe di carica 32, 32', 32", in modo tale da collegare elettricamente, in maniera selettiva, il circuito di generazione di corrente 10 all’uscita di una pompa di carica selezionata tra le stesse pompe di carica 32, 32', 32", così da definire il carico della stessa pompa di carica durante l’operazione di test elettrico. In particolare, il multiplexer 35 à ̈ a tal fine controllato da un segnale di controllo Smuxfornito dallo stadio di controllo 34.
Lo stesso stadio di controllo 34 può inoltre cooperare con un dispositivo di test 36, esterno al dispositivo elettronico 30, al fine di consentire la lettura della tensione di uscita Vout dalla pompa di carica selezionata, al variare della corrente di carico IL, per la caratterizzazione elettrica tensione/corrente della stessa pompa di carica. In particolare, il dispositivo di test 36 à ̈ collegato elettricamente ad una piazzola di uscita 38 presente nel chip del dispositivo elettronico 30, al fine della lettura della tensione di uscita Vout.
Nella stessa figura 8, viene indicato con 39 il chip di materiale semiconduttore in cui à ̈ integrato il dispositivo elettronico 30.
I vantaggi del circuito di generazione di corrente emergono in maniera evidente dalla descrizione precedente.
In ogni caso, si sottolinea nuovamente che esso consente di generare correnti di valore facilmente configurabile (tramite una parola di configurazione digitale), stabili rispetto agli spread del processo di fabbricazione, alla tensione di alimentazione ed alla temperatura, a partire da una corrente nota di riferimento.
Il circuito di generazione di corrente 10 consente di ottenere un notevole risparmio nell’occupazione di area in realizzazione integrata rispetto a soluzioni note.
Inoltre, esso consente di ottenere una notevole precisione durante le misure, in quanto risulta insensibile rispetto al valore di tensione che deve essere misurato (ad esempio, la tensione di uscita Voutdalla pompa di carica che deve essere caratterizzata elettricamente).
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti, senza per questo uscire dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, à ̈ evidente che nella struttura circuitale del circuito di generazione di corrente 10 può essere prevista una differente configurazione degli specchi di corrente di ingresso, ad esempio per quanto riguarda il loro numero o il fattore di moltiplicazione di corrente da essi implementato, a seconda delle particolari esigenze e del valore della corrente di riferimento Iref.
Inoltre, può eventualmente essere utilizzata una differente tipologia di partitore per lo stadio partitore resistivo 20, differente dalla tipologia R/2R, che consenta di generare differenti valori di tensione di uscita in funzione di un segnale di configurazione di ingresso, ad esempio di tipo digitale.
Inoltre, il circuito di generazione di corrente 10 à ̈ vantaggiosamente integrabile nei cosiddetti “test chip†, ovvero nei dispositivi integrati realizzati in maniera dedicata per le operazioni di test elettrico, ma anche nei chip finali destinati alla commercializzazione.
In tal caso, in particolare, il circuito di generazione di corrente 10 può avere svariati utilizzi durante il funzionamento del dispositivo elettronico 30, differenti dalla funzionalità di test elettrico precedentemente descritta in dettaglio, in cui sia richiesta la fornitura di correnti elettriche di valore facilmente configurabile, controllato e stabile.

Claims (15)

  1. RIVENDICAZIONI 1. Circuito di generazione di corrente (10), per la generazione di una corrente di uscita (IL) di valore configurabile in funzione di un segnale di configurazione (SEL), avente un terminale di ingresso (In) destinato a ricevere una corrente di riferimento (Iref) ed un terminale di uscita (Out) destinato a fornire detta corrente di uscita (IL), caratterizzato dal fatto di comprendere: un primo elemento resistore di riferimento (16), configurato in modo da essere attraversato da una corrente intermedia (I2) un cui valore à ̈ funzione di detta corrente di riferimento (Iref), per fornire una prima tensione di riferimento (Vref1); uno stadio partitore resistivo (20), configurato in modo da ricevere detto segnale di configurazione (SEL) e fornire una seconda tensione di riferimento (Vref2) in funzione di detta prima tensione di riferimento (Vref1) e di detto segnale di configurazione (SEL); ed un secondo elemento resistore di riferimento (24), configurato in modo da fornire, in funzione di detta seconda tensione di riferimento (Vref2), detta corrente di uscita (IL) su detto terminale di uscita (Out); un valore di resistenza di detto secondo elemento resistore di riferimento (24) essendo accoppiato (“matched") ad un rispettivo valore di resistenza di detto primo elemento resistore di riferimento (16).
  2. 2. Circuito secondo la rivendicazione 1, in cui la resistenza di detto secondo elemento resistore di riferimento (24) Ã ̈ pari ad un sottomultiplo (m) del rispettivo valore di resistenza di detto primo elemento resistore di riferimento (16).
  3. 3. Circuito secondo la rivendicazione 1 o 2, in cui detti primo (16) e secondo (24) elemento resistore di riferimento presentano identiche variazioni rispetto a deviazioni del processo di fabbricazione tramite il quale sono realizzati.
  4. 4. Circuito secondo la rivendicazione 3, in cui detta corrente di uscita (IL) Ã ̈ stabile rispetto a dette deviazioni del processo di fabbricazione.
  5. 5. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui detto segnale di configurazione (SEL) Ã ̈ di tipo digitale ad n bit, n essendo un numero intero; e detto stadio partitore resistivo (20) implementa un partitore di tipo R/2R atto a produrre in uscita un numero 2n di valori per detta seconda tensione di riferimento (Vref2).
  6. 6. Circuito secondo una qualsiasi delle rivendicazioni precedenti, atto a ricevere una tensione di alimentazione (Val); in cui detta corrente di riferimento (Iref) presenta un valore stabile rispetto a variazioni di temperatura e di detta tensione di alimentazione (Val), inferiore rispetto ad un intervallo di valori desiderato per detta corrente di uscita (IL).
  7. 7. Circuito secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre uno stadio a specchio di corrente (14, 15), avente un ramo di ingresso collegato a detto ingresso (In) ed atto a ricevere detta corrente di riferimento (Iref) ed un ramo di uscita atto a fornire a detto primo elemento resistore (16) detta corrente intermedia (I2), avente un valore incrementato rispetto a detta corrente di riferimento (Iref) secondo un fattore di specchiaggio.
  8. 8. Dispositivo elettronico (30), comprendente almeno un primo stadio operativo (32) ed il circuito di generazione di corrente (10) secondo una qualsiasi delle rivendicazioni precedenti; in cui detta corrente di uscita (IL) à ̈ atta a definire una corrente di carico per detto primo stadio operativo (32), durante almeno una modalità operativa.
  9. 9. Dispositivo secondo la rivendicazione 8, comprendente inoltre uno stadio generatore di riferimento (31), configurato in modo da generare detta corrente di riferimento (Iref) avente un valore stabile rispetto a variazioni di temperatura e di una tensione di alimentazione (Val).
  10. 10. Dispositivo secondo la rivendicazione 8 o 9, in cui detto primo stadio operativo (32) include una pompa di carica, atta a generare una tensione di uscita (Vout); e detta modalità operativa costituisce una modalità di caratterizzazione elettrica di detta pompa di carica, che prevede la rilevazione del valore di detta tensione di uscita (Vout) al variare del valore di detta corrente di uscita (IL), configurabile attraverso detto segnale di configurazione (SEL).
  11. 11. Dispositivo secondo la rivendicazione 10, comprendente inoltre uno stadio di controllo (34), configurato in modo da generare detto segnale di configurazione (SEL) per detto stadio partitore resistivo (20).
  12. 12. Dispositivo secondo una qualsiasi delle rivendicazioni 8-11, comprendente un’unità di selezione (35) controllata da detto stadio di controllo (34) per accoppiare selettivamente detto primo stadio operativo (32) a detto circuito di generazione di corrente (10), durante detta modalità operativa.
  13. 13. Dispositivo secondo la rivendicazione 12, comprendente inoltre almeno un secondo stadio operativo (32'); in cui detta unità di selezione (35) include un multiplexer, configurato in modo da collegare selettivamente ed alternativamente detto primo (32) o secondo (32') stadio operativo a detto circuito di generazione di corrente (10), durante detta modalità operativa, in funzione di un segnale di controllo (Smux) fornito da detto stadio di controllo (34).
  14. 14. Dispositivo secondo una qualsiasi delle rivendicazioni 8-13, in cui detto primo stadio operativo (32) e detto circuito di generazione di corrente (10) sono integrati in uno stesso chip (39) di materiale semiconduttore.
  15. 15. Sistema di test elettrico, comprendente il dispositivo elettronico (30) secondo una qualsiasi delle rivendicazioni 8-14, ed inoltre un dispositivo di test (36), operativamente accoppiabile ad una piazzola di uscita (38) di detto dispositivo elettronico (30), per rilevare un valore di tensione (Vout) in corrispondenza di detta piazzola di uscita (39) al variare di detta corrente di uscita (IL).
IT000479A 2012-05-31 2012-05-31 Circuito di generazione di una corrente elettrica di valore configurabile ITTO20120479A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT000479A ITTO20120479A1 (it) 2012-05-31 2012-05-31 Circuito di generazione di una corrente elettrica di valore configurabile
US13/899,829 US9239583B2 (en) 2012-05-31 2013-05-22 Circuit for generation of an electric current with a configurable value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000479A ITTO20120479A1 (it) 2012-05-31 2012-05-31 Circuito di generazione di una corrente elettrica di valore configurabile

Publications (1)

Publication Number Publication Date
ITTO20120479A1 true ITTO20120479A1 (it) 2013-12-01

Family

ID=46548741

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000479A ITTO20120479A1 (it) 2012-05-31 2012-05-31 Circuito di generazione di una corrente elettrica di valore configurabile

Country Status (2)

Country Link
US (1) US9239583B2 (it)
IT (1) ITTO20120479A1 (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016064492A1 (en) * 2014-10-20 2016-04-28 Ambiq Micro, Inc. Adaptive voltage converter
JP6416016B2 (ja) * 2015-02-27 2018-10-31 ラピスセミコンダクタ株式会社 基準電流調整回路、半導体装置及び基準電流調整方法
ITUB20153221A1 (it) * 2015-08-25 2017-02-25 St Microelectronics Srl Circuito e metodo di polarizzazione di celle di memoria non volatile
US10539973B1 (en) * 2018-12-17 2020-01-21 Micron Technology, Inc. Low-voltage bias generator based on high-voltage supply

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060232326A1 (en) * 2005-04-18 2006-10-19 Helmut Seitz Reference circuit that provides a temperature dependent voltage
US20110050330A1 (en) * 2009-09-02 2011-03-03 Kabushiki Kaisha Toshiba Reference current generating circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232315A (en) * 1992-06-17 1993-08-03 Ace Industries, Incorporated End adapter for railcar pneumatic outlet
CH697322B1 (fr) * 2000-06-13 2008-08-15 Em Microelectronic Marin Sa Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé.
US7132970B2 (en) * 2004-10-29 2006-11-07 Broadcom Corporation Delay equalized Z/2Z ladder for digital to analog conversion
JP2006165720A (ja) * 2004-12-03 2006-06-22 Ricoh Co Ltd 発振回路
US7397231B2 (en) * 2006-07-25 2008-07-08 Power Integrations, Inc. Method and apparatus for adjusting a reference
US8269550B2 (en) * 2009-11-02 2012-09-18 Nanya Technology Corp. Temperature and process driven reference
JP2011175712A (ja) * 2010-02-25 2011-09-08 Toshiba Corp 半導体記憶装置
US8493137B2 (en) * 2011-09-16 2013-07-23 Elpida Memory, Inc. PSRR in a voltage reference circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060232326A1 (en) * 2005-04-18 2006-10-19 Helmut Seitz Reference circuit that provides a temperature dependent voltage
US20110050330A1 (en) * 2009-09-02 2011-03-03 Kabushiki Kaisha Toshiba Reference current generating circuit

Also Published As

Publication number Publication date
US9239583B2 (en) 2016-01-19
US20130321068A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
US8136987B2 (en) Ratio meter for temperature sensor
JP5431396B2 (ja) 定電圧電源回路
US20140002179A1 (en) Internal voltage trimming circuit, method thereof and semiconductor circuit device comprising the same
WO2013006493A1 (en) Low power tunable reference voltage generator
JP2011135349A (ja) 発振装置
ITTO20120479A1 (it) Circuito di generazione di una corrente elettrica di valore configurabile
JP3863508B2 (ja) 電源電圧検出回路及び半導体集積回路装置
US20170308107A9 (en) Regulator circuit with enhanced ripple reduction speed
KR101748055B1 (ko) 감지 증폭기를 위한 저전압 전류 레퍼런스 발생기
CN108139455B (zh) 电压测量电路
CN104950139A (zh) 物理量检测传感器、电子设备、移动体以及电子电路
US8054125B2 (en) Charge pump with low power, high voltage protection circuitry
ITUB20159421A1 (it) Dispositivo per generare una tensione di riferimento comprendente una cella di memoria non volatile
JP5882397B2 (ja) 負基準電圧発生回路及び負基準電圧発生システム
US20080238518A1 (en) Process, voltage, and temperature compensated clock generator
JP6606038B2 (ja) 出力電圧制御回路
JP7303021B2 (ja) 容量測定回路、容量測定方法、電源回路、データ記憶装置、電源管理回路
KR102589375B1 (ko) 고해상도 충전용 커패시터 용량 점검 시스템
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
ITMI20002337A1 (it) Circuito di lettura di memorie non volatili
CN108427027B (zh) 用于检测电流的设备
JP2013214915A (ja) 発振装置、半導体装置、及び発振装置の動作方法
US9503019B2 (en) Apparatuses and methods for providing oscillation signals
CN105738001B (zh) 半导体器件
US9661248B2 (en) Integrated circuit having flexible reference