JP5946304B2 - 基準電圧回路 - Google Patents

基準電圧回路 Download PDF

Info

Publication number
JP5946304B2
JP5946304B2 JP2012065977A JP2012065977A JP5946304B2 JP 5946304 B2 JP5946304 B2 JP 5946304B2 JP 2012065977 A JP2012065977 A JP 2012065977A JP 2012065977 A JP2012065977 A JP 2012065977A JP 5946304 B2 JP5946304 B2 JP 5946304B2
Authority
JP
Japan
Prior art keywords
voltage
resistor
circuit
source
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012065977A
Other languages
English (en)
Other versions
JP2013196621A (ja
Inventor
直央 大塚
直央 大塚
幸輔 高田
幸輔 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2012065977A priority Critical patent/JP5946304B2/ja
Priority to US13/784,139 priority patent/US8829885B2/en
Priority to TW102108053A priority patent/TWI554861B/zh
Priority to KR1020130030763A priority patent/KR101934598B1/ko
Priority to CN201310093078.8A priority patent/CN103324232B/zh
Publication of JP2013196621A publication Critical patent/JP2013196621A/ja
Application granted granted Critical
Publication of JP5946304B2 publication Critical patent/JP5946304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

本発明は、基準電圧を生成するバンドギャップ基準電圧回路に関する。
図3に、従来のバンドギャップ基準電圧回路の回路図を示す。従来のバンドギャップ基準電圧回路は、PMOSトランジスタ311、312、313と、バイポーラトランジスタ301、302、303と、抵抗106、107、108、109、110、331、332と、アンプ102、321と、電源端子101と、グラウンド端子100で構成されている。
接続について説明する。アンプ102は、反転入力端子はバイポーラトランジスタ301のエミッタと抵抗107の接続点と抵抗110に接続され、非反転入力端子は抵抗108と抵抗106の接続点と抵抗109に接続され、出力はPMOSトランジスタ311のゲートに接続される。抵抗107のもう一方は抵抗332と抵抗108のもう一方に接続される。バイポーラトランジスタ301は、ベース及びコレクタはグラウンド端子100に接続される。バイポーラトランジスタ302は、エミッタは抵抗106のもう一方に接続され、ベース及びコレクタはグラウンド端子100に接続される。バイポーラトランジスタ303は、エミッタは抵抗109のもう一方と抵抗110のもう一方に接続され、ベース及びコレクタはグラウンド端子100に接続される。PMOSトランジスタ311は、ドレインは抵抗332のもう一方とアンプ321の反転入力端子に接続され、ソースは電源端子101に接続される。アンプ321は、非反転入力端子はPMOSトランジスタ313のドレインと抵抗331に接続され、出力はPMOSトランジスタ312のゲートとPMOSトランジスタ313のゲートに接続される。PMOSトランジスタ312は、ドレインはバイポーラトランジスタ303のエミッタに接続され、ソースは電源端子101に接続される。PMOSトランジスタ313のソースは電源端子101に接続される。抵抗331のもう一方はグラウンド端子100に接続される。
ISSCC 2010/SESSION 4/ANALOG TECHNIQUES/4.3 (Figure 4.3.3)
しかしながら従来の技術では、アンプ321が電源端子に供給される電源電圧の変動の影響を受け、基準電圧回路の出力電圧の電源電圧変動除去比(PSRR)を低下させるという課題があった。
本発明は、以上のような課題を解決するために考案されたものであり、電源電圧の変動やノイズの影響を受けることなく高いPSRRを得ることができる基準電圧回路を提供するものである。
従来の課題を解決するために、本発明の基準電圧回路は以下のような構成とした。
PN接合素子における順方向電圧及びその差を電圧電流変換し、電圧を発生することができる基準電圧回路において、出力端子の電圧の温度特性を制御するアンプと、アンプに電力を供給するソースフォロア回路と、PN接合素子へ流す電流を制御するPMOSトランジスタとを備える。
本発明によれば、電源電圧の変動やノイズの影響を低減して出力電圧のPSRRを向上させることができる。
第一の実施形態の基準電圧回路を示す回路図である。 第二の実施形態の基準電圧回路を示す回路図である。 従来の基準電圧回路を示す回路図である。
以下、本発明の実施形態について図面を参照して説明する。
<第一の実施形態>
図1は、第一の実施形態の基準電圧回路の回路図である。
第一の実施形態の基準電圧回路は、PMOSトランジスタ122、123、124と、NMOSトランジスタ125、126と、Nchデプレッショントランジスタ121と、抵抗106、107、108、109、110、131、132、133と、PN接合素子103、104、105と、アンプ102と、定電流回路141と、グラウンド端子100と、電源端子101と、出力端子151と、を備えている。PMOSトランジスタ122、123、124と、NMOSトランジスタ125、126と、定電流回路141で電圧電流変換回路161を構成し、PMOSトランジスタ122は電圧電流変換回路161の出力トランジスタとして動作する。
接続に関して説明する。アンプ102は、非反転入力端子はPN接合素子103のアノードと抵抗107と抵抗109に接続され、反転入力端子は抵抗108と抵抗106の接続点と抵抗110に接続され、出力は抵抗107のもう一方と抵抗108のもう一方と出力端子151に接続される。PN接合素子103のカソードはグラウンド端子100に接続される。PN接合素子104は、アノードは抵抗106のもう一方に接続され、カソードはグラウンド端子100に接続される。PN接合素子105は、アノードは抵抗109のもう一方と抵抗110のもう一方とPMOSトランジスタ122のドレインに接続され、カソードはグラウンド端子100に接続される。PMOSトランジスタ122は、ゲートはNMOSトランジスタ125のドレインに接続され、ソースは抵抗131に接続され、バックゲートはソースに接続される。NMOSトランジスタ125は、ゲートはPMOSトランジスタ122のソースに接続され、ソースは定電流回路141に接続され、バックゲートはグラウンド端子100に接続される。定電流回路141のもう一方はグラウンド端子100に接続される。NMOSトランジスタ126は、ゲートは抵抗132と抵抗133の接続点に接続され、ドレインはPMOSトランジスタ124のゲート及びドレインに接続され、ソースはNMOSトランジスタ125のソースに接続され、バックゲートはグラウンド端子100に接続される。抵抗133のもう一方はグラウンド端子100に接続され、抵抗132のもう一方は出力端子151に接続される。PMOSトランジスタ123は、ゲートはPMOSトランジスタ124のゲートに接続され、ドレインはNMOSトランジスタ125のドレインに接続され、ソースはNchデプレッショントランジスタ121のソースに接続され、バックゲートはソースに接続される。PMOSトランジスタ124は、ソースはPMOSトランジスタ123のソースに接続され、バックゲートはソースに接続される。Nchデプレッショントランジスタ121は、ゲートは出力端子151と抵抗131のもう一方に接続され、ドレインは電源端子101に接続され、バックゲートはグラウンド端子100に接続される。
次に、本実施形態の基準電圧回路の動作について説明する。PN接合素子103、104は適当な面積比(たとえば1対4等)で構成され、アンプ102の出力から出力端子151に電圧VBGを出力する。抵抗132と抵抗133の接続点をノードX、抵抗131とPMOSトランジスタ122のソースの接続点をノードYとする。電圧電流変換回路161は出力電圧VBGを抵抗分割したノードXの電圧とノードYの電圧が同じになるようにPMOSトランジスタ122を制御する。
電圧VBGはPN接合素子103のアノードの電圧に抵抗107の両端の電圧を加算したものである。PN接合素子103のアノードの電圧は、温度の上昇に対して線形に減少する成分と非線形に減少する成分とを持つ。一方、抵抗107に流れる電流は温度の上昇に対して線形に増加する。結果として電圧VBGの温度特性はPN接合素子103のアノード電圧による非線形性を持つ。PN接合素子105は、電圧VBGを温度に依存しない電圧とするために追加されたPN接合素子である。PN接合素子105にはPN接合素子103と異なる温度特性の電流が流れている。この場合、PN接合素子105のアノード電圧の温度特性の非線形成分は、PN接合素子103のアノード電圧の非線形成分と異なる係数を持つ。そのため、PN接合素子103のアノードとPN接合素子105のアノードには温度に対して非線形な電位差が生じる。その電位差による電流は、アンプ102から供給され、抵抗107と抵抗110とを流れる。抵抗107を非線形な温度特性の電流が流れることで、抵抗107の両端には非線形な温度特性の電圧が生じる。この非線形な成分の大きさは、抵抗110の抵抗値の変更によって調節することができる。上記の調節により、抵抗107の両端の電圧の非線形な温度特性を、PN接合素子103のアノード電圧の非線形な温度特性を打ち消す向きに生じさせることで、電圧VBGを温度によらない一定電圧とすることができる。
Nchデプレッショントランジスタ121はソースフォロアを形成している。ゲートが出力端子に接続されているため、Nchデプレッショントランジスタ121の閾値をVtndとするとソース電圧はVBG+|Vtnd|となり、電圧電流変換回路161を駆動するのに十分な電圧を出力することができる。この電圧を用いて電圧電流変換回路161は駆動され、電源による変動や電源ノイズの影響を受けることなく動作させることが可能となる。
なお、PN接合素子はダイオードやバイポーラトランジスタを飽和結線して用いてもよい。また、他の構成でソースフォロアを形成してもよい。電流源141は抵抗であっても良い。
以上に説明したように、第一の実施形態の基準電圧回路によれば、アンプの電源にゲートを出力端子に接続したNchデプレッショントランジスタのソースフォロアを用いることで、電源電圧の変動やノイズの影響を低減して出力電圧のPSRRを向上させることができる。
<第二の実施形態>
図2は、第二の実施形態の基準電圧回路の回路図である。
第二の実施形態の基準電圧回路は、NMOSトランジスタ222、223、224と、PMOSトランジスタ225、226と、Pchデプレッショントランジスタ221と、抵抗206、207、208、209、210、231、232、233と、PN接合素子203、204、205と、アンプ202と、定電流回路241と、グラウンド端子100と、電源端子101と、出力端子251と、を備えている。NMOSトランジスタ222、223、224と、PMOSトランジスタ225、226と、定電流回路241で電圧電流変換回路261を構成し、NMOSトランジスタ222は電圧電流変換回路261の出力トランジスタとして動作する。
接続に関して説明する。アンプ202は、非反転入力端子はPN接合素子203のカソードと抵抗207と抵抗209に接続され、反転入力端子は抵抗208と抵抗206の接続点と抵抗210に接続され、出力は抵抗207のもう一方と抵抗208のもう一方と出力端子251に接続される。PN接合素子203のアノードは電源端子101に接続される。PN接合素子204は、カソードは抵抗206のもう一方に接続され、アノードは電源端子101に接続される。PN接合素子205は、カソードは抵抗209のもう一方と抵抗210のもう一方とNMOSトランジスタ222のドレインに接続され、アノードは電源端子101に接続される。NMOSトランジスタ222は、ゲートはPMOSトランジスタ225のドレインに接続され、ソースは抵抗231に接続され、バックゲートはソースに接続される。PMOSトランジスタ225は、ゲートはNMOSトランジスタ222のソースに接続され、ソースは定電流回路241に接続され、バックゲートは電源端子101に接続される。定電流回路241のもう一方は電源端子101に接続される。PMOSトランジスタ226は、ゲートは抵抗232と抵抗233の接続点に接続され、ドレインはNMOSトランジスタ224のゲート及びドレインに接続され、ソースはPMOSトランジスタ225のソースに接続され、バックゲートは電源端子101に接続される。抵抗233のもう一方は電源端子101に接続され、抵抗232のもう一方は出力端子251に接続される。NMOSトランジスタ223は、ゲートはNMOSトランジスタ224のゲートに接続され、ドレインはPMOSトランジスタ225のドレインに接続され、ソースはPchデプレッショントランジスタ221のソースに接続され、バックゲートはソースに接続される。NMOSトランジスタ224は、ソースはNMOSトランジスタ223のソースに接続され、バックゲートはソースに接続される。Pchデプレッショントランジスタ221は、ゲートは出力端子251と抵抗231のもう一方に接続され、ドレインはグラウンド端子100に接続され、バックゲートは電源端子101に接続される。
次に、本実施形態の基準電圧回路の動作について説明する。PN接合素子203、204は適当な面積比(たとえば1対4等)で構成され、アンプ202の出力から出力端子251に電圧VBGを出力する。抵抗232と抵抗233の接続点をノードX、抵抗231とNMOSトランジスタ222のソースの接続点をノードYとする。電圧電流変換回路261は出力電圧VBGを抵抗分割したノードXの電圧とノードYの電圧が同じになるようにNMOSトランジスタ222を制御する。
電圧VBGはPN接合素子203のカソードの電圧に抵抗207の両端の電圧を加算したものである。PN接合素子203のカソードの電圧は、温度の上昇に対して線形に増加する成分と非線形に増加する成分とを持つ。一方、抵抗207に流れる電流は温度の上昇に対して線形に増加する。結果として電圧VBGの温度特性はPN接合素子203のカソード電圧による非線形性を持つ。PN接合素子205は、電圧VBGを温度に依存しない電圧とするために追加されたPN接合素子である。PN接合素子205にはPN接合素子203と異なる温度特性の電流が流れている。この場合、PN接合素子205のカソード電圧の温度特性の非線形成分は、PN接合素子203のカソード電圧の非線形成分と異なる係数を持つ。そのため、PN接合素子203のカソードとPN接合素子205のカソードには温度に対して非線形な電位差が生じる。その電位差による電流は、アンプ202から供給され、抵抗207と抵抗210とを流れる。抵抗207を非線形な温度特性の電流が流れることで、抵抗207の両端には非線形な温度特性の電圧が生じる。この非線形な成分の大きさは、抵抗210の抵抗値の変更によって調節することができる。上記の調節により、抵抗207の両端の電圧の非線形な温度特性を、PN接合素子203のカソード電圧の非線形な温度特性を打ち消す向きに生じさせることで、電圧VBGを温度によらない一定電圧とすることができる。
Pchデプレッショントランジスタ221はソースフォロアを形成している。ゲートが出力端子に接続されているため、Pchデプレッショントランジスタ221の閾値をVtpdとするとソース電圧はVBG+|Vtpd|となり、電圧電流変換回路261を駆動するのに十分な電圧を出力することができる。この電圧を用いて電圧電流変換回路261は駆動され、電源による変動や電源ノイズの影響を受けることなく動作させることが可能となる。
なお、PN接合素子はダイオードやバイポーラトランジスタを飽和結線して用いてもよい。また、他の構成でソースフォロアを形成してもよい。電流源241は抵抗であっても良い。
以上に説明したように、第二の実施形態の基準電圧回路によれば、アンプの電源にゲートを出力端子に接続したPchデプレッショントランジスタのソースフォロアを用いることで、電源電圧の変動やノイズの影響を低減して出力電圧のPSRRを向上させることができる。
100 グラウンド端子
101 電源端子
151 出力端子
103、104、105、203、204、205 PN接合素子
102、202、321 アンプ
141、241 定電流回路
161、261 電圧電流変換回路

Claims (1)

  1. 複数のPN接合素子の順方向電圧の差を電圧電流変換し、温度依存の少ない電圧を発生することができる基準電圧回路において、
    前記PN接合素子へ流す電流を制御する電圧電流変換回路と
    前記電圧電流変換回路に電力を供給するソースフォロア回路とを含み、
    前記ソースフォロア回路は、
    ゲートが前記基準電圧回路の出力端子に接続され、ソースが前記電圧電流変換回路の電源端子に接続されるデプレッション型MOSトランジスタで構成され、
    前記電圧電流変換回路は、アンプと出力トランジスタを備え、
    前記出力トランジスタは、バックゲートとソースが抵抗を介して前記基準電圧回路の出力端子に接続される
    ことを特徴とする基準電圧回路。
JP2012065977A 2012-03-22 2012-03-22 基準電圧回路 Active JP5946304B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012065977A JP5946304B2 (ja) 2012-03-22 2012-03-22 基準電圧回路
US13/784,139 US8829885B2 (en) 2012-03-22 2013-03-04 Voltage reference circuit
TW102108053A TWI554861B (zh) 2012-03-22 2013-03-07 Reference voltage circuit
KR1020130030763A KR101934598B1 (ko) 2012-03-22 2013-03-22 기준 전압 회로
CN201310093078.8A CN103324232B (zh) 2012-03-22 2013-03-22 基准电压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012065977A JP5946304B2 (ja) 2012-03-22 2012-03-22 基準電圧回路

Publications (2)

Publication Number Publication Date
JP2013196621A JP2013196621A (ja) 2013-09-30
JP5946304B2 true JP5946304B2 (ja) 2016-07-06

Family

ID=49193036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012065977A Active JP5946304B2 (ja) 2012-03-22 2012-03-22 基準電圧回路

Country Status (5)

Country Link
US (1) US8829885B2 (ja)
JP (1) JP5946304B2 (ja)
KR (1) KR101934598B1 (ja)
CN (1) CN103324232B (ja)
TW (1) TWI554861B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568928B2 (en) * 2013-09-24 2017-02-14 Semiconductor Components Indutries, Llc Compensated voltage reference generation circuit and method
TWI521326B (zh) * 2013-12-27 2016-02-11 慧榮科技股份有限公司 帶隙參考電壓產生電路
TWI559115B (zh) * 2014-12-05 2016-11-21 Nat Applied Res Laboratories Energy gap reference circuit
CN105867499B (zh) * 2016-04-22 2017-10-10 福州福大海矽微电子有限公司 一种实现基准电压源低压高精度的电路及方法
JP6797849B2 (ja) * 2018-01-26 2020-12-09 株式会社東芝 電圧電流変換回路
JP7297549B2 (ja) * 2019-06-21 2023-06-26 エイブリック株式会社 電圧電流変換回路、及び充放電制御装置
CN116088624A (zh) * 2023-02-06 2023-05-09 重庆邮电大学 一种用于电源管理芯片的高psrr基准参考电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633165A (en) * 1984-08-15 1986-12-30 Precision Monolithics, Inc. Temperature compensated voltage reference
JPS6266708A (ja) * 1985-09-18 1987-03-26 Nec Corp 演算増幅器
JP4822431B2 (ja) * 2005-09-07 2011-11-24 ルネサスエレクトロニクス株式会社 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
US7994848B2 (en) * 2006-03-07 2011-08-09 Cypress Semiconductor Corporation Low power voltage reference circuit
JP4946572B2 (ja) * 2007-03-30 2012-06-06 株式会社日立製作所 半導体集積回路装置
US7598799B2 (en) * 2007-12-21 2009-10-06 Analog Devices, Inc. Bandgap voltage reference circuit
JP5315988B2 (ja) * 2008-12-26 2013-10-16 株式会社リコー Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路
US8106707B2 (en) 2009-05-29 2012-01-31 Broadcom Corporation Curvature compensated bandgap voltage reference
JP5558964B2 (ja) * 2009-09-30 2014-07-23 セイコーインスツル株式会社 ボルテージレギュレータ
US8536854B2 (en) * 2010-09-30 2013-09-17 Cirrus Logic, Inc. Supply invariant bandgap reference system
JP2011211444A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc 内部電源電圧生成回路
JP6056571B2 (ja) 2013-03-13 2017-01-11 シンフォニアテクノロジー株式会社 リニアモータ

Also Published As

Publication number Publication date
JP2013196621A (ja) 2013-09-30
TW201401013A (zh) 2014-01-01
CN103324232B (zh) 2016-07-06
CN103324232A (zh) 2013-09-25
KR101934598B1 (ko) 2019-01-02
KR20130108174A (ko) 2013-10-02
TWI554861B (zh) 2016-10-21
US8829885B2 (en) 2014-09-09
US20130249525A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5946304B2 (ja) 基準電圧回路
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
US9024678B2 (en) Current sensing circuit arrangement for output voltage regulation
JP6061589B2 (ja) 基準電圧回路
CN101183273A (zh) 一种带隙基准源产生装置
JP2006262348A (ja) 半導体回路
JP2020030737A (ja) 定電圧回路
JP2012108834A (ja) 電流制限回路及び電源回路
JP2019133569A (ja) 補正電流出力回路及び補正機能付き基準電圧回路
JP5544105B2 (ja) レギュレータ回路
JP6165929B2 (ja) 電源回路
JP2010086056A (ja) 定電流回路
JP6956619B2 (ja) 電流生成回路
JP5712624B2 (ja) 基準電圧回路
JP5849585B2 (ja) 過電流検出回路
JP2012079254A (ja) 基準電圧発生回路
JP2017093126A (ja) 過熱検出回路、過熱保護回路、及び半導体装置
JP2016057962A (ja) 基準電圧回路及び電源回路
WO2021111994A1 (ja) 基準電圧生成回路
US9413297B2 (en) Constant transconductance bias circuit
CN101359232B (zh) 电流产生电路
JP2009230373A (ja) 定電流回路
JP2021012567A (ja) 定電圧回路
JP2017168996A (ja) バイアス回路、ab級アンプ及びバイアス電圧生成方法
JP2013029963A (ja) 定電圧出力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160531

R150 Certificate of patent or registration of utility model

Ref document number: 5946304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250