TWI559115B

TWI559115B - Energy gap reference circuit

Info

Publication number: TWI559115B
Application number: TW103142274A
Authority: TW
Inventors: Yu-Shao Xiao
Original assignee: Nat Applied Res Laboratories
Priority date: 2014-12-05
Filing date: 2014-12-05
Publication date: 2016-11-21
Also published as: TW201621509A

Description

能隙參考電路

【0001】

本發明係關於一種能隙參考電路，尤指一種可以產生低電壓準位之能隙參考電路。

【0002】

能隙參考電路（Bandgap reference circuit）具有穩定性好的特點，其對系統的工作環境（例如工作電壓、環境溫度與輸出負載）的變化不敏感，所以能隙參考電路可以為其他電路提供精確的參考電壓，因此能隙參考電路在類比積體電路和許多混合訊號積體電路中是很重要的子電路。能隙參考電路所產生的參考電壓能提供給資料轉換器和偏壓電路。一般習用能隙參考電路所產生的輸出電壓必須是1.25V，且習用能隙參考電路所需之電源至少要為1.5V以上。然而，現今最新的CMOS製程已經將電壓降到1V以下。因此，習用能隙參考電路不適合用於目前最新的CMOS製程中。

【0003】

請參閱第1圖，其為習用能隙參考電路之電路圖，其包含兩個二極體D1與D2、複數個電阻R1、R2與R3以及一運算放大器10，該些元件之連接關係如圖所示，所以於此不再詳述。運算放大器10之正輸入端的電壓V+為V_D1 ，V_D1 為二極體D1的電壓。運算放大器10之負輸入端的電壓V-被強制相等於運算放大器10之正輸入端的電壓V+而為V_D1 。跨於電阻R3之電壓降ΔV可被表示為如下：
ΔV = V_D1 - V_D2
其中，V_D2 為二極體D2的電壓。流經電阻R3之電流I可被表示為如下：
I = ΔV / R3
跨於電阻R2之電壓降V_R2 可被表示為如下：
V_R2 = I × R2
=（ΔV / R3）× R2
運算放大器10之輸出電壓V_O 可被表示為如下：
V_O = V_D1 + V_R2
= V_D1 +（R2/R3）× ΔV
其中，V_D1 為具負溫度係數的電壓，ΔV與門檻電壓V_T 成比例，而為具正溫度係數的電壓，如此藉由適當地調整R2與R3之電阻值的比例，即可控制輸出電壓V_O 不受溫度影響，而維持為固定電壓，以作為參考電壓。此習用能隙參考電路所產生之輸出電壓V_O 會落在1.25V附近。運算放大器10所接收之一電源V_DD 必須是1.5V以上。

【0004】

如同前述，在現今最新CMOS製程之低電壓需求下，許多積體電路內部之電路需要低於1V以下之參考電壓。然而，第1圖所示之習用能隙參考電路並無法產生低電壓之參考電壓，且其需要較高電壓準位之電源V_DD ，所以此習用能隙參考電路不適合用於新CMOS製程。雖然，目前有很多種型態的能隙參考電路，但大都同樣無法產生低電壓之參考電壓，且也都需要較高電壓準位之電源。目前雖然有其他型態的參考電壓產生電路可以產生1V以下的參考電壓，其是運用電阻分流方式產生參考電壓，但是此種型態的電路會有較大非線性溫度的問題，而需要補償。

【0005】

因此，本發明針對上述問題提供了一種能隙參考電路，其可產生低電壓準位的參考電壓，且不需要較高電壓準位之電源，而適用於低電壓半導體製程。如此，以解決上述習用電路的問題。

【0006】

本發明之一目的，係提供一種能隙參考電路，其可以產生低電壓準位的輸出電壓，以提供給其他電路而作為參考電壓。

【0007】

本發明之一目的，係提供一種能隙參考電路，其所需電源之電壓準位為低電壓準位，所以適用於低電壓半導體製程。

【0008】

本發明之一目的，係提供一種能隙參考電路，其藉由一輸出運算電路，而可以產生各種電壓準位的輸出電壓。

【0009】

本發明之一目的，係提供一種能隙參考電路，其電路架構為數位架構，而不需要高增益的運算放大器，以適用於新半導體製程。

【0010】

本發明揭示了一種能隙參考電路，其包含一電流產生電路、一第一雙極性接面元件、一第一阻抗元件、一第二雙極性接面元件、一第二阻抗元件、一控制電路以及一輸出運算電路。電流產生電路產生一第一電流、一第二電流與一第三電流；第一雙極性接面元件耦接於電流產生電路與一接地端之間，並耦接第一電流，第一雙極性接面元件與電流產生電路相連接之一連接端具有一第一電壓；第一阻抗元件之一第一端耦接電流產生電路而耦接第二電流，第一阻抗元件之第一端具有一第二電壓；第二雙極性接面元件耦接於第一阻抗元件之一第二端與接地端之間；第二阻抗元件之一第一端耦接第一雙極性接面元件與電流產生電路之連接端，第二阻抗元件之一第二端耦接第三電流並具有一第三電壓；控制電路控制電流產生電路；輸出運算電路接收第一電壓與第三電壓，並運算第一電壓與第三電壓，而產生一輸出電壓。此輸出電壓提供給積體電路之其他電路，而作為參考電壓。

10、40‧‧‧運算放大器
30‧‧‧輸出運算電路
310‧‧‧第一運算放大器
313、315、317、323、325、327‧‧‧開關
320‧‧‧第二運算放大器
45、47‧‧‧比較器
50‧‧‧數位電路
61‧‧‧第一數位類比轉換器
62‧‧‧第二數位類比轉換器
63‧‧‧第三數位類比轉換器
71‧‧‧第一開關
73‧‧‧第二開關
75‧‧‧第三開關
77‧‧‧第四開關
79‧‧‧偵測運算電路
AN1‧‧‧第一類比訊號
AN2‧‧‧第二類比訊號
AN3‧‧‧第三類比訊號
C1、C2、C3、C4‧‧‧電容
D1、D2‧‧‧二極體
D11‧‧‧第一雙極性接面元件
D22‧‧‧第二雙極性接面元件
DI1‧‧‧第一數位訊號
DI2‧‧‧第二數位訊號
DI3‧‧‧第三數位訊號
I‧‧‧電流
I₁‧‧‧第一電流
I₂‧‧‧第二電流
I₃‧‧‧第三電流
I_R‧‧‧參考電流
M1‧‧‧第一電流源
M2‧‧‧第二電流源
M3‧‧‧參考電流源
M4、M5‧‧‧電晶體
M6‧‧‧第三電流源
R1、R2、R3‧‧‧電阻
R11‧‧‧第一阻抗元件
R22‧‧‧第二阻抗元件
RS1‧‧‧第一偵測單元
RS2‧‧‧第二偵測單元
RS3‧‧‧第三偵測單元
SW1、SW11‧‧‧第一切換訊號
SW2、SW22‧‧‧第二切換訊號
SW3、SW33‧‧‧第三切換訊號
SW4、SW44‧‧‧第四切換訊號
SW5‧‧‧第五切換訊號
SW6‧‧‧第六切換訊號
V+、V-、V₄、V_D1、V_D11、V_D2、V_D22‧‧‧電壓
V₁‧‧‧第一電壓
V₂‧‧‧第二電壓
V₃‧‧‧第三電壓
V_COM‧‧‧比較訊號
V_COM1‧‧‧第一比較訊號
V_COM2‧‧‧第二比較訊號
V_CON‧‧‧控制訊號
V_DD‧‧‧電源
V_O‧‧‧輸出電壓
V_OUT‧‧‧輸出電壓
V_S1‧‧‧第一偵測訊號
V_S2‧‧‧第二偵測訊號
V_S3‧‧‧第三偵測訊號

【0011】

第1圖為習用能隙參考電路之電路圖；
第2圖為本發明之能隙參考電路之一實施例的電路圖；
第3A與3B圖為本發明之能隙參考電路之輸出運算電路之一實施例的電路圖；
第4圖為本發明之能隙參考電路之另一實施例的電路圖；及
第5圖為本發明之能隙參考電路之又一實施例的電路圖。

【0012】

為使　貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：

【0013】

請參閱第2圖，其為本發明之能隙參考電路之一實施例的電路圖。如圖所示，本實施例之能隙參考電路包含一電流產生電路、複數個阻抗元件R11與R22、複數個雙極性接面元件D11與D22、一輸出運算電路30以及一控制電路。於本實施例中，電流產生電路耦接一電源V_DD ，而用於產生一第一電流I₁ 、一第二電流I₂ 與一第三電流I₃ 。電流產生電路包含一第一電流源M1、一第二電流源M2與一第三電流源。第三電流源包括一參考電流源M3與一電流鏡，電流鏡包括兩電晶體M4與M5。

【0014】

第一電流源M1、第二電流源M2與參考電流源M3皆耦接電源V_DD ，而分別提供第一電流I₁ 、第二電流I₂ 與一參考電流I_R 。電流鏡之電晶體M5耦接於參考電流源M3，而接收參考電流I_R ，電流鏡之電晶體M4耦接電晶體M5，電流鏡鏡射參考電流I_R 而產生第三電流I₃ 於電晶體M4。電流鏡之電晶體M4與M5更耦接於接地端。於本發明之一實施例中，第一電流源M1、第二電流源M2與參考電流源M3是由電晶體實現。於本發明之一實施例中，電流I₁ 、I₂ 、I_R 與I₃ 之電流量的比例為2：1：1：1。

【0015】

第一雙極性接面元件D11之一第一端耦接於電流產生電路之第一電流源M1，而耦接第一電流I₁ 。第一雙極性接面元件D11之一第二端則耦接於接地端。如此，第一雙極性接面元件D11與第一電流源M1相連接之連接端會具有一第一電壓V₁ 。

【0016】

第一阻抗元件R11之一第一端耦接於第二電流源M2，而耦接第二電流I₂ 。第二雙極性接面元件D22之一第一端耦接於第一阻抗元件R11之一第二端，而第二雙極性接面元件D22之一第二端耦接於接地端。此外，第一阻抗元件R11之第一端具有一第二電壓V₂ 。於本實施例中，第一雙極性接面元件D11與第二雙極性接面元件D22為一二極體。然而，第一雙極性接面元件D11與第二雙極性接面元件D22也可為一雙極性接面電晶體（Bipolar Junction Transistor，BJT）。第一雙極性接面元件D11與第二雙極性接面元件D22之面積的比例為N：1，N為大於1。

【0017】

第二阻抗元件R22之一第一端耦接於第一雙極性接面元件D11與第一電流源M1之連接端，第二阻抗元件R22之一第二端耦接第三電流源之電晶體M4，而耦接第三電流I₃ ，第二阻抗元件R22之第二端具有一第三電壓V₃ 。於本發明之一實施例中，第一阻抗元件R11與第二阻抗元件R22為電阻器。

【0018】

於本實施例中，一運算放大器40作為控制電路，用於控制電流產生電路，以控制第一電流I₁ 、第二電流I₂ 與第三電流I₃ 之電流量。運算放大器40之一負輸入端耦接第一雙極性接面元件D11與第一電流源M1之連接端，而接收第一電壓V₁ 。運算放大器40之一正輸入端則耦接第一阻抗元件R11之第一端，而接收第二電壓V₂ 。運算放大器40比較第一電壓V₁ 與第二電壓V₂ ，而產生一控制訊號V_CON ，以控制第一電流源M1、第二電流源M2與第三電流源之參考電流源M3，以控制第一電流I₁ 、第二電流I₂ 、參考電流I_R 與第三電流I₃ 之電流量。輸出運算電路30耦接第一雙極性接面元件D11與第一電流源M1之連接端以及第二阻抗元件R22之第二端，以接收第一電壓V₁ 與第三電壓V₃ ，並運算第一電壓V₁ 與第三電壓V₃ ，而產生一輸出電壓V_OUT 。

【0019】

於本實施例之電路架構下，運算放大器40會調整第一電流源M1與第二電流源M2，迫使第二電壓V₂ 相等於第一電壓V₁ 。第一電壓V₁ 為第一雙極性接面元件D11之電壓V_D11 。於本實施例中，第一雙極性接面元件D11為二極體，所以第一電壓V₁ 為二極體之電壓V_D11 ，第一電壓V₁ 具有一負溫度係數，其即表示第一電壓V₁ 會隨溫度上升而下降。若第一雙極性接面元件D11為雙極性接面電晶體時，第一電壓V₁ 為雙極性接面電晶體之基極-射極電壓V_BE 。

【0020】

由於第二電壓V₂ 相等於第一電壓V₁ ，所以跨於第一阻抗元件R11之電壓降ΔVd可被表示為如下：
ΔVd = V₂ - V_D22
= V_D11 - V_D22
其中，V_D22 為第二雙極性接面元件D22的電壓。於本實施例中，其為二極體電壓。若第二雙極性接面元件D22為雙極性接面電晶體時，V_D22 為雙極性接面電晶體之基極-射極電壓V_BE 。ΔVd會與門檻電壓V_T 成比例，而門檻電壓V_T 具有正溫度係數，其即表示跨於第一阻抗元件R11之電壓降ΔVd會隨溫度上升而上升。

【0021】

流經第一阻抗元件R11之第二電流I₂ 可被表示為如下：
I₂ = ΔVd / R11
由於參考電流I_R 相等於第二電流I₂ ，且第三電流I₃ 相等於參考電流I_R ，所以第三電流I₃ 可被表示為如下：
I₃ = I_R = I₂ = ΔVd / R11

【0022】

跨於第二阻抗元件R22之電壓降V_R22 可被表示為如下：
V_R22 = I₃ × R22
=（ΔVd / R11）× R22
= ΔVd × （R22/ R11）

【0023】

由於ΔVd具有正溫度係數，所以跨於第二阻抗元件R22之電壓降V_R22 即具有正溫度係數。如此，具有正溫度係數的電壓降V_R22 可用於補償具有負溫度係數的第一電壓V₁ ，所以第一電壓V₁ 與跨於第二阻抗元件R22之電壓降V_R22 可以用來產生不隨溫度變化之輸出電壓V_OUT ，此輸出電壓V_OUT 即可提供給其他電路作為參考電壓。輸出電壓V_OUT 可被表示為如下：
V_OUT = V₁ + V_R22
= V₁ + ΔVd ×（R22/ R11）
由上述方程式可知，第二阻抗元件R22之電阻值與第一阻抗元件R11之電阻值的比值用於做為補償比例，所以第一阻抗元件R11與第二阻抗元件R22用於作為調整溫度補償係數。由上述方程式可知，第二阻抗元件R22之電阻值大於第一阻抗元件R11之電阻值。

【0024】

如第2圖所示，跨於第二阻抗元件R22之兩端的電壓降V_R22 為第一電壓V₁ 與第三電壓V₃ 之電壓差。因此，輸出電壓V_OUT 可被表示為如下：
V_OUT = V₁ + V_R22
= V₁ +（V₁ - V₃ ）
= 2V₁ - V₃
基於上述方程式，輸出運算電路30運算第一電壓V₁ 與第三電壓V₃ 而產生輸出電壓V_OUT 。於本發明之一實施例中，第一電壓V₁ 約為0.7V，而上述方程式所示之輸出電壓V_OUT （2V₁ - V₃ ）約為1.25V，此僅為本發明之一實施例，本發明並不以此為限。此外，輸出運算電路30基於上述方程式與一比例因子K下，即可產生各種電壓準位之輸出電壓V_OUT 。輸出電壓V_OUT 可進一步被表示為如下：
V_OUT =（V₁ +（V₁ - V₃ ））/ K
=（2V₁ - V₃ ）/ K
其中，比例因子K為大於0的正數。由上述方程式可知，本發明之輸出電壓V_OUT 與跨於第二阻抗元件R22之兩端的電壓降（V₁ - V₃ ）和第一電壓V₁ 的總合成比例。如此，本發明之能隙參考電路可以產生低於1V以下之輸出電壓。

【0025】

由上述可知，本發明之能隙參考電路可產生電壓準位低於1V的輸出電壓V_OUT ，且更可藉由設計輸出運算電路30之運算式，而產生各種電壓準位之輸出電壓V_OUT 。再者，由於第一電壓V₁ 與第二電壓V₂ 之電壓準位約為0.7V，因此本發明之能隙參考電路僅需要約0.9V之電源V_DD 。綜上可知，本發明之能隙參考電路適用於低電壓半導體製程。

【0026】

請參閱第3A與3B圖，其為本發明之能隙參考電路之輸出運算電路30之一實施例的電路圖。本實施例之輸出運算電路30是切換電容運算電路。如圖所示，本實施例之輸出運算電路30包含兩個切換電容運算單元，本實施例是以下列方程式為例進行說明
V_OUT =（2V₁ - V₃ ）/ 2
= V₁ -（V₃ / 2）

【0027】

第一切換電容運算單元包含一第一運算放大器310、複數個電容C1與C2以及複數個開關313、315與317。開關313之一第一端耦接電容C1之一第一端，開關313之一第二端耦接第二阻抗元件R22（如第2圖所示）之第二端，而耦接第三電壓V₃ ，開關313之一第三端耦接於接地端，開關313受控於一第一切換訊號SW1。開關315之一第一端耦接電容C1之一第二端，開關315之一第二端耦接於第一運算放大器310之一負輸入端，開關315之一第三端耦接於接地端，開關315受控於一第二切換訊號SW2。第一運算放大器310之一正輸入端耦接於接地端。電容C2耦接於第一運算放大器310之負輸入端與第一運算放大器310之一輸出端之間。開關317之兩端耦接於電容C2之兩端，開關317受控於一第三切換訊號SW3。於本實施例中，電容C2之電容值為電容C1之電容值的兩倍。

【0028】

第二切換電容運算單元包含一第二運算放大器320、複數個電容C3與C4以及複數個開關323、325與327。開關323之一第一端耦接電容C3之一第一端，開關323之一第二端耦接第一雙極性接面元件D11之第一端（如第2圖所示），而耦接第一電壓V₁ ，開關323之一第三端耦接於第一運算放大器310之輸出端與電容C2，開關323受控於一第四切換訊號SW4。開關325之一第一端耦接電容C3之一第二端，開關325之一第二端耦接於第二運算放大器320之一負輸入端，開關325之一第三端耦接於接地端，開關325受控於一第五切換訊號SW5。第二運算放大器320之一正輸入端耦接於接地端。

【0029】

電容C4耦接於第二運算放大器320之負輸入端與第二運算放大器320之一輸出端之間。開關327之兩端耦接於電容C4之兩端，開關327受控於一第六切換訊號SW6。於本實施例中，電容C4之電容值等於電容C3之電容值。於本發明之一實施例中，該些切換訊號SW1~SW6產生於數位電路50（如第4圖所示），或者是由積體電路之任一電路所產生，其為本發明所屬領域之公知技術，所以於此不再詳述。

【0030】

如第3A圖所示，開關313受控於第一切換訊號SW1，而導通於第二阻抗元件R22之第二端（如第2圖所示）與電容C1之第一端之間，以傳送第三電壓V₃ 至電容C1。開關315受控於第二切換訊號SW2，而導通於電容C1之第二端與接地端之間。如此，第三電壓V₃ 會對電容C1充電，即第三電壓V₃ 被取樣於電容C1。此外，開關317受控於第三切換訊號SW3而導通，以驅使電容C2放電，而重置電容C2。如同上述，開關323受控於第四切換訊號SW4，而導通於第一雙極性接面元件D11之第一端（如第2圖所示）與電容C3之第一端之間，以傳送第一電壓V₁ 至電容C3。開關325受控於第五切換訊號SW5，而導通於電容C3之第二端與接地端之間。如此，第一電壓V₁ 被取樣於電容C3。此外，開關327受控於第六切換訊號SW6而導通，以驅使電容C4放電，而重置電容C4。

【0031】

接續，如第3B圖所示，開關313被切換而導通於接地端與電容C1之第一端之間。開關315被切換而導通於電容C1之第二端與第一運算放大器310之負輸入端之間。開關317受控於第三切換訊號SW3而截止。如此，儲存於電容C1之電荷會轉移至電容C2，即積分被取樣之第三電壓V₃ 。於本實施例中，由於電容C2之電容值為電容C1之電容值的兩倍，所以積分被取樣之第三電壓V₃ 所得之電壓值為第三電壓V₃ 的一半（V₃ /2）。

【0032】

復參閱第3B圖，開關323被切換而導通於第一運算放大器310之輸出端與電容C3之第一端之間。開關325被切換而導通於電容C3之第二端與第二運算放大器320之負輸入端之間。開關327受控於第六切換訊號SW6而截止。如此，第一運算放大器310之輸出電壓（V₃ /2）與第一電壓V₁ （被取樣於電容C3）之間的電壓差（V₁ -（V₃ / 2））會被積分。於本實施例中，由於電容C4之電容值相等於電容C3之電容值，所以第二運算放大器320之輸出電壓V_OUT 為第一運算放大器310之輸出電壓（V₃ /2）與第一電壓V₁ 之間的電壓差。

【0033】

請參閱第4圖，其為本發明之能隙參考電路之另一實施例的電路圖。本實施例與前一實施例（如第2圖所示）之差異在於本實施例之控制電路包含一比較器45、一數位電路50、一數位類比轉換電路，而不需要運算放大器40。本實施例之數位類比轉換電路包含複數個數位類比轉換器（DAC）61、62與63。本實施例之能隙參考電路的架構是數位架構，不需要高增益的運算放大器，因而適用於新半導體製程。此外，本實施例更包含一第三電流源M6，而不需要第2圖所示之參考電流源M3與電流鏡（電晶體M4與M5）。第三電流源M6耦接於第二阻抗元件R22之第二端與接地端之間，並提供第三電流I₃ 。於本發明之一實施例中，第三電流源M6是由電晶體實現。

【0034】

如第4圖所示，比較器45之一負輸入端耦接第一雙極性接面元件D11與第一電流源M1之連接端，而接收第一電壓V₁ 。比較器45之一正輸入端則耦接第一阻抗元件R11之第一端，而接收第二電壓V₂ 。比較器45比較第一電壓V₁ 與第二電壓V₂ ，而產生一比較訊號V_COM 。數位電路50耦接比較器45之一輸出端，以接收比較訊號V_COM 。數位電路50依據比較訊號V_COM 產生複數個數位訊號DI1、DI2與DI3。第一數位類比轉換器61、第二數位類比轉換器62與第三數位類比轉換器63耦接數位電路50，並轉換該些數位訊號DI1、DI2與DI3為類比訊號AN1、AN2與AN3。

【0035】

該些數位類比轉換器61、62與63更分別耦接第一電流源M1、第二電流源M2與第三電流源M6，以藉由第一類比訊號AN1、第二類比訊號AN2與第三類比訊號AN3分別控制該些電流源M1、M2與M6，而控制該些電流I₁ 、I₂ 與I₃ 的電流量。於本發明之一實施例中，數位電路50可為一微處理器，但不侷限數位電路50僅可為微處理器。本實施例之其餘電路相同於前一實施例的電路，所以於此不再詳述，且該些電流I₁ 、I₂ 、I₃ 之電流量的比例則同樣保持為2：1：1。

【0036】

請參閱第5圖，其為本發明之能隙參考電路之又一實施例的電路圖。本實施例之控制電路更包含一偵測電路，其耦接於電流產生電路之該些電流源M1、M2與M6，而偵測該些電流I₁ 、I₂ 與I₃ ，且依據該些電流I₁ 、I₂ 與I₃ 產生一第一偵測訊號V_S1 、一第二偵測訊號V_S2 與一第三偵測訊號V_S3 。該些偵測訊號V_S1 、V_S2 與V_S3 提供給一比較電路。於本實施例中，比較電路包含一比較器47。比較器47比較第一偵測訊號V_S1 與第二偵測訊號V_S2 ，而產生一第一比較訊號V_COM1 。此外，比較器47比較第二偵測訊號V_S2 與第三偵測訊號V_S3 ，而產生一第二比較訊號V_COM2 。數位電路50接收第一比較訊號V_COM1 與第二比較訊號V_COM2 ，並依據第一比較訊號V_COM1 與第二比較訊號V_COM2 產生複數個數位訊號DI1、DI2與DI3。該些數位類比轉換器61、62與63轉換該些數位訊號DI1、DI2與DI3為類比訊號AN1、AN2與AN3，以控制該些電流源M1、M2與M6，進而控制該些電流I₁ 、I₂ 與I₃ 的電流量。

【0037】

本實施例之偵測電路包含一第一偵測單元RS1、一第二偵測單元RS2、一第三偵測單元RS3、一第一開關71、一第二開關73、一第三開關75與一偵測運算電路79。於本發明之一實施例中，該些偵測單元RS1、RS2與RS3為電阻。第一開關71之一第一端耦接於第一電流源M1，第一開關71之一第二端耦接於第一偵測單元RS1之一第一端，第一偵測單元RS1之一第二端耦接於接地端，第一開關71之一第三端耦接於第一雙極性接面元件D11之第一端。第一開關71受控於一第一切換訊號SW11，當第一切換訊號SW11控制第一開關71導通於第一電流源M1與第一偵測單元RS1之間時，第一電流I₁ 流經第一開關71與第一偵測單元RS1，如此第一偵測單元RS1即會依據第一電流I₁ 產生第一偵測訊號V_S1 。

【0038】

第二開關73之一第一端耦接於第二電流源M2，第二開關73之一第二端耦接於第二偵測單元RS2之一第一端，第二偵測單元RS2之一第二端耦接於接地端，第二開關73之一第三端耦接於第一阻抗元件R11之第一端。第二開關73受控於一第二切換訊號SW22，當第二切換訊號SW22控制第二開關73導通於第二電流源M2與第二偵測單元RS2之間時，第二電流I₂ 流經第二開關73與第二偵測單元RS2，如此第二偵測單元RS2即會依據第二電流I₂ 產生第二偵測訊號V_S2 。

【0039】

第三開關75之一第一端耦接於第三電流源M6，第三開關75之一第二端耦接於第三偵測單元RS3之一第二端，第三偵測單元RS3之一第一端耦接於電源V_DD ，電源V_DD 用於提供一電壓於第三偵測單元RS3，第三開關75之一第三端耦接於第二阻抗元件R22之第二端。第三開關75受控於一第三切換訊號SW33，當第三切換訊號SW33控制第三開關75導通於第三電流源M6與第三偵測單元RS3之間時，第三電流I₃ 流經第三偵測單元RS3，如此第三偵測單元RS3即會依據第三電流I₃ 產生第三偵測訊號V_S3 。第三偵測訊號V_S3 即是跨於第三偵測單元RS3之兩端的電壓降，所以第三偵測訊號V_S3 可表示為如下：
V_S3 =（V_DD - V₄ ）
其中，V₄ 為第三偵測單元RS3之第二端的電壓。偵測運算電路79接收電源V_DD 與電壓V₄ ，並依據上述方程式運算電源V_DD 與電壓V₄ 而輸出第三偵測訊號V_S3 。偵測運算電路79之詳細電路相似於第3A圖之輸出運算電路30。

【0040】

比較器47之一正輸入端耦接第二偵測單元RS2之第一端，而接收第二偵測訊號V_S2 。比較器47之一負輸入端耦接一第四開關77之一第一端，第四開關77之一第二端耦接第一偵測單元RS1之第一端，而接收第一偵測訊號V_S1 ，第四開關77之一第三端耦接偵測運算電路79之一輸出端，而接收第三偵測訊號V_S3 。第四開關77受控於一第四切換訊號SW44。於本發明之一實施例中，該些切換訊號SW11、SW22、SW33與SW44產生於數位電路50，或者是由積體電路之任一電路所產生，其為本發明所屬領域之公知技術，所以於此不再詳述。

【0041】

本實施例之能隙參考電路調整該些電流I₁ 、I₂ 與I₃ 之電流量的方式如下說明，其讓該些電流I₁ 、I₂ 與I₃ 之電流量的比例為2：1：1。本實施例之該些偵測單元RS1、RS2與RS3之電阻值比為1：2：2。第一切換訊號SW11控制第一開關71導通於第一電流源M1與第一偵測單元RS1之間，以產生第一偵測訊號V_S1 。第二切換訊號SW22控制第二開關73導通於第二電流源M2與第二偵測單元RS2之間，以產生第二偵測訊號V_S2 。第四切換訊號SW44控制第四開關77導通於比較器47之負輸入端與第一偵測單元RS1之第一端之間。

【0042】

比較器47即會接收第一偵測訊號V_S1 與第二偵測訊號V_S2 並進行比較，而產生第一比較訊號V_COM1 。數位電路50即會取樣第一比較訊號V_COM1 ，而依據第一比較訊號V_COM1 產生第一數位訊號DI1與第二數位訊號DI2。數位類比轉換器61與62分別轉換第一數位訊號DI1與第二數位訊號DI2為第一類比訊號AN1與第二類比訊號AN2，以控制第一電流源M1與第二電流源M2，而調整電流I₁ 與I₂ 。數位電路50會持續調整電流I₁ 與I₂ 直至第一偵測訊號V_S1 等於第二偵測訊號V_S2 ，如此即表示電流I₁ 與I₂ 之電流量的比例為2：1。

【0043】

接續，第三切換訊號SW33控制第三開關75導通於第三電流源M6與第三偵測單元RS3之間。偵測運算電路79運算電源V_DD 之電壓與電壓V₄ 而輸出第三偵測訊號V_S3 。此外，第四切換訊號SW44控制第四開關77導通於比較器47之負輸入端與偵測運算單元79之輸出端之間，以接收第三偵測訊號V_S3 。比較器47接收第三偵測訊號V_S3 與第二偵測訊號V_S2 並進行比較，而產生第二比較訊號V_COM2 。數位電路50即會取樣第二比較訊號V_COM2 ，以產生第二數位訊號DI2與第三數位訊號DI3。數位類比轉換器62與63分別轉換第二數位訊號DI2與第三數位訊號DI3為第二類比訊號AN2與第三類比訊號AN3，以控制第二電流源M2與第三電流源M6，而調整電流I₂ 與I₃ 。數位電路50會持續調整電流I₂ 與I₃ 直至第二偵測訊號V_S2 等於第三偵測訊號V_S3 ，如此即表示電流I₂ 與I₃ 之電流量的比例為1：1。

【0044】

由上述可知，數位電路50先調整電流I₁ 與I₂ ，之後再調整電流I₂ 與I₃ 。由於電流I₂ 可能會再被調整，所以電流I₁ 與I₂ 的比例可能並非為2：1。因此，偵測電路會再重新偵測電流I₁ 與I₂ ，而數位電路50會再重新調整電流I₁ 與I₂ ，並再接續調整電流I₂ 與I₃ 。本實施例之數位電路50會一直反覆進行調整運作，而慢慢收斂該些電流I₁ 、I₂ 與I₃ ，直至該些電流I₁ 、I₂ 與I₃ 之比例為2：1：1。數位電路50完成調整該些電流I₁ 、I₂ 與I₃ 後，第一開關71被切換而導通於第一電流源M1與第一雙極性接面元件D11之間，第二開關73被切換而導通於第二電流源M2與第一阻抗元件R11之間，第三開關75被切換而導通於第三電流源M3與第二阻抗元件R22之間，以產生輸出電壓V_OUT 。

【0045】

於本發明之另一實施例中，比較電路包含兩個比較器（圖未示），第一比較器接收第一偵測訊號V_S1 與第二偵測訊號V_S2 並進行比較，而產生第一比較訊號V_COM1 。第二比較器接收第二偵測訊號V_S2 與第三偵測訊號V_S3 並進行比較，而產生第二比較訊號V_COM2 。如此，即不需要第四開關77。上述之偵測電路與調整方式僅為本發明之一實施例，並非限制本發明僅能運用上述之偵測電路與調整方式調整該些電流I₁ 、I₂ 與I₃ 。

【0046】

綜上所述，本發明之能隙參考電路運用輸出運算電路可產生任何電壓準位的輸出電壓，尤其是低電壓準位的輸出電壓，例如電壓準位是1V以下。再者，本發明之能隙參考電路所需電源之電壓準位為低，所以本發明之能隙參考電路適合用於低電壓半導體製程。此外，本發明之能隙參考電路可數位化，而可不需要高增益的運算放大器，而適合用於新半導體製程。

【0047】

惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

【0048】

本發明係實為一具有新穎性、進步性及可供產業利用者，應符合我國專利法所規定之專利申請要件無疑，爰依法提出發明專利申請，祈　鈞局早日賜准專利，至感為禱。

30‧‧‧輸出運算電路

40‧‧‧運算放大器

D11‧‧‧第一雙極性接面元件

D22‧‧‧第二雙極性接面元件

I₁‧‧‧第一電流

I₂‧‧‧第二電流

I₃‧‧‧第三電流

I_R‧‧‧參考電流

M1‧‧‧第一電流源

M2‧‧‧第二電流源

M3‧‧‧參考電流源

M4‧‧‧電晶體

M5‧‧‧電晶體

R11‧‧‧第一阻抗元件

R22‧‧‧第二阻抗元件

V₁‧‧‧第一電壓

V₂‧‧‧第二電壓

V₃‧‧‧第三電壓

V_CON‧‧‧控制訊號

V_D11‧‧‧電壓

V_D22‧‧‧電壓

V_DD‧‧‧電源

V_OUT‧‧‧輸出電壓

Claims

【第1項】

一種能隙參考電路，其包含：
一電流產生電路，產生一第一電流、一第二電流與一第三電流；
一第一雙極性接面元件，耦接於該電流產生電路與一接地端之間，並耦接該第一電流，該第一雙極性接面元件與該電流產生電路相連接之一連接端具有一第一電壓；
一第一阻抗元件，其一第一端耦接該電流產生電路而耦接該第二電流，該第一阻抗元件之該第一端具有一第二電壓；
一第二雙極性接面元件，耦接於該第一阻抗元件之一第二端與該接地端之間；
一第二阻抗元件，其一第一端耦接該第一雙極性接面元件與該電流產生電路之該連接端，該第二阻抗元件之一第二端耦接該第三電流並具有一第三電壓；
一控制電路，控制該電流產生電路；以及
一輸出運算電路，接收該第一電壓與該第三電壓，並運算該第一電壓與該第三電壓，而產生一輸出電壓。
【第2項】

如申請專利範圍第1項所述之能隙參考電路，其中該電流產生電路包含：
一第一電流源，提供該第一電流；
一第二電流源，提供該第二電流；以及
一第三電流源，耦接於該第二阻抗元件之該第二端與該接地端之間，並提供該第三電流。
【第3項】

如申請專利範圍第2項所述之能隙參考電路，其中該第三電流源包含：
一參考電流源，提供一參考電流；以及
一電流鏡，耦接該參考電流源、該第二阻抗元件之該第二端與該接地端，並依據該參考電流提供該第三電流。
【第4項】

如申請專利範圍第1項所述之能隙參考電路，其中該控制電路包含：
一運算放大器，比較該第一電壓與該第二電壓，而產生一控制訊號，以控制該電流產生電路，而控制該第一電流、該第二電流與該第三電流的電流量。
【第5項】

如申請專利範圍第1項所述之能隙參考電路，其中該控制電路包含：
一比較器，依據該第一電壓與該第二電壓產生一比較訊號；
一數位電路，耦接該比較器，並依據該比較訊號產生複數個數位訊號；以及
一數位類比轉換電路，耦接該數位電路與該電流產生電路，並轉換該些數位訊號為複數個類比訊號，該些類比訊號控制該電流產生電路，而控制該第一電流、該第二電流與該第三電流的電流量。
【第6項】

如申請專利範圍第5項所述之能隙參考電路，其中該些數位訊號包含一第一數位訊號、一第二數位訊號與一第三數位訊號，該些類比訊號包含一第一類比訊號、一第二類比訊號與一第三類比訊號，該數位類比轉換電路包含：
一第一數位類比轉換器，耦接該數位電路，並轉換該第一數位訊號為該第一類比訊號；
一第二數位類比轉換器，耦接該數位電路，並轉換該第二數位訊號為該第二類比訊號；
一第三數位類比轉換器，耦接該數位電路，並轉換該第三數位訊號為該第三類比訊號；
該電流產生電路包含：
一第一電流源，提供該第一電流，且受控於該第一類比訊號；
一第二電流源，提供該第二電流，且受控於該第二類比訊號；以及
一第三電流源，耦接於該第二阻抗元件之該第二端與該接地端之間，並提供該第三電流，且受控於該第三類比訊號。
【第7項】

如申請專利範圍第1項所述之能隙參考電路，其中該控制電路包含：
一偵測電路，耦接該電流產生電路，而偵測該第一電流、該第二電流與該第三電流，且依據該第一電流、該第二電流與該第三電流產生一第一偵測訊號、一第二偵測訊號與一第三偵測訊號；
一比較電路，比較該第一偵測訊號與該第二偵測訊號，而產生一第一比較訊號，以及比較該第二偵測訊號與該第三偵測訊號，而產生一第二比較訊號；
一數位電路，耦接該比較電路，並依據該第一比較訊號與該第二比較訊號產生複數個數位訊號；以及
一數位類比轉換電路，耦接該數位電路與該電流產生電路，並轉換該些數位訊號為複數個類比訊號，該些類比訊號控制該電流產生電路，而控制該第一電流、該第二電流與該第三電流的電流量。
【第8項】

如申請專利範圍第7項所述之能隙參考電路，其中該偵測電路包含：
一第一偵測單元，耦接於該電流產生電路與該接地端之間，並依據該第一電流產生該第一偵測訊號；
一第一開關，耦接於該電流產生電路與該第一偵測單元之間，以及耦接於該電流產生電路與該第一雙極性接面元件之間，當該第一開關導通於該電流產生電路與該第一偵測單元之間時，該第一電流流經該第一開關與該第一偵測單元；
一第二偵測單元，耦接於該電流產生電路與該接地端之間，並依據該第二電流產生該第二偵測訊號；
一第二開關，耦接於該電流產生電路與該第二偵測單元之間，以及耦接於該電流產生電路與該第一阻抗元件之該第一端之間，當該第二開關導通於該電流產生電路與該第二偵測單元之間時，該第二電流流經該第二開關與該第二偵測單元；
一第三偵測單元，耦接於一電壓與該電流產生電路之間，並依據該第三電流產生該第三偵測訊號；以及
一第三開關，耦接於該電流產生電路與該第三偵測單元之間，以及耦接於該電流產生電路與該第二阻抗元件之該第二端之間，當該第三開關導通於該電流產生電路與該第三偵測單元之間時，該第三電流流經該第三偵測單元。
【第9項】

如申請專利範圍第8項所述之能隙參考電路，其中該偵測電路更包含：
一偵測運算電路，運算該第三偵測單元之兩端的兩電壓，而輸出該第三偵測訊號。
【第10項】

如申請專利範圍第1項所述之能隙參考電路，其中該第一電流、該第二電流與該第三電流之間的比例為2：1：1。
【第11項】

如申請專利範圍第1項所述之能隙參考電路，其中該輸出電壓與跨於該第二阻抗元件之兩端的一電壓降和該第一電壓的總合成比例。
【第12項】

如申請專利範圍第11項所述之能隙參考電路，其中該第一電壓具有一負溫度係數，跨於該第二阻抗元件之兩端的該電壓降具有一正溫度係數。
【第13項】

如申請專利範圍第1項所述之能隙參考電路，其中該第一雙極性接面元件與該第二雙極性接面元件為一雙極性接面電晶體或一二極體。
【第14項】

如申請專利範圍第1項所述之能隙參考電路，其中該第二阻抗元件之電阻值大於該第一阻抗元件之電阻值。