JP5018570B2 - 線形補正回路及びセンサ装置 - Google Patents

線形補正回路及びセンサ装置 Download PDF

Info

Publication number
JP5018570B2
JP5018570B2 JP2008059617A JP2008059617A JP5018570B2 JP 5018570 B2 JP5018570 B2 JP 5018570B2 JP 2008059617 A JP2008059617 A JP 2008059617A JP 2008059617 A JP2008059617 A JP 2008059617A JP 5018570 B2 JP5018570 B2 JP 5018570B2
Authority
JP
Japan
Prior art keywords
current
voltage
correction
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008059617A
Other languages
English (en)
Other versions
JP2009218796A (ja
Inventor
和則 西薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008059617A priority Critical patent/JP5018570B2/ja
Priority to US12/399,543 priority patent/US7990134B2/en
Publication of JP2009218796A publication Critical patent/JP2009218796A/ja
Application granted granted Critical
Publication of JP5018570B2 publication Critical patent/JP5018570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/02Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/028Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
    • G01D3/032Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure affecting incoming signal, e.g. by averaging; gating undesired signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Technology Law (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Description

本発明は、出力が入力に対して線形であることが要求されるセンサ装置に用いられる線形補正回路及びセンサ装置に関する。特に、加速度や圧力、温度といった物理量を検出するセンサ素子の出力信号に基づき、物理量に比例した電圧信号を出力するセンサ装置に適用されると有用な技術に関する。
図10は従来のセンサ装置の一例を示す。センサ素子1は、検出した物理量に応じて、例えば、抵抗値や静電容量が変化する。センサ信号電圧変換回路2は、抵抗値や静電容量といったセンサ素子1の出力信号を電圧に変換する。アンプ3は、センサ信号電圧変換回路2で得られる電圧を増幅する。アンプ3は通常、ゲイン調整やオフセット調整の機能を有する。出力バッファアンプ8は、アンプ3の出力電圧を入力されて、電圧信号VOUTを出力する。このような構成により、センサ素子1が検出した物理量に応じた電圧信号VOUTが出力される。
図11は、図10に示される従来のセンサ装置の出力特性の一例を示す。横軸はセンサ素子1に入力される物理量であり、例えば、加速度や圧力、温度などである。縦軸は出力電圧信号VOUT[V]である。入力が0、すなわち、基準となるニュートラルな物理量であるときの電圧信号VOUTが、出力範囲の中心電圧V0となるように調整される。入力が0を中心に増減するのに応じて、電圧信号VOUTも中心電圧V0を中心に出力範囲0〜5[V]の間で増減する。
一般にこの種のセンサ装置では、入力される物理量に対して出力が線形であることが要求される。しかし、図10に示される従来のセンサ装置においては、センサ素子1自体の特性やばらつきなどにより、入力される物理量と出力される電圧信号VOUTとが図11のように線形でない場合がある。
理想特性のように線形な出力が要求されるセンサ装置において、電圧信号VOUTが示す電圧出力の理想特性からのずれが大きいと、センサ装置の測定精度が悪くなり問題である。
本発明は上記の課題に鑑み提案されたものである。本発明は、センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置において、電圧信号の出力特性が線形になるように補正して測定精度を向上することが可能な線形補正回路及びセンサ装置を提供することを目的とする。
上述された課題を解決し目的を達成するべく、本発明に係る線形補正回路は、センサ素子の出力信号が電圧変換されて得られる電圧を電流に変換する電圧電流変換手段と、電圧電流変換手段の出力電流に基づき補正電流を合成する補正電流合成手段と、補正電流合成手段が出力する補正電流から補正量を決定する電流を調整する電流量調整手段と、電流量調整手段で得られる補正量決定電流により電圧信号の出力特性が線形になるように補正する補正電圧を生成する補正電圧生成手段とを備え、補正電圧生成手段は、入力部が電流量調整手段の出力部と接続されるカレントミラー回路と、補正量決定電流の向きを切り替えるスイッチとを備える電流反転回路と、補正量決定電流を補正電圧に変換する電流電圧変換手段とを備える。
また、本発明に係るセンサ装置は、センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置であって、電圧信号の出力特性が線形になるように補正を行なう請求項1ないし6の少なくとも何れか1項に記載の線形補正回路を備えるセンサ装置において、センサ素子の出力信号を電圧変換するセンサ信号電圧変換手段と、センサ信号電圧変換手段で得られる電圧を増幅して線形補正回路が備える電圧電流変換手段に向けて出力する電圧増幅手段と、線形補正回路が備える補正電圧生成手段で得られる補正電圧により電圧増幅手段の出力電圧が補正された電圧を電圧信号として出力する出力バッファアンプとを備える。
これにより、センサ素子の出力信号に基づいて合成された補正電流から補正量を決定する電流を調整し、補正電圧を生成することができる。センサ素子の種類や特徴に応じて、補正電圧の特性を選択することができる。
本発明に係る線形補正回路及びセンサ装置によれば、センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置において、電圧信号の出力特性が線形になるように補正して測定精度を向上することが可能となる。
図1は本発明に係る線形補正回路の全体構成について、第1実施形態を示すブロック図である。なお、上述された図10と対応する構成要素については、同じ符号が付されている。図1に示される第1実施形態では、アンプ3と出力バッファアンプ8との間に線形補正回路9が配置される。
線形補正回路9は、電圧電流変換アンプであるgm4、gm調整回路10、2乗電流合成回路5、電流量調整回路6、補正電圧生成手段7を備える。センサ素子1の出力信号がセンサ信号電圧変換回路2により電圧変換され、アンプ3により電圧増幅された電圧VBがgm4に入力される。gm4はgm調整回路10により調整され、入力された電圧VBを電流に変換して2乗電流合成回路5に出力する。2乗電流合成回路5はgm4の出力電流に基づき、補正電流IAを合成し、電流量調整回路6へ出力する。電流量調整回路6では、補正電流IAがN倍に調整された補正量決定電流IBが得られる。補正電圧生成手段7は、電流ICを流す定電流源と、電流ICとは逆向きの電流−ICを流す定電流源と、抵抗RAとを備え、補正電圧を生成する。電流ICは、補正量決定電流IBと大きさが等しく、その向きを切り替えられるようにした電流である。出力バッファアンプ8は、補正電圧により電圧VBが補正された電圧VAを入力されて、電圧信号VOUTを出力する。
また、外部からの入力により、センサ信号電圧変換回路2は変換利得を調整され、アンプ3はゲイン、オフセットを調整され、2乗電流合成回路5は補正特性を選択され、電流量調整回路6は調整量Nを与えられる。
このような構成により第1実施形態では、電圧電流変換アンプであるgm4によって電圧VBと基準電圧との電位差に比例した電流が得られる。2乗電流合成回路5によって補正電流IAが合成され、電流量調整回路6によって補正量決定電流IBが調整される。補正量決定電流IBと大きさの等しい電流が抵抗RAを流れることで生成される補正電圧IB・RAにより、アンプ3の出力電圧VBが出力バッファアンプ8の入力電圧VAに補正される。
このように、センサ素子1の出力信号に基づいて合成された補正電流IAから補正量決定電流IBを調整し、補正電圧IB・RAを生成することができる。外部からの入力によって、補正電圧の特性を選択することができる。電圧信号VOUTの出力特性が線形になるように補正して測定精度の向上を図ることができる。また、図1に示されるように、電流ICと逆向きの電流−ICとを流すようにしたことで、補正量決定電流IBと大きさの等しい電流が抵抗RAにのみ流れる。その結果、入力側の電圧VBの変動を抑制する効果が得られる。
図2は電圧電流変換アンプであるgm4の具体的な構成について、一例を示す回路図である。PチャネルMOSトランジスタで構成されるトランジスタQ1、Q2は差動入力のトランジスタである。トランジスタQ1、Q2には、電圧VBと基準電圧Vrefとの差動入力電圧が入力される。トランジスタ群Q1n、Q2nは、直列に接続された複数のPチャネルMOSトランジスタで構成される。トランジスタQ1、Q2のソースはそれぞれ、電流ISを流す2つの定電流源の一方と接続されるとともに、他方とはトランジスタ群Q1n、Q2nを介して接続される。つまり、トランジスタ群Q1n、Q2nは、トランジスタQ1、Q2のソースに接続される抵抗に相当する。また、トランジスタQ1とトランジスタ群Q1nの各トランジスタとのバックゲートはトランジスタQ1のソースに、トランジスタQ2とトランジスタ群Q2nの各トランジスタとのバックゲートはトランジスタQ2のソースに、それぞれ接続される。
このような差動対で構成されることで、gm4では、電圧VBと基準電圧Vrefとの電位差に比例した変化分を持つ差動出力電流I1、I2が出力される。トランジスタQ1、Q2及びトランジスタ群Q1n、Q2nの各トランジスタが同一のサイズで構成されることにより、ゲート変調が同一になり、レイアウト上のペア性を向上することができる。従来のこの種の回路のように高抵抗を用いなくても、入力範囲が広く線形性のよい電圧電流変換アンプが実現できる。また、バックゲートを上述のように接続することで、MOSトランジスタのバックゲート依存によるしきい値電圧の上昇を抑えることができる。したがって、電源電圧VDDの低電圧化、回路の低消費電流化に対応できる。
図3は2乗電流合成回路5の具体的な構成について、一例を示す回路図である。図3において、上述された図1、2と対応する構成要素については、同じ符号が付されている。図2で説明されたように、gm4では、電圧VBと基準電圧Vrefとの差動入力電圧ΔVBが入力されて、差動出力電流I1、I2が出力される。抵抗値の等しい抵抗R1、R2が、差動出力線間に直列に接続される。NチャネルMOSトランジスタで構成されるトランジスタM1のゲートは抵抗R1とR2との間に接続され、ドレインは電流I1の流れる差動出力線に接続される。NチャネルMOSトランジスタで構成されるトランジスタM2のゲートは抵抗R1とR2との間に接続され、ドレインは電流I2の流れる差動出力線に接続される。NチャネルMOSトランジスタで構成されるトランジスタM3のゲートはトランジスタM1のドレインに接続され、トランジスタM3には電流I3が流れる。NチャネルMOSトランジスタで構成されるトランジスタM4のゲートはトランジスタM2のドレインに接続され、トランジスタM4には電流I4が流れる。NチャネルMOSトランジスタで構成されるトランジスタM5のゲートとソースとがそれぞれトランジスタM1、M2と共通に接続され、トランジスタM5には電流I5が流れる。電流合成回路51は、電流I3、I4、I5から補正電流IAを合成する。
このように構成された2乗電流合成回路5の作用を簡単に説明する。抵抗値の等しい抵抗R1、R2は、トランジスタM1、M2、M5のゲート電圧を差動出力電流I1、I2の変化によらず一定に保つ働きをする。そのため、トランジスタM1、M2、M5を流れる電流は常に一定である。差動出力電流I1、I2の変化分は抵抗R1、R2を流れる。その結果、電圧VB>基準電圧Vrefのときは、電流I3は差動入力電圧ΔVBの2次関数で記述され、電流I4は電流I5にほぼ等しくなる。電圧VB<基準電圧Vrefのときは、電流I3は電流I5にほぼ等しくなり、電流I4は差動入力電圧ΔVBの2次関数で記述される。電圧VB=基準電圧Vref、すなわち、差動入力電圧ΔVB=0のときは差動出力電流I1、I2が等しく、抵抗R1、R2に電流は流れず、電流I3、I4は電流I5に等しくなる。
トランジスタM1、M2が、また、トランジスタM3、M4、M5がそれぞれ同じサイズとされることで、より良い特性が得られる。例えば、トランジスタM1、M2はgm4の差動出力電流I1、I2を十分に流すことができるものを用い、トランジスタM3、M4、M5はトランジスタM1、M2よりサイズの小さいものを用いる。これにより、回路全体の低消費電流化を図ることができる。
図4は電流合成回路51の具体的な構成について、一例を示す回路図である。図3で説明されたように、gm4の差動出力電流I1、I2に基づき、電流I3、I4、I5が流れる。PチャネルMOSトランジスタで構成されるトランジスタQ3、Q4、Q5はカレントミラー回路である。このカレントミラー回路の入力部は、図3のトランジスタM5と接続される。出力部は、図3のトランジスタM3、M4とそれぞれスイッチS3、S4を介して接続される。また、トランジスタQ4の出力にはスイッチS5が挿入される。
このような構成により、スイッチS3、S4、S5のオンオフが切り替えられることで、電流合成回路51が合成する補正電流IAの特性を変えることができる。例えば、スイッチS3がオンとされると補正電流IA=I3−I5となり、スイッチS3、S4、S5が全てオンとされると補正電流IA=I3+I4−2・I5となる。電圧電流変換アンプであるgm4の差動出力電流I1、I2に基づき、特性が可変の補正電流IAを合成することが可能となる。
図5はgm調整回路10の具体的な構成について、一例を示す回路図である。電圧Vfは、図1において、設定された出力範囲のなかで電圧信号VOUTがフルスケール値をとるときの中心電圧V0との差(中心電圧V0からの最大振れ幅)を出力バッファアンプ8のゲインで割った値である。例えば、電圧信号VOUTの設定された出力範囲が0〜5[V]であれば、中心電圧V0は2.5[V]であり、電圧信号VOUTのフルスケール値は0[V]、5[V]である。したがって、中心電圧V0からの最大振れ幅は2.5[V]なので、ゲインが5倍の出力バッファアンプ8であれば、電圧Vfは0.5[V]ということになる。
電圧電流変換アンプであるgm11には、基準電圧Vref−電圧Vfと基準電圧Vrefとの差動入力電圧が入力される。gm11の出力電流が抵抗R3を流れることで生じる電圧が、NチャネルMOSトランジスタで構成されるトランジスタM6のゲートに入力される。トランジスタM6のドレインは抵抗R4を介して基準電圧Vrefに接続される。バッファアンプ12には、基準電圧VrefからトランジスタM6のドレイン電流I6が抵抗R4を流れることで生じる電圧I6・R4を引いたVref−I6・R4と基準電圧Vref−電圧Vfとの差動入力電圧が入力される。バッファアンプ12の出力は、gm11及びgm4にフィードバックされる。
図5に示されるgm調整回路10と、図3に示される2乗電流合成回路5とを比較すると、gm11はgm4に、抵抗R3は抵抗R1、R2に、トランジスタM6はトランジスタM3、M4に、抵抗R4は抵抗RAに、電流I6は補正電流IAに、それぞれ相当する。すなわち、gm調整回路10は、2乗電流合成回路5のいわばダミー回路と言えるものである。バッファアンプ12は差動入力電圧に対して、Vref−I6・R4=Vref−Vf、すなわち、I6・R4=Vfとなるように出力を制御する。I6・R4はIA・RA、すなわち補正量調整前の補正電圧に相当する量である。したがって、gm調整回路10と2乗電流合成回路5との間で、例えばRA/R4などの対応する要素同士の比を調整することで、補正量の最大値を調整することができる。このようなフィードバックを用いることにより、温度やプロセス条件などの影響による電流I3、I4のばらつきを小さく抑えることが可能となる。
図6は電流量調整回路6の具体的構成について、一例を示す回路図である。PチャネルMOSトランジスタで構成されるトランジスタQ6〜Q10、スイッチS7〜S10は重み付けカレントミラーD/Aコンバータである。倍率は各トランジスタの縦横比W/Lで決定される電流供給能力である。この重み付けカレントミラーD/Aコンバータは、図3の2乗電流合成回路5の出力部である電流合成回路51と接続される。NチャネルMOSトランジスタで構成されるトランジスタM7、M8からなるカレントミラー回路は、補正電流IAが重み付けカレントミラーD/AコンバータによってN倍に調整された補正量決定電流IBを出力する。
このような構成により、スイッチS7〜S10の接続が切り替えられることで、電流量調整回路6は補正量決定電流IBを調整することができる。例えば、図6のような4ビットの重み付けカレントミラーD/Aコンバータの場合は、補正電流IAを1/8倍から15/8倍まで可変にした補正量決定電流IBを調整することが可能となる。
図7を参照して、図1の第1実施形態に備えられる補正電圧生成手段7においてそれぞれ電流IC、−ICを流す2つの定電流源の具体的な構成について説明する。定電流源は、例えば、図7に示されるような電流反転回路で構成される。PチャネルMOSトランジスタで構成されるトランジスタQ11〜Q13、また、NチャネルMOSトランジスタで構成されるトランジスタM9、M10はそれぞれカレントミラー回路である。トランジスタQ11〜Q13からなるカレントミラー回路の入力部は、図6のトランジスタM8と接続される。トランジスタQ11〜Q13からなるカレントミラー回路の出力部は、連動するスイッチS1、S2と直接に、あるいは、トランジスタM9、M10からなるカレントミラー回路を介して、接続される。
このような構成により、スイッチS1、S2の接続が切り替えられることで、補正量決定電流IBと大きさが等しく、その向きを切り替えられるようにした電流IC、−ICが得られる。電流IC、−ICを図1で述べたように供給すれば、補正量決定電流IBと大きさの等しい電流が抵抗RAにのみ流れる。その結果、入力側の電圧VBの変動を抑制する効果が得られる。
図8は、図1に示される第1実施形態を適用してセンサ装置を構成した例である。図8において、図1と対応する構成要素については、同じ符号が付されている。図1で説明された構成要素については説明を省略する。センサ装置20は、補正情報を記憶するレジスタ21と、補正情報の授受を外部とレジスタ21との間で仲介するシリアルI/F22とを備える。
このような構成により、補正情報としてビット情報を与えることで、電圧信号VOUTの出力特性を補正することができる。図8に示されるセンサ装置においては、まず、オフセット調整(ゼロ点調整)が行われる。オフセット調整では、センサ素子1への入力が0、すなわち、基準となるニュートラルな物理量であるときのセンサ装置20の出力電圧信号VOUTが、出力範囲の中心電圧V0となるように調整される。この調整は、例えば、アンプ3のオフセット調整機能を用いて実行される。
次に、ゲイン調整(感度調整)が行われる。ゲイン調整では、センサ素子1に所定の物理量が加えられたときのセンサ装置20の出力電圧信号VOUTが、所定の物理量に相当する電圧となるように調整される。この調整は、例えば、アンプ3のゲイン調整機能を用いて実行される。
ゲイン調整においてセンサ素子1に加えられる所定の物理量や、合わせ込まれる電圧値については、調整の対象となるセンサ素子1の特性に応じて、設定を変えることができる。例えば、センサ素子1への入力がニュートラルな物理量0から+1されたときのセンサ装置20の出力電圧信号VOUTが、中心電圧V0+1[V]となるように調整される。例えば、センサ素子1への入力がニュートラルな物理量0から−1されたときのセンサ装置20の出力電圧信号VOUTが、中心電圧V0−1[V]となるように調整される。
オフセット調整、ゲイン調整に続いて、補正特性の選択、補正量の調整が行われる。図9を参照して、具体的に説明する。図9は補正電圧の特性を示す。外部から補正特性選択情報として3ビットの情報が与えられることで、図4で説明された電流合成回路51のスイッチS3〜S5のオンオフが切り替えられる。これにより、補正電流IAの特性が決定される。外部から調整量Nとして4ビットの情報が与えられることで、図6で説明された電流量調整回路6のスイッチS7〜S10の接続が切り替えられる。これにより、補正量決定電流IBを調整することができる。さらに、外部から1ビットの情報が与えられることで、図7で説明された電流反転回路のスイッチS1、S2の接続が切り替えられる。これにより、電流IC、−ICが得られ、補正量決定電流IBと大きさの等しい電流が抵抗RAに流れる向きを変えることができる。
このようにして、図9に示されるような補正電圧の特性が得られる。例えば、図4のスイッチS3をオンし、図7のスイッチS1、S2をIC=+IBとなるように接続するビット情報が与えられることで、図9(d)に示される特性RDが得られる。また、図4のスイッチS3をオンし、図7のスイッチS1、S2をIC=−IBとなるように接続するビット情報が与えられると、正負が変わり、図9(a)に示される特性RUが得られる。同様に、図4のスイッチS4をオンするビット情報と、図7のスイッチS1、S2に対するビット情報との組み合わせで、図9(b)、(c)に示される特性LU、LDが得られる。図4のスイッチS3〜S5をオンするビット情報と、図7のスイッチS1、S2に対するビット情報との組み合わせで、図9(e)〜(h)に示される特性CD、CU、LDRU、LURDが得られる。さらに、図6のスイッチS7〜S10に対するビット情報により、補正量を調整することができる。
前述の通り、補正電流は差動入力電圧ΔVBの2次関数で記述されるため、図9に示される補正電圧の特性の曲線部分はΔVBを変数とする2次曲線を描く。したがって、補正特性の選択では、補正前のセンサ装置20の出力電圧信号VOUTの出力特性を2次関数で近似することで、最適な特性を持つ補正電圧を選択することができる。具体的には、補正前のセンサ装置20の出力電圧信号VOUTと凹凸が逆な特性を持つ補正電圧を選択すればよい。そのような補正電圧が線形補正回路9において足し合わされることで、線形な出力特性が得られる。補正情報としてビット情報が与えられることで補正特性の選択と補正量の調整ができ、電圧信号VOUTの出力特性を容易に補正することが可能である。
ここで、特許請求の範囲との対応は以下の通りである。
センサ素子1は、センサ素子の一例である。
センサ信号電圧変換回路2は、センサ信号電圧変換手段の一例である。
アンプ3は、電圧増幅手段の一例である。
gm4は、電圧電流変換手段の一例である。
2乗電流合成回路5は、補正電流合成手段の一例である。
電流量調整回路6は、電流量調整手段の一例である。
補正電圧生成手段7は、補正電圧生成手段の一例である。
出力バッファアンプ8は、出力バッファアンプの一例である。
線形補正回路9は、線形補正回路の一例である。
gm調整回路10は、補正電流合成手段のダミー回路の一例である。
センサ装置20は、センサ装置の一例である。
レジスタ21は、補正情報を記憶するメモリの一例である。
電流合成回路51は、電流合成回路の一例である。
電圧信号VOUTは、電圧信号の一例である。
電圧VAは、補正された電圧の一例である。
電圧VBは、センサ素子の出力信号が電圧変換されて得られる電圧の一例である。
電流IAは、補正電流の一例である。
電流IBは、補正量決定電流の一例である。
電圧IB・RAは、補正電圧の一例である。
電圧Vrefは、基準電圧の一例である。
電圧V0は、出力範囲の中心電圧の一例である。
差動入力電圧ΔVBは、センサ素子の出力信号が電圧変換されて得られる電圧と基準電圧との差動入力電圧の一例である。
電流I1、I2、I3、I4、I5、I6は、それぞれ第1、第2、第3、第4、第5、第6電流の一例である。
抵抗R1、R2、R3、R4は、それぞれ第1、第2、第3、第4抵抗の一例である。
トランジスタM1、M2、M3、M4、M5、M6は、それぞれ第1、第2、第3、第4、第5、第6トランジスタの一例である。
トランジスタQ3、Q4、Q5は、請求項3に記載のカレントミラー回路の一例である。スイッチS3、S4、S5は、請求項3に記載のスイッチの一例である。
トランジスタQ6〜Q10、スイッチS7〜S10は、重み付けカレントミラーD/Aコンバータの一例である。
図7に示される電流反転回路は、請求項6に記載の電流反転回路の一例である。
トランジスタQ11〜Q13は、請求項6に記載のカレントミラー回路の一例である。
スイッチS1、S2は、補正量決定電流の向きを切り替えるスイッチの一例である。
抵抗RAは、電流電圧変換手段の一例である。
以上、詳細に説明したように、本発明によれば、センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置において、電圧信号の出力特性が線形になるように補正して測定精度を向上することが可能となる。
線形補正については、電圧信号をA/D変換してマイクロコンピュータなどで補正量を計算する方法も考えられる。その場合は出力バッファアンプの後段で最終的な出力電圧信号に対して補正することになるため、入出力許容範囲が制限されるなどの問題がある。しかし、本発明のように出力バッファアンプの前段でアナログ的に処理することで、入出力許容範囲を広くとることができ、比較的小規模な回路で補正することができる。本発明では、補正情報としてビット情報が与えられることで補正特性の選択と補正量の調整ができ、電圧信号VOUTの出力特性を容易に補正することが可能である。また、補正前のセンサ装置の出力電圧信号VOUTの出力特性を2次関数で近似することで、最適な特性を持つ補正電圧を選択することができる。複数の1次関数で近似する場合に比べて変化が滑らかでありノイズに強く、3次以上の関数で近似する場合に比べて簡便である。
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、補正電流IAなどの電流の向きは図に示された向きに限られるものではない。逆向きの電流が流れるように構成されても、同様の作用、効果が得られることは言うまでもない。
図5に示されるgm調整回路10の具体例において、gm調整回路10と2乗電流合成回路5との間で、例えばRA/R4などの対応する要素同士の比を調整することで、補正量の最大値を調整することができるとして説明された。しかし、これに限られるものではない。例えば、基準電圧Vref−電圧Vfを可変にしても、同様のことが実現できる。
図6に示される電流量調整回路6の具体例において、重み付けカレントミラーD/Aコンバータの各トランジスタQ6〜Q10について、縦横比W/Lで決定される電流供給能力を持つものとして説明された。しかし、これに限られるものではない。トランジスタQ6〜Q10について、同じサイズの単位トランジスタを用いて、その個数により電流供給能力が異なるようにされてもよい。
図8に示されるセンサ装置20において、センサ素子1もセンサ装置20に含めて1つのシリコン基板上に集積化し、MEMS(Micro Electro Mechanical Systems)を構成してもよい。
上記実施の形態から把握できる技術的思想を以下に記載する。
(付記1)
センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置において、前記電圧信号の出力特性が線形になるように補正する線形補正回路であって、
前記センサ素子の出力信号が電圧変換されて得られる電圧を電流に変換する電圧電流変換手段と、
前記電圧電流変換手段の出力電流に基づき、補正電流を合成する補正電流合成手段と、
前記補正電流合成手段が出力する補正電流から補正量を決定する電流を調整する電流量調整手段と、
前記電流量調整手段で得られる補正量決定電流により、前記電圧信号の出力特性が線形になるように補正する補正電圧を生成する補正電圧生成手段とを備えることを特徴とする線形補正回路。
(付記2)
前記電圧電流変換手段は、前記センサ素子の出力信号が電圧変換されて得られる電圧と基準電圧との差動入力電圧が入力されて、第1電流と第2電流との差動出力電流を出力する差動対で構成され、
前記補正電流合成手段は、前記差動対の差動出力線間に互いに直列に接続される第1抵抗及び第2抵抗と、
ゲートが前記第1抵抗と第2抵抗との間に接続され、ドレインが前記第1電流の流れる差動出力線に接続される第1トランジスタと、
ゲートが前記第1抵抗と第2抵抗との間に接続され、ドレインが前記第2電流の流れる差動出力線に接続される第2トランジスタと、
ゲートが前記第1トランジスタのドレインに接続され、前記差動入力電圧の2次関数で記述される第3電流が流れる第3トランジスタと、
ゲートが前記第2トランジスタのドレインに接続され、前記差動入力電圧の2次関数で記述される第4電流が流れる第4トランジスタと、
ゲートとソースとがそれぞれ前記第1、第2トランジスタと共通に接続され、第5電流が流れる第5トランジスタと、
前記第3、第4、第5電流から前記補正電流を合成する電流合成回路とを備えることを特徴とする付記1に記載の線形補正回路。
(付記3)
前記電流合成回路は、入力部が前記第5トランジスタと接続され、出力部が前記第3、第4トランジスタとそれぞれスイッチを介して接続されるカレントミラー回路を備え、前記スイッチと前記カレントミラー回路との組み合わせで前記補正電流の特性を可変にしたことを特徴とする付記2に記載の線形補正回路。
(付記4)
前記電圧電流変換手段は、前記第1、第2抵抗に相当する第3抵抗と、前記第3、第4トランジスタに相当する第6トランジスタと、前記補正電流に相当する第6電流が流れる第4抵抗とを備える前記補正電流合成手段のダミー回路によって調整されることを特徴とする付記2または3に記載の線形補正回路。
(付記5)
前記電流量調整手段は、重み付けカレントミラーD/Aコンバータを備えることを特徴とする付記1乃至4の少なくとも何れか1に記載の線形補正回路。
(付記6)
前記補正電圧生成手段は、入力部が前記電流量調整手段の出力部と接続されるカレントミラー回路と、前記補正量決定電流の向きを切り替えるスイッチとを備える電流反転回路と、
前記補正量決定電流を前記補正電圧に変換する電流電圧変換手段とを備えることを特徴とする付記1乃至5の少なくとも何れか1に記載の線形補正回路。
(付記7)
センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置において、前記電圧信号の出力特性が線形になるように補正する線形補正方法であって、
前記センサ素子に基準となる物理量を加えたときの前記電圧信号の出力電圧が出力範囲の中心電圧となるようにオフセット調整するステップと、
前記センサ素子に所定の物理量を加えたときの前記電圧信号の出力電圧が前記所定の物理量に相当する電圧となるようにゲイン調整するステップと、
前記電圧信号の出力特性が線形になるように補正電圧の特性を選択するステップと、
補正量を調整するステップとを備えることを特徴とする線形補正方法。
(付記8)
前記補正電圧の特性を選択するステップは、補正前の前記電圧信号の出力特性を2次関数で近似することで最適な特性を持つ補正電圧を選択することを特徴とする付記7に記載の線形補正方法。
(付記9)
センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置であって、
前記センサ素子の出力信号を電圧変換するセンサ信号電圧変換手段と、
前記センサ信号電圧変換手段で得られる電圧を増幅する電圧増幅手段と、
前記電圧増幅手段の出力電圧を電流に変換する電圧電流変換手段と、
前記電圧電流変換手段の出力電流に基づき、補正電流を合成する補正電流合成手段と、
前記補正電流合成手段が出力する補正電流から補正量を決定する電流を調整する電流量調整手段と、
前記電流量調整手段で得られる補正量決定電流により、前記電圧信号の出力特性が線形になるように補正する補正電圧を生成する補正電圧生成手段と、
前記補正電圧により前記電圧増幅手段の出力電圧が補正された電圧を前記電圧信号として出力する出力バッファアンプとを備えることを特徴とするセンサ装置。
(付記10)
付記9に記載のセンサ装置であって、
補正情報を記憶するメモリを備え、前記補正情報としてビット情報が与えられることで前記電圧信号の出力特性を補正することを特徴とするセンサ装置。
(付記11)
前記差動対は、前記差動入力電圧が入力される一対のトランジスタを備え、前記一対のトランジスタのソースは直列に接続された複数のトランジスタからなるトランジスタ群に接続され、前記一対のトランジスタと前記トランジスタ群の各トランジスタとのバックゲートは前記一対のトランジスタのソースにそれぞれ接続されることを特徴とする付記2乃至6の少なくとも何れか1に記載の線形補正回路。
本発明に係る線形補正回路の全体構成について、第1実施形態を示すブロック図である。 電圧電流変換アンプであるgm4の具体的な構成について、一例を示す回路図である。 図3は2乗電流合成回路5の具体的な構成について、一例を示す回路図である。 電流合成回路51の具体的な構成について、一例を示す回路図である。 gm調整回路10の具体的な構成について、一例を示す回路図である。 電流量調整回路6の具体的構成について、一例を示す回路図である。 電流反転回路の具体例である。 第1実施形態を適用してセンサ装置を構成した例である。 補正電圧の特性を示す図である。 従来のセンサ装置の一例を示す図である。 従来のセンサ装置の出力特性の一例を示す図である。
1 センサ素子
2 センサ信号電圧変換回路
3 アンプ
4、11 電圧電流変換アンプgm
5 2乗電流合成回路
6 電流量調整回路
7 補正電圧生成手段
8 出力バッファアンプ
9 線形補正回路
10 gm調整回路
12 バッファアンプ
20 センサ装置
21 レジスタ
22 シリアルI/F
51 電流合成回路
I1〜I6、IA、IB、IC、−IC 電流
M1〜M10 NチャネルMOSトランジスタ
Q1〜Q13 PチャネルMOSトランジスタ
Q1n、Q2n トランジスタ群
S1〜S5、S7〜S10 スイッチ
VA、VB、VDD、Vf、VOUT、Vref、ΔVB 電圧

Claims (8)

  1. センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置において、前記電圧信号の出力特性が線形になるように補正する線形補正回路であって、
    前記センサ素子の出力信号が電圧変換されて得られる電圧を電流に変換する電圧電流変換手段と、
    前記電圧電流変換手段の出力電流に基づき、補正電流を合成する補正電流合成手段と、
    前記補正電流合成手段が出力する補正電流から補正量を決定する電流を調整する電流量調整手段と、
    前記電流量調整手段で得られる補正量決定電流により、前記電圧信号の出力特性が線形になるように補正する補正電圧を生成する補正電圧生成手段とを備え
    前記補正電圧生成手段は、入力部が前記電流量調整手段の出力部と接続されるカレントミラー回路と、前記補正量決定電流の向きを切り替えるスイッチとを備える電流反転回路と、
    前記補正量決定電流を前記補正電圧に変換する電流電圧変換手段とを備えることを特徴とする線形補正回路。
  2. センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置において、前記電圧信号の出力特性が線形になるように補正する線形補正回路であって、
    前記センサ素子の出力信号が電圧変換されて得られる電圧を電流に変換する電圧電流変換手段と、
    前記電圧電流変換手段の出力電流に基づき、補正電流を合成する補正電流合成手段と、
    前記補正電流合成手段が出力する補正電流から補正量を決定する電流を調整する電流量調整手段と、
    前記電流量調整手段で得られる補正量決定電流により、前記電圧信号の出力特性が線形になるように補正する補正電圧を生成する補正電圧生成手段とを備え、
    前記電圧電流変換手段は、前記センサ素子の出力信号が電圧変換されて得られる電圧と基準電圧との差動入力電圧が入力されて、第1電流と第2電流との差動出力電流を出力する差動対で構成され、
    前記補正電流合成手段は、前記差動対の差動出力線間に互いに直列に接続される第1抵抗及び第2抵抗と、
    ゲートが前記第1抵抗と第2抵抗との間に接続され、ドレインが前記第1電流の流れる差動出力線に接続される第1トランジスタと、
    ゲートが前記第1抵抗と第2抵抗との間に接続され、ドレインが前記第2電流の流れる差動出力線に接続される第2トランジスタと、
    ゲートが前記第1トランジスタのドレインに接続され、前記差動入力電圧の2次関数で記述される第3電流が流れる第3トランジスタと、
    ゲートが前記第2トランジスタのドレインに接続され、前記差動入力電圧の2次関数で記述される第4電流が流れる第4トランジスタと、
    ゲートとソースとがそれぞれ前記第1、第2トランジスタと共通に接続され、第5電流が流れる第5トランジスタと、
    前記第3、第4、第5電流から前記補正電流を合成する電流合成回路とを備えることを特徴とする線形補正回路。
  3. 前記電流合成回路は、入力部が前記第5トランジスタと接続され、出力部が前記第3、第4トランジスタとそれぞれスイッチを介して接続されるカレントミラー回路を備え、前記スイッチと前記カレントミラー回路との組み合わせで前記補正電流の特性を可変にしたことを特徴とする請求項2に記載の線形補正回路。
  4. 前記電圧電流変換手段は、前記第1、第2抵抗に相当する第3抵抗と、前記第3、第4トランジスタに相当する第6トランジスタと、前記補正電流に相当する第6電流が流れる第4抵抗とを備える前記補正電流合成手段のダミー回路によって調整されることを特徴とする請求項2または3に記載の線形補正回路。
  5. 前記電流量調整手段は、重み付けカレントミラーD/Aコンバータを備えることを特徴とする請求項乃至4の少なくとも何れか1項に記載の線形補正回路。
  6. 前記補正電圧生成手段は、入力部が前記電流量調整手段の出力部と接続されるカレントミラー回路と、前記補正量決定電流の向きを切り替えるスイッチとを備える電流反転回路と、
    前記補正量決定電流を前記補正電圧に変換する電流電圧変換手段とを備えることを特徴とする請求項乃至5の少なくとも何れか1項に記載の線形補正回路。
  7. センサ素子の出力信号を電圧変換して電圧信号を出力するセンサ装置であって、前記電圧信号の出力特性が線形になるように補正を行なう請求項1ないし6の少なくとも何れか1項に記載の線形補正回路を備えるセンサ装置において、
    前記センサ素子の出力信号を電圧変換するセンサ信号電圧変換手段と、
    前記センサ信号電圧変換手段で得られる電圧を増幅して前記線形補正回路が備える前記電圧電流変換手段に向けて出力する電圧増幅手段と、
    前記線形補正回路が備える前記補正電圧生成手段で得られる前記補正電圧により前記電圧増幅手段の出力電圧が補正された電圧を前記電圧信号として出力する出力バッファアンプとを備えることを特徴とするセンサ装置。
  8. 請求項に記載のセンサ装置であって、
    補正情報を記憶するメモリを備え、前記補正情報としてビット情報が与えられることで前記電圧信号の出力特性を補正することを特徴とするセンサ装置。
JP2008059617A 2008-03-10 2008-03-10 線形補正回路及びセンサ装置 Active JP5018570B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008059617A JP5018570B2 (ja) 2008-03-10 2008-03-10 線形補正回路及びセンサ装置
US12/399,543 US7990134B2 (en) 2008-03-10 2009-03-06 Correcting circuit, correcting method, and sensor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008059617A JP5018570B2 (ja) 2008-03-10 2008-03-10 線形補正回路及びセンサ装置

Publications (2)

Publication Number Publication Date
JP2009218796A JP2009218796A (ja) 2009-09-24
JP5018570B2 true JP5018570B2 (ja) 2012-09-05

Family

ID=41052941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008059617A Active JP5018570B2 (ja) 2008-03-10 2008-03-10 線形補正回路及びセンサ装置

Country Status (2)

Country Link
US (1) US7990134B2 (ja)
JP (1) JP5018570B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5915192B2 (ja) * 2012-01-12 2016-05-11 ミツミ電機株式会社 センサ出力補正回路及びセンサ出力補正装置
CN104751891B (zh) * 2015-04-17 2017-12-22 上海华虹宏力半导体制造有限公司 读操作时间控制电路
KR20180090731A (ko) * 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
US10902790B2 (en) 2017-02-16 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, display device, input/output device, and data processing device
CN107346960B (zh) * 2017-06-15 2020-07-07 西安华泰半导体科技有限公司 一种基于调节有源负载的低失调运算放大器
JP2021168432A (ja) * 2020-04-09 2021-10-21 ミネベアミツミ株式会社 集積回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4387602A (en) * 1981-02-04 1983-06-14 The Bendix Corporation Pressure compensated circuit for ion mass airflow sensors
JPH06294664A (ja) * 1993-04-08 1994-10-21 Yamatake Honeywell Co Ltd 非線形回路
US6651020B2 (en) * 1997-12-24 2003-11-18 Edward S. More Method and apparatus for economical drift compensation in high resolution measurements
IT1306286B1 (it) * 1998-11-13 2001-06-04 Magneti Marelli Spa Dispositivo di controllo di una sonda lineare di ossigeno.
JP2001343439A (ja) * 2000-06-05 2001-12-14 Tokin Corp 高周波キャリア型磁気センサ
JP2002026666A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 電圧電流変換器
JP2002057532A (ja) * 2000-08-11 2002-02-22 Nec Corp 線形トランスコンダクタンスアンプ
JP2006128739A (ja) * 2004-10-26 2006-05-18 Olympus Corp 光電流処理回路及びそれに用いられる電流増幅回路
JP2008016829A (ja) * 2006-06-05 2008-01-24 Matsushita Electric Ind Co Ltd レーザダイオード駆動装置

Also Published As

Publication number Publication date
US20090224746A1 (en) 2009-09-10
JP2009218796A (ja) 2009-09-24
US7990134B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
JP5018570B2 (ja) 線形補正回路及びセンサ装置
US8063808B2 (en) Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same
JP4725441B2 (ja) 差動増幅器
US9515671B1 (en) Apparatus for gain selection with compensation for parasitic elements and associated methods
CN111505542B (zh) 应力补偿控制电路及半导体传感器装置
US7541844B2 (en) Current weighted voltage interpolation buffer
US7625118B2 (en) Circuit for correcting sensor temperature characteristics
JPWO2004053507A1 (ja) 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ
JPH11122048A (ja) 定電流源回路とそれを用いたディジタル/アナログ変換回路
US5134398A (en) Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change
TWI559115B (zh) Energy gap reference circuit
JPWO2011016153A1 (ja) 基準電圧生成回路
JP5425257B2 (ja) 温度特性補正回路
JPH11330966A (ja) ディジタル―アナログ電流変換器を含む回路配置
JPS6328132A (ja) デジタル・アナログ変換器
JP2007228399A (ja) 電圧制御電流源および可変利得増幅器
JP6450212B2 (ja) 電流出力回路
US7205799B2 (en) Input buffer having a stabilized operating point and an associated method
US7514969B2 (en) Driver circuit and method of controlling the same
KR100897296B1 (ko) 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법
JP2006173721A (ja) 電流源セルおよびそれを用いたd/aコンバータ
JP6166124B2 (ja) 信号処理回路
JP2005026760A (ja) タイミング信号発生回路および信号受信回路
CN106253898B (zh) 具有寄生元件补偿的用于增益选择的装置和相关方法
JP2014176040A (ja) 差動出力回路、並びに高速シリアル通信用半導体ic及び高速シリアル通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250