KR100897296B1 - 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법 - Google Patents

듀티 싸이클 보정 회로 및 그의 듀티 보정 방법 Download PDF

Info

Publication number
KR100897296B1
KR100897296B1 KR1020080013454A KR20080013454A KR100897296B1 KR 100897296 B1 KR100897296 B1 KR 100897296B1 KR 1020080013454 A KR1020080013454 A KR 1020080013454A KR 20080013454 A KR20080013454 A KR 20080013454A KR 100897296 B1 KR100897296 B1 KR 100897296B1
Authority
KR
South Korea
Prior art keywords
duty
back bias
signal
bias voltage
output
Prior art date
Application number
KR1020080013454A
Other languages
English (en)
Inventor
송희웅
김용주
한성우
장재민
김형수
이지왕
박창근
오익수
최해랑
황태진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080013454A priority Critical patent/KR100897296B1/ko
Priority to US12/168,560 priority patent/US20090206900A1/en
Application granted granted Critical
Publication of KR100897296B1 publication Critical patent/KR100897296B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 듀티 싸이클 보정 회로는 전력 소모를 감소시킬 수 있는 방안으로 제시된 것으로, 출력 신호의 듀티에 따라 달라지는 듀티 감지 신호에 응답하여 백 바이어스 전압을 생성하는 백 바이어스 전압 조절기; 및 클럭 신호를 입력받아 백 바이어스 전압에 따라 조정된 듀티를 갖는 출력 신호를 생성하는 버퍼를 포함한다.
DCC(Duty cycle Correction), body bias

Description

듀티 싸이클 보정 회로 및 그의 듀티 보정 방법{Duty Cycle Correction Circuit And Duty Correction Method}
본 발명은 반도체 집적 회로에 관한 것으로, 구체적으로는 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법에 관한 것이다.
도 1은 종래 기술에 따른 듀티 싸이클 보정 회로의 블록도이다.
도 1에 도시한 듀티 싸이클 보정 회로는 제1 디퍼렌셜(differential) 앰프(10) 및 제2 디퍼렌셜 앰프(20)로 구성된다.
상기 제1 디퍼렌셜 앰프(10)는 제1 저항(R1), 제2 저항(R2), 제1 엔모스 트랜지스터(N1), 제2 엔모스 트랜지스터(N2) 및 제1 커런트 소스(CS1)로 구성된다.
상기 제2 디퍼렌셜 앰프(20)는 제3 엔모스 트랜지스터(N3), 제4 엔모스 트랜지스터(N4) 및 제2 커런트 소스(CS2)로 구성된다.
상기 제1 디퍼렌셜 앰프(10)는 클럭 신호(clk) 및 상기 클럭 신호의 반전 신호(clkb)를 입력받아 버퍼링 또는 증폭하여 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)를 출력한다. 상기 제2 디퍼렌셜 앰프(20)는 상기 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)의 듀티에 따른 듀티 조절 신호(dcc,dccb)를 입력받아, 상기 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)가 출력되는 제1 노드(Node1) 및 제2 노드(Node2)의 전압을 조절함으로써 상기 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)의 듀티를 보정한다.
도 1에 도시된 듀티 싸이클 보정 회로는 듀티를 보정하기 위해 상기 제2 디퍼렌셜 앰프(20)를 사용함으로써 커런트 소스(상기 제1 커런트 소스(CS1) 및 상기 제2 커런트 소스(CS2))를 사용하며 이로 인한 전력 소모가 크다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 전력 소모를 감소시킬 수 있는 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법을 제공하는데 목적이 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 듀티 싸이클 보정 회로는 출력 신호의 듀티에 따라 달라지는 듀티 감지 신호에 응답하여 백 바이어스 전압을 생성하는 백 바이어스 전압 조절기; 및 클럭 신호를 입력받아 상기 백 바이어스 전압에 따라 조정된 듀티를 갖는 출력 신호를 생성하는 버퍼를 포함한다.
또한, 본 발명에 따른 듀티 보정 회로의 듀티 보정 방법은 출력 신호의 듀티를 감지하여 듀티 감지 신호를 출력하는 단계; 상기 듀티 감지 신호의 값에 따라 백 바이어스 전압을 생성하는 단계; 클럭 신호를 입력받아 상기 백 바이어스 전압에 따라 상기 출력 신호의 듀티를 조정하여 출력하는 단계를 포함한다.
또한, 본 발명에 따른 듀티 보정 회로의 다른 실시예는 출력 신호의 듀티에 의해 조절된 백 바이어스 전압을 입력받고, 클럭 신호를 입력받아 상기 백 바이어스 전압에 따라 조정된 듀티를 갖는 상기 출력 신호를 생성하는 버퍼를 포함한다.
본 발명에 따른 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법은 듀티를 보정하면서도 전력 소모를 감소시키는 효과가 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명에 따른 듀티 싸이클 보정 회로의 블록도이다.
도 2에 도시된 듀티 싸이클 보정 회로는 백 바이어스 전압 조절기(200) 및 버퍼(100)를 포함한다.
상기 백 바이어스 전압 조절기(200)는 출력 신호(out)의 듀티에 따라 달라지는 듀티 감지 신호(Duty_det)에 응답하여 백 바이어스 전압(VBB1,VBB2)을 생성한다.
상기 버퍼(100)는 클럭 신호(clk)를 입력받아 상기 백 바이어스 전압(VBB1,VBB2)에 따라 조정된 듀티를 갖는 출력 신호(out)를 생성한다.
상기 버퍼(100)는 일반적인 디퍼렌셜 버퍼를 사용하여 구현할 수 있다. 다만, 도 4에 도시된 바와 같이, 디퍼렌셜 버퍼 내의 트랜지스터의 벌크 전압으로 상기 백 바이어스 전압(VBB1,VBB2)을 공급한다.
본 발명에 따른 듀티 싸이클 보정 회로는 듀티 디텍터(300)를 추가로 포함할 수 있다. 상기 듀티 디텍터(300)는 상기 출력 신호(out)의 듀티를 감지하여 상기 듀티 감지 신호(Duty_det)를 출력한다. 상기 듀티 디텍터(300)는 아날로그 방식 또는 디지털 방식으로 구현할 수 있다. 본 발명에 따른 듀티 디텍터(300)는 디지털 방식으로 구현하는 것이 면적 및 회로의 복잡성에서 바람직하다. 따라서, 본 발명에 따른 듀티 싸이클 보정 회로는 디지털 방식에 의해 구현하는 경우를 예시로 설 명한다.
또는, 본 발명에 따른 듀티 싸이클 보정 회로는 도 2에 도시하지 않았지만, 상기 백 바이어스 전압 조절기(200)가 상기 출력 신호(out)를 직접 입력받아 상기 출력 신호(out)의 듀티를 감지하고, 듀티의 틀어진 정도에 따라 상기 백 바이어스 전압(VBB1,VBB2)을 조절하여 출력할 수도 있다.
또한, 본 발명에 따른 듀티 싸이클 보정 회로의 다른 실시예는 도시하지 않았지만 출력 신호(out)의 듀티에 의해 조절된 백 바이어스 전압을 입력받고, 클럭 신호(clk)를 입력받아 상기 백 바이어스 전압에 따라 조정된 듀티를 갖는 상기 출력 신호(out)를 생성하는 버퍼(100)로 구현할 수 있다. 즉, 상기 버퍼(100)가 백 바이어스 전압을 입력받으나, 상기 백 바이어스 전압 조절기(200)의 출력이 아니어도, 상기 출력 신호(out)의 듀티를 반영한 백 바이어스 전압을 입력받아 구현될 수도 있다.
도 3은 도 2에 도시된 상기 백 바이어스 전압 조절기(200)의 상세 블록도이다.
상기 백 바이어스 전압 조절기(200)는 카운터(210) 및 디지털 아날로그 컨버터(220)를 포함하여 구현할 수 있다.
상기 카운터(210)는 상기 듀티 감지 신호(Duty_det)에 따라 카운팅하여 N(N은 자연수) 비트의 출력(counter_out)을 1씩 증가하거나 감소시킨다. 예를 들면, 상기 카운터(210)는 상기 듀티 감지 신호(Duty_det)가 하이 레벨이면 상기 카운터(210)의 출력(counter_out)을 1씩 증가시키고, 상기 듀티 감지 신호(Duty_det)가 로우 레벨이면 상기 카운터(210)의 출력(counter_out)을 1씩 감소시킨다.
상기 디지털 아날로그 컨버터(220)는 상기 카운터(210)의 출력을 입력받아 상기 백 바이어스 전압(VBB1,VBB2)으로 변환하여 출력한다. 상기 디지털 아날로그 컨버터(220)는 디지털 신호를 아날로그 전압으로 변환하는 컨버터로 구현할 수 있다.
상기 디지털 아날로그 컨버터(220)는 트랜지스터, 저항 및 스위치 등으로 구현할 수 있으며, 상기 카운터(210)의 N비트의 출력에 따라 스위치들을 온오프시켜, 연결되는 저항의 개수를 조절하여 상기 백 바이어스 전압(VBB1,VBB2)을 생성할 수 있다.
도 4는 도 2에 도시된 상기 버퍼(100) 및 상기 백 바이어스 전압 조절기(200)를 나타낸 회로도이다.
상기 버퍼(100)는 상기 클럭 신호(clk)를 입력받는 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터의 벌크 전압으로 상기 백 바이어스 전압 중 하나인 제1 백 바이어스 전압(VBB1)을 입력받는다. 제1 엔모스 트랜지스터(N1)의 벌크 전압으로 상기 백 바이어스 전압 조절기(200)의 출력인 상기 제1 백 바이어스 전압(VBB1)을 입력받을 수 있다.
상기 버퍼(100)는 상기 클럭 신호의 반전 신호(clkb)를 입력받는 제2 트랜지스터들을 포함하고, 상기 제2 트랜지스터의 벌크 전압으로 상기 백 바이어스 전압 중 하나인 제2 백 바이어스 전압(VBB2)을 입력받는다. 도 4에 도시된 바와 같이, 제2 엔모스 트랜지스터(N2)의 벌크 전압으로 상기 백 바이어스 전압 조절기(200)의 출력인 상기 제2 백 바이어스 전압(VBB2)을 입력받을 수 있다.
상기 버퍼(100)는 로드부, 입력부 및 커런트 소스부(130)를 포함한다.
상기 로드부는 공급 전압단(VDD)과 상기 입력부와 연결되어, 상기 입력부에 흐르는 전류를 공급받아 그에 따라 상기 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)를 출력한다. 상기 로드부는 저항 소자를 포함하며 공급 전압(VDD)과 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)가 출력되는 제1 노드(Node1) 및 제2 노드(Node2) 사이에 연결된다.
상기 로드부는 제1 로드부(111) 및 제2 로드부(112)로 구현할 수 있다. 상기 제1 로드부(111) 및 상기 제2 로드부(112)는 각각 제1 저항(R1) 및 제2 저항(R2)으로 구현할 수 있다. 상기 제1 저항(R1)은 공급 전압(VDD)과 제2 노드(Node2) 사이에 연결되고, 상기 제2 저항(R2)은 상기 공급 전압(VDD)과 제1 노드(Node1) 사이에 연결된다. 상기 제2 노드(Node2)에서 상기 출력 신호의 반전 신호(outb)가 출력되고, 상기 제1 노드(Node1)에서 상기 출력 신호(out)가 출력된다.
상기 입력부는 상기 클럭 신호(clk) 및 상기 클럭 신호의 반전 신호(clkb)가 각각 입력받아 상기 백 바이어스 전압(VBB1,VBB2)에 따라 흐르는 전류량이 가변된다. 상기 입력부는 상기 클럭 신호(clk) 및 상기 클럭 신호의 반전 신호(clkb)를 입력받는 트랜지스터를 포함하며, 상기 로드부와 커런트 소스부(130) 사이에 연결된다.
상기 입력부는 제1 입력부(121) 및 제2 입력부(122)를 구비할 수 있다. 상기 제1 입력부(121) 및 상기 제2 입력부(122)는 각각 제1 엔모스 트랜지스터(N1) 및 제2 엔모스 트랜지스터(N2)로 구현할 수 있다. 상기 제1 엔모스 트랜지스터(N1)는 상기 제1 백 바이어스 전압(VBB1)을 벌크에 입력받고 상기 클럭 신호(clk)를 게이트에 입력받고 상기 제2 노드(Node2)가 드레인에 연결되고 상기 커런트 소스(CS1)와 소스가 연결된다. 상기 제2 엔모스 트랜지스터(N2)는 상기 제2 백 바이어스 전압(VBB2)을 벌크에 입력받고 상기 클럭 신호의 반전 신호(clkb)를 게이트에 입력받고 상기 제1 노드(Node1)가 드레인에 연결되고 상기 커런트 소스(CS1)와 소스가 연결된다.
상기 커런트 소스부(130)는 상기 입력부와 접지 전압 사이에 연결되는 커런트 소스(CS1)로 구현할 수 있으며 상기 입력부에 흐르는 전류를 공급한다.
본 발명은 상기 버퍼(100)의 제1 저항(R1) 및 제2 저항(R2)에 흐르는 직류(DC) 전류량의 차이를 두어서, 도 5에 도시한 바와 같이, 상기 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)의 레퍼런스 레벨(각 신호들의 하이 레벨과 로우 레벨의 기준이 되는 전압 레벨을 나타내며, 이하 레퍼런스 레벨로 설명한다)을 각각 다르게 조정한 것이다. 이로 인해 도 5를 참조하면, 듀티가 틀어진 신호를 50%의 듀티를 갖도록 조정할 수 있다.
도 5는 클럭 신호 및 출력 신호를 나타낸 파형도이다.
(a) 도는 듀티가 50%인 클럭 신호(clk) 및 상기 클럭 신호의 반전 신호(clkb)를 나타낸다. (b) 도는 듀티가 50%에서 틀어진 상기 클럭 신호(clk) 및 상기 클럭 신호의 반전 신호(clkb)를 나타낸다. (c) 도는 본 발명에 따른 듀티 보정 회로에 의해 각 출력 신호(out) 및 출력 신호의 반전 신호(outb)의 레퍼런스 레벨 이 다른 레벨을 갖음으로써 틀어진 듀티가 보정된 신호(실선으로 표시된 신호)를 나타낸다. (c) 도의 점선으로 표시된 신호는 (b) 도와 같은 듀티가 틀어진 신호를 나타낸다.
상기 백 바이어스 전압 조절기(200)는 상기 출력 신호(out) 및 상기 출력 신호의 반전 신호(outb)의 듀티 차이에 따라 조정된 상기 백 바이어스 전압(VBB1,VBB2)을 출력하고, 상기 버퍼(100)는 상기 클럭 신호(clk) 및 상기 클럭 신호의 반전 신호(clkb)가 공급되는 양 단에 공급되는 상기 백 바이어스 전압 차에 의해, 양 단에 흐르는 직류 전류량에 차이를 발생시켜, 각각의 레퍼런스 레벨에 차이를 둔 것이다. 그 결과 도 5의 (c)에 도시된 바와 같이, 틀어진 듀티를 50%로 조정할 수 있다.
도 2 내지 도 5를 참조하여 본 발명에 따른 듀티 싸이클 보정 회로의 동작을 설명하면 다음과 같다.
상기 출력 신호(out)의 듀티가 틀어지는 경우, 상기 듀티 감지 신호(Duty_det)는 듀티가 50% 이상인 경우와 이하인 경우에 따라 로직 로우 또는 로직 하이 레벨이 되고, 상기 백 바이어스 전압 조절기(200)는 상기 듀티 감지 신호(Duty_det)에 따라 상기 제1 백 바이어스 전압(VBB1) 및 상기 제2 백 바이어스 전압(VBB2)을 증가시키거나 감소시킨다. 예를 들면, 상기 출력 신호(out)의 듀티가 60%이고 상기 출력 신호의 반전 신호(outb)의 듀티가 40%이면, 상기 듀티 감지 신호(Duty_det)는 로직 하이를 출력하고, 상기 카운터(210)는 N비트의 출력 신호를 1 증가시킨다. 따라서, 상기 디지털 아날로그 컨버터(220)는 증가된 상기 카운 터(210)의 출력 신호(counter_out)에 따라 상기 제2 백 바이어스 전압(VBB2)을 상기 제1 백 바이어스 전압(VBB1)에 비해 높여주면, 상기 제2 엔모스 트랜지스터(N2)의 문턱 전압은 내려가고, 상기 제2 저항(R2)에 전류가 상대적으로 많이 흐르게 된다. 따라서, 상기 제1 노드(Node1)의 직류 전압 레벨은 상기 제2 저항(R2)의 전압 강하에 의해 감소하고, 상기 출력 신호(out)의 레퍼런스 레벨은 감소하고, 상기 제2 노드(Node2)의 직류 전압 레벨은 올라가므로, 상기 출력 신호의 반전 신호(outb)의 레퍼런스 레벨은 증가한다. 따라서, 도 5의 (c)와 같이, 상기 출력 신호(out)의 듀티 레벨은 감소하고, 상기 출력 신호의 반전 신호(outb)의 듀티 레벨은 올라가서 상기 출력 신호(out)의 듀티가 보정된다.
또한, 상기 듀티 디텍터(300)는 듀티가 보정된 상기 출력 신호(out)가 피드백되어 입력되고, 보정된 듀티를 갖는 상기 출력 신호(out)의 듀티를 다시 감지하여 상기 듀티 감지 신호(Duty_det)를 출력한다. 만약, 듀티가 보정된 상기 출력 신호(out)의 듀티가 55%라면, 처음의 상기 출력 신호(out)에 비해 듀티가 50%에 가까워졌으나, 50%로 보정된 것은 아니므로, 상기 듀티 디텍터(300)는 하이 레벨의 상기 듀티 감지 신호(Duty_det)를 출력한다. 따라서, 상기 카운터(210)의 그 전의 N비트의 출력 신호(counter_out)를 한번 더 증가시키고, 그에 따라 상기 디지털 아날로그 컨버터(220)는 상기 제2 백 바이어스 전압(VBB2)을 상기 제1 백 바이어스 전압(VBB1)에 비해 더 높여준다. 따라서, 상기 제2 엔모스 트랜지스터(N2)의 문턱 전압은 더 감소하고, 상기 제2 저항(R2)에 흐르는 전류량은 더 증가한다. 따라서, 상기 제1 노드(Node_1)의 직류 전압은 더 내려가고, 상기 출력 신호(out)의 레퍼런 스 레벨은 감소하고, 상기 출력 신호의 반전 신호(outb)의 레퍼런스 레벨은 증가하게 된다. 따라서, 상기 출력 신호(out)의 듀티는 55%에서 감소하게 되고, 상기 출력 신호의 반전 신호(outb)의 듀티는 45%에서 증가하게 되는 방식으로, 상기 출력 신호(out)의 듀티가 50%로 보정된다.
본 발명에 따른 듀티 싸이클 보정 회로는 도 1에 도시된 종래 기술에 따른 듀티 싸이클 보정 회로에 비해 디퍼렌셜 앰프의 수가 감소되고, 그에 따라 디퍼렌셜 앰프를 구성하는 커런트 소스의 갯수가 감소됨으로써 전력 소모가 감소될 수 있으면서도 동일한 듀티 싸이클 보정 동작을 정상적으로 수행할 수 있다.
본 발명은 클럭 신호(clk)를 사용하는 모든 반도체 집적 회로 시스템에 적용할 수 있다. 본 발명은 메모리, 중앙 처리 장치(CPU) 및 주문형 반도체(ASIC) 등 다양한 분야에 사용될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래 기술에 따른 듀티 싸이클 보정 회로의 상세 회로도,
도 2는 본 발명에 따른 듀티 싸이클 보정 회로의 블록도,
도 3은 도 2에 도시된 백 바이어스 전압 조절기의 상세 블록도,
도 4는 도 2에 도시된 버퍼 및 백 바이어스 전압 조절기의 회로도,
도 5는 클럭 신호 및 출력 신호의 파형도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 제1 디퍼렌셜 앰프 20 : 제2 디퍼렌셜 앰프
100 : 버퍼 111 : 제1 로드부
112 : 제2 로드부 121 : 제1 입력부
122 : 제2 입력부 130 : 커런트 소스부
200 : 백 바이어스 전압 조절기 210 : 카운터
220 : 디지털 아날로그 컨버터 300 : 듀티 디텍터

Claims (19)

  1. 출력 신호의 듀티에 따라 달라지는 듀티 감지 신호에 응답하여 백 바이어스 전압을 생성하는 백 바이어스 전압 조절기; 및
    클럭 신호를 입력받아 상기 백 바이어스 전압에 따라 조정된 듀티를 갖는
    상기 출력 신호를 생성하는 버퍼를 포함하는 듀티 싸이클 보정 회로.
  2. 제 1 항에 있어서,
    상기 출력 신호의 듀티를 감지하여 상기 듀티 감지 신호를 출력하는 듀티 디텍터를 추가로 포함하는 듀티 싸이클 보정 회로.
  3. 제 1 항에 있어서,
    상기 백 바이어스 전압 조절기는,
    상기 듀티 감지 신호에 따라 카운팅하는 카운터; 및
    상기 카운터의 출력을 입력받아 상기 백 바이어스 전압으로 변환하여 출력하는 디지털 아날로그 컨버터를 포함하는 듀티 싸이클 보정 회로.
  4. 제 1 항에 있어서,
    상기 버퍼는,
    상기 클럭 신호를 입력받는 디퍼렌셜 앰프를 포함하는 것을 특징으로 하는 듀티 싸이클 보정 회로.
  5. 제 4 항에 있어서,
    상기 버퍼는 상기 클럭 신호를 입력받는 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터의 벌크 전압으로 상기 백 바이어스 전압 중 하나인 제1 백 바이어스 전압을 입력받는 것을 특징으로 하는 듀티 싸이클 보정 회로.
  6. 제 5 항에 있어서,
    상기 버퍼는,
    상기 클럭 신호의 반전 신호를 입력받는 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터의 벌크 전압으로 상기 백 바이어스 전압 중 하나인 제2 백 바이어스 전압을 입력받는 것을 특징으로 하는 듀티 싸이클 보정 회로.
  7. 제 1 항에 있어서,
    상기 버퍼는,
    상기 클럭 신호 및 상기 클럭 신호의 반전 신호를 각각 입력받아 상기 백 바이어스 전압에 따라 흐르는 전류량이 가변되는 입력부;
    공급 전압단과 상기 입력부와 연결되어, 상기 입력부에 흐르는 전류를 공급받아 그에 따라 상기 출력 신호 및 상기 출력 신호의 반전 신호를 출력하는 로드부; 및
    상기 입력부에 공급되는 전류를 제공하는 커런트 소스부를 포함하는 듀티 싸이클 보정 회로.
  8. 제 7 항에 있어서,
    상기 로드부는,
    상기 공급 전압단과 상기 출력 신호가 출력되는 제1 노드 사이에 연결된 제1 저항을 포함하는 제1 로드부; 및
    상기 공급 전압단과 상기 출력 신호의 반전 신호가 출력되는 제2 노드 사이에 연결된 제2 저항을 포함하는 제2 로드부를 구비하는 듀티 싸이클 보정 회로.
  9. 제 7 항에 있어서,
    상기 입력부는,
    상기 클럭 신호 및 상기 클럭 신호의 반전 신호를 입력받고 벌크 전압으로 상기 백 바이어스 전압을 입력받는 복수의 트랜지스터로 구성된 것을 특징으로 하는 듀티 싸이클 보정 회로.
  10. 출력 신호의 듀티를 감지하여 듀티 감지 신호를 출력하는 단계;
    상기 듀티 감지 신호의 값에 따라 백 바이어스 전압을 생성하는 단계; 및
    클럭 신호를 입력받아 상기 백 바이어스 전압에 따라 상기 출력 신호의 듀티를 조정하여 출력하는 단계를 포함하는 듀티 싸이클 보정 회로의 듀티 보정 방법.
  11. 제 10 항에 있어서,
    상기 출력 신호의 듀티를 조정하여 출력하는 단계는,
    상기 백 바이어스 전압에 따라 상기 출력 신호 및 상기 출력 신호의 반전 신호가 출력되는 노드에 공급되는 직류 전류량이 차이를 조정하여 출력하는 것을 특징으로 하는 듀티 싸이클 보정 회로의 듀티 보정 방법.
  12. 제 10 항에 있어서,
    상기 출력 신호의 듀티를 조정하여 출력하는 단계는,
    상기 클럭 신호가 입력되는 제1 트랜지스터에 상기 백 바이어스 전압 중 제1 백 바이어스 전압이 벌크 전압으로 공급되는 것을 특징으로 하는 듀티 싸이클 보정 회로의 듀티 보정 방법.
  13. 제 12 항에 있어서,
    상기 출력 신호의 듀티를 조정하여 출력하는 단계는,
    상기 클럭 신호의 반전 신호가 입력되는 제2 트랜지스터에 상기 백 바이어스 전압 중 제2 백 바이어스 전압이 벌크 전압으로 공급되는 것을 특징으로 하는 듀티 싸이클 보정 회로의 듀티 보정 방법.
  14. 제 10 항에 있어서,
    상기 백 바이어스 전압을 생성하는 단계는,
    상기 듀티 감지 신호에 따라 카운터의 출력을 1씩 증가시키거나 감소시키는 단계; 및
    상기 카운터의 출력을 아날로그 전압으로 변환하여 상기 백 바이어스 전압을 생성하는 단계를 포함하는 듀티 싸이클 보정 회로의 듀티 보정 방법.
  15. 출력 신호의 듀티에 의해 조절된 백 바이어스 전압을 입력받고, 클럭 신호를 입력받아 상기 백 바이어스 전압에 따라 조정된 듀티를 갖는 상기 출력 신호를 생성하는 버퍼를 포함하는 듀티 싸이클 보정 회로.
  16. 제 15 항에 있어서,
    상기 버퍼는,
    상기 클럭 신호를 입력받는 디퍼렌셜 앰프를 포함하는 것을 특징으로 하는 듀티 싸이클 보정 회로.
  17. 제 16 항에 있어서,
    상기 버퍼는 상기 클럭 신호를 입력받는 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터의 벌크 전압으로 상기 백 바이어스 전압 중 하나인 제1 백 바이어스 전압을 입력받는 것을 특징으로 하는 듀티 싸이클 보정 회로.
  18. 제 17 항에 있어서,
    상기 버퍼는,
    상기 클럭 신호의 반전 신호를 입력받는 제2 트랜지스터들을 포함하고, 상기 제2 트랜지스터의 벌크 전압으로 상기 백 바이어스 전압 중 하나인 제2 백 바이어스 전압을 입력받는 것을 특징으로 하는 듀티 싸이클 보정 회로.
  19. 제 15 항에 있어서,
    상기 버퍼는,
    상기 클럭 신호 및 상기 클럭 신호의 반전 신호가 각각 입력받아 상기 백 바이어스 전압에 따라 흐르는 전류량이 가변되는 입력부;
    공급 전압단과 상기 입력부와 연결되어, 상기 입력부에 흐르는 전류를 공급받아 그에 따라 상기 출력 신호 및 상기 출력 신호의 반전 신호를 출력하는 로드부; 및
    상기 입력부에 공급되는 전류를 제공하는 커런트 소스부를 포함하는 듀티 싸이클 보정 회로.
KR1020080013454A 2008-02-14 2008-02-14 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법 KR100897296B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080013454A KR100897296B1 (ko) 2008-02-14 2008-02-14 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법
US12/168,560 US20090206900A1 (en) 2008-02-14 2008-07-07 Duty cycle correction circuit and method for correcting duty cycle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013454A KR100897296B1 (ko) 2008-02-14 2008-02-14 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법

Publications (1)

Publication Number Publication Date
KR100897296B1 true KR100897296B1 (ko) 2009-05-14

Family

ID=40862002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013454A KR100897296B1 (ko) 2008-02-14 2008-02-14 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법

Country Status (2)

Country Link
US (1) US20090206900A1 (ko)
KR (1) KR100897296B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950291B1 (en) * 2019-10-23 2021-03-16 Micron Technology, Inc. Apparatuses and methods to perform duty cycle adjustment with back-bias voltage

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226173A (ja) * 2009-03-19 2010-10-07 Elpida Memory Inc デューティ検出回路及びこれを備えるクロック生成回路、並びに、半導体装置
US9911471B1 (en) * 2017-02-14 2018-03-06 Micron Technology, Inc. Input buffer circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060037564A (ko) * 2004-10-28 2006-05-03 삼성전자주식회사 반전 록킹 스킴에 따른 지연 동기 루프의 듀티 싸이클보정 회로 및 방법
KR20070051114A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 차동 증폭기, 차동 증폭 방법 및 이를 이용한 위상 고정루프 및 지연 동기 루프

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664834B2 (en) * 2000-12-22 2003-12-16 Intel Corporation Method for automatic duty cycle control using adaptive body bias control
US6501313B2 (en) * 2000-12-27 2002-12-31 International Business Machines Corporation Dynamic duty cycle adjuster
US6895522B2 (en) * 2001-03-15 2005-05-17 Micron Technology, Inc. Method and apparatus for compensating duty cycle distortion in a data output signal from a memory device by delaying and distorting a reference clock
KR100424180B1 (ko) * 2001-12-21 2004-03-24 주식회사 하이닉스반도체 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로
KR100486256B1 (ko) * 2002-09-04 2005-05-03 삼성전자주식회사 듀티사이클 보정회로를 구비하는 반도체 메모리 장치 및상기 반도체 메모리 장치에서 클럭신호를 보간하는 회로
KR100540485B1 (ko) * 2003-10-29 2006-01-10 주식회사 하이닉스반도체 듀티 보정 전압 발생 회로 및 방법
DE102004055036B3 (de) * 2004-11-15 2005-12-29 Infineon Technologies Ag Verstärkerschaltung und Verfahren zur Korrektur des Tastverhältnisses eines differentiellen Taktsignals
KR100713082B1 (ko) * 2005-03-02 2007-05-02 주식회사 하이닉스반도체 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프
KR100709475B1 (ko) * 2005-05-30 2007-04-18 주식회사 하이닉스반도체 Ｄｌｌ 회로의 듀티 사이클 보정회로
JP2007121114A (ja) * 2005-10-28 2007-05-17 Elpida Memory Inc デューティ検知回路、これらを備えたｄｌｌ回路及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060037564A (ko) * 2004-10-28 2006-05-03 삼성전자주식회사 반전 록킹 스킴에 따른 지연 동기 루프의 듀티 싸이클보정 회로 및 방법
KR20070051114A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 차동 증폭기, 차동 증폭 방법 및 이를 이용한 위상 고정루프 및 지연 동기 루프

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950291B1 (en) * 2019-10-23 2021-03-16 Micron Technology, Inc. Apparatuses and methods to perform duty cycle adjustment with back-bias voltage
CN112700805A (zh) * 2019-10-23 2021-04-23 美光科技公司 使用反向偏置电压执行负载循环调整的设备及方法
US11145354B2 (en) 2019-10-23 2021-10-12 Micron Technology, Inc. Apparatuses and methods to perform duty cycle adjustment with back-bias voltage
CN112700805B (zh) * 2019-10-23 2024-05-17 美光科技公司 使用反向偏置电压执行负载循环调整的设备及方法

Also Published As

Publication number Publication date
US20090206900A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
US7642828B2 (en) Level conversion circuit with duty correction
US7944262B2 (en) Duty correction circuit
US7750703B2 (en) Duty cycle correcting circuit
JP2000188529A (ja) デ―タのデュ―ティサイクルを補正するデュ―ティサイクル補正回路及びその方法、デュ―ティサイクル補正回路を有するメモリ集積回路
JP5197691B2 (ja) ヒステリシスコンパレータ
KR100748462B1 (ko) 반도체 메모리 장치의 리시버 회로
US20080191673A1 (en) Series regulator circuit
TW200831931A (en) Signal detecting circuit
US7511553B2 (en) Current controlled level shifter with signal feedback
JP5411415B2 (ja) 温度特性補正回路
KR100897296B1 (ko) 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법
US7613266B1 (en) Binary controlled phase selector with output duty cycle correction
US7786783B2 (en) Duty cycle correction circuit with reduced current consumption
JP5425257B2 (ja) 温度特性補正回路
KR100623343B1 (ko) 레귤레이터
CN112769419B (zh) 迟滞比较器
US7336107B2 (en) Comparator circuit and control method thereof
US6894552B2 (en) Low-jitter delay cell
US6285228B1 (en) Integrated circuit for generating a phase-shifted output clock signal from a clock signal
US6940329B2 (en) Hysteresis circuit used in comparator
US20080238517A1 (en) Oscillator Circuit and Semiconductor Device
JP2011172065A (ja) レベル変換回路
JP2018500826A (ja) 差動比較器
JP2010141552A (ja) パワーオンリセット回路およびパワーオンリセット信号の生成方法
KR20090088488A (ko) 히스테리시스를 갖는 비교기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee