-
Die
Erfindung betrifft eine Verstärkerschaltung
und ein Verfahren zur Korrektur des Tastverhältnisses eines differentiellen
Taktsignals jeweils gemäß den Oberbegriffen
der unabhängigen
Patentansprüche
1 und 4.
-
Bei
synchronen Hochleistungs-Datenübertragungen
mit zwei Datenbits pro Taktzyklus, z. B. bei Systemen mit DDR-Speicherbausteinen,
ist es von größter Bedeutung,
ein maximal breites Datenauge zu erzielen. Abweichungen im Tastverhältnis des Taktsignals
erzeugen immer ein längeres
Datenbit, dem ein kürzeres
folgt, da die Daten synchron mit dem Taktsignal übertragen werden. Dieses kürzere Datenbit
beschränkt
die obere Grenzfrequenz des Systems oder Bausteins. Auf den Speicherbaustein bezogen
bedeutet dies eine niedrigere Ausbeute der hohen Geschwindigkeitsklasse.
-
Prinzipiell
gibt es zwei bekannte Methoden zur Tastverhältniskorrektur von symmetrischen
Taktsignalen:
- – Digitale Lösungen mit
Ketten von Verzögerungsschaltungen,
bei denen steigende und fallende Flanken diskret unterschiedlich
kontrolliert werden. Dadurch lassen sich die Datenaugen kontrollieren.
Nachteile sind die reduzierte Genauigkeit, die sich insbesondere
bei ultrahochfrequenten Taktsignalen auswirkt, und der große Chipflächenbedarf
solcher digitaler Lösungen.
- – Analoge
Lösungen
mit Integratoren, die eine Abweichung des Tastverhältnisses
von 50 % detektieren und einen Korrektor ansteuern.
-
Bei
den zuletzt genannten analogen Lösungen
sind bisher zwei Prinzipien bekannt:
- – Die zwei
komplementären
Anteile des Taktsignals werden kapazitiv belastet, um die Flankensteilheit
zu verringern. Dann werden die Signalanteile mit unterschiedlichen
Spannungsoffsets addiert. Dadurch verschieben sich die Schnittpunkte (vgl. US 6 169 434 B1 und US 5 572 158 A ).
- – Die
zwei komplementären
Taktsignale werden so beeinflusst, dass ihre Anstiegs- und Abfallzeit unterschiedlich
ist.
-
Als
eine dritte Möglichkeit
schlägt
die Erfindung eine analoge Lösung
vor, bei der die elektrischen Eigenschaften eines Transistorpaars
eines Differenzverstärkers
(Pufferverstärkers)
verändert und
damit die Kurvenform des Ausgangssignals des Differenzverstärkers verändert werden.
-
In
der beiliegenden 6 ist
ein der vorliegenden Erfindung und auch den bekannten analogen Korrekturprinzipien
zugrunde liegendes Blockdiagramm gezeigt, bei dem ein als Korrektor
dienender Differenzverstärker 10 das
differentielle unkorrigierte Taktsignal CLt (true) und CLc (komplementär) empfängt und
an seinem Ausgang das korrigierte komplementäre Taktsignal ACLt (true) und
ACLc (komplementär)
abgibt. Ein als Integrator wirkender Detektor 20 greift
das komplementäre
Taktsignal ACLt und ACLc am Ausgang des Korrektors bzw. Differenzverstärkers 10 ab
und gewinnt daraus ein differentielles Korrektursignal DCt (true)
und DCc (komplementär), das
der Abweichung des Taktsignals ACLt und ACLc vom idealen 50 %-Wert entspricht.
Mit dem differentiellen Korrektursignal DCt und DCc wird der als
Korrektor wirkende Differenzverstärker 10 so beaufschlagt,
dass jeweils eine positive und negative Abweichung des empfangenen
Taktsignals CLt und CLc von 50 kompensiert wird.
-
Aufgabe
der Erfindung ist es damit, eine Verstärkerschaltung und ein Verfahren
zur Korrektur des Tastverhältnisses
eines differentiellen Taktsignals anzugeben, die auf dem zuvor anhand
der 6 geschilderten Prinzip beruht und die gegen über bekannten
Schaltungen und Verfahren noch genauer und mit geringst möglichem
Aufwand in einen CMOS-Prozess integrierbar ist und die Korrektur
der Tastverhältnisabweichungen
noch höherfrequenter differentieller
Taktsignale erlaubt.
-
Diese
Aufgabe wird gemäß einem
ersten Aspekt der Erfindung gelöst
durch eine Verstärkerschaltung
zur Korrektur des Tastverhältnisses
eines differentiellen Taktsignals zu einem gewünschten Wert von 50 % mit einer
Differenzverstärkerstufe
aus einem MOS-Transistorpaar, dessen Gateanschlusspaar ein zu korrigierendes
Taktsignal empfängt
und dessen Source/Drainanschlusspaar das in seinem Tastverhältnis korrigierte
Taktsignal abgibt, und das ein Korrektursignaleingangsanschlusspaar
aufweist, das ein von einer als Integrator geschalteten und mit dem
Source/Drain-Anschlusspaar der Differenzverstärkerstufe verbundenen Detektorstufe
erzeugtes analoges Tastverhältniskorrektursignal
empfängt,
dadurch gekennzeichnet, dass das Korrektursignaleingangsanschlusspaar
durch die voneinander elektrisch getrennten Substratanschlüsse des MOS-Transistorpaars
gebildet ist, so dass das Tastverhältniskorrektursignal jeweils
die Substratspannungen und damit die jeweilige Einsatzspannung der MOS-Transistoren
des Transistorpaars gegensinnig beeinflusst.
-
Wenn
mehrere derartiger Verstärkerschaltungen
in Reihe eingesetzt werden, kann der Korrekturbereich vergrößert werden.
-
Wenn,
wie bevorzugt das MOS-Transistorpaar der Differenzverstärkerstufe
zwei NMOS-Transistoren aufweist, so können die jeweils mit dem Drainanschluss
jedes MOS-Transistors der Differenzverstärkerstufe verbundenen Stromquellen
durch p-Kanal-MOS-Transistoren
realisiert werden.
-
Gemäß einem
zweiten Aspekt der Erfindung wird die obige Aufgabe gelöst durch
ein Verfahren zur Korrektur des Tastverhältnisses eines differentiellen Taktsignals
zu einem ge wünschten
Wert von 50 % mittels eines ein MOS-Transistorpaar aufweisenden Differenzverstärkers mit
folgenden Schritten: Anlegen des zu korrigierenden Taktsignals an
einen jeweiligen Gateanschluss des MOS-Transistorpaars; Erzeugen
eines differentiellen analogen Tastverhältniskorrektursignals durch
jeweilige Integration des von jedem MOS-Transistor des Differenzverstärkers an
seinen Source/Drainanschluss abgegebenen wahren und komplementären Taktsignals
und Anlegen des so erzeugten differentiellen Tastverhältniskorrektursignals
an ein Korrektursignaleingangsanschlusspaar des Differenzverstärkers, dadurch
gekennzeichnet, dass das differentielle Tastverhältniskorrektursignal jeweils
an die elektrisch voneinander getrennten Substratanschlüsse des
MOS-Transistorpaars angelegt wird, die das Korrektursignaleingangsanschlusspaar
des Differenzverstärkers
bilden, so dass jeweils die Substratspannungen und damit die Einsatzspannungen
der MOS-Transistoren des Transistorpaars gegensinnig beeinflusst
werden.
-
Bezogen
auf das eingangs erläuterte
und in 6 gezeigte Blockdiagramm werden nach den zuvor
geschilderten erfindungsgemäßen Lösungen durch
die Korrektursignale DCt und DCc die Substratspannungen der beiden
MOS-Transistoren des Differenzverstärkers verändert. Durch Verändern der Substratspannung
verändert
sich die Einsatzspannung des jeweiligen Transistors. Somit leitet
dieser Transistor ab einer unterschiedlichen Eingangsspannung am
Gate, oder bei gleicher Eingangsspannung fließt ein unterschiedlicher Strom.
Damit lässt
sich der Entladestrom der Signale ACLt, ACLc am Ausgangsknoten zeitlich
verzögern.
So lässt
sich die Differenzverstärkerstufe
asymmetrisch betreiben und als Korrektor einsetzen.
-
Die
obigen und weitere vorteilhafte Merkmale werden in der nachstehenden
Beschreibung anhand eines bevorzugten Ausführungsbeispiels bezogen auf
die beiliegende Zeichnung näher
beschrieben. Die Zeichnungsfiguren zeigen im Einzelnen:
-
1 schematisch
eine bevorzugte Ausführungsform
einer erfindungsgemäßen Differenzverstärkerschaltung;
-
2 graphisch
ein Signalzeitdiagramm des der Differenzverstärkerschaltung gemäß 1 als Eingangssignal
anliegenden differentiellen Taktsignals;
-
3 graphisch
die Abhängigkeit
des Tastverhältnisses
(obere Kurve a) von der Änderung
der Substratspannungen des MOS-Transistorpaars T1 und T2 der Verstärkerschaltung
gemäß 1;
-
4 graphisch
ein Signal-Zeitdiagramm eines der Ausgangssignale (ACLt) bei zwei
verschiedenen Substratspannungen des Transistors T2 gemäß 1;
-
5 graphisch
jeweils die Abhängigkeit
der Einsatzspannung, des Drainstroms und des Sourcestroms eines
einzelnen NMOS-Transistors (z. B. des Transistors T2 gemäß 1 in
Abhängigkeit
von der ihm angelegten Substratspannung);
-
6 schematisch
das eingangs bereits beschriebene Blockdiagramm eines die Korrektur-Verstärkerschaltung
und die Detektorschaltung enthaltenden Regelkreises zur (analogen)
Korrektur des Tastverhältnisses
eines differentiellen Taktsignals.
-
1 zeigt
schematisch und vereinfacht ein bevorzugtes Ausführungsbeispiel einer als Differenzverstärkerstufe 1 gestalteten
erfindungsgemäßen Verstärkerschaltung
zur Korrektur des Tastverhältnisses
eines beispielhaft in dem Signal-Zeitdiagramm der 2 gezeigten
differentiellen Taktsignals CLt, CLc. Die dargestellte Differenzverstärkerstufe 1 weist ein
aus zwei NMOS-Transistoren T1, T2 bestehendes MOS-Tran sistorpaar
mit getrennten, das heißt voneinander
elektrisch isolierten Substratbereichen S1, S2 auf. Die beiden Gateanschlüsse der NMOS-Transistoren
T1 und T2 empfangen jeweils das wahre Taktsignal CLt und das komplementäre Taktsignal
CLc. Die Anschlüsse
der Substratbereiche S1 und S2 der beiden Transistoren T1 und T2
empfangen jeweils ein von einem Integrator-Detektor (6:
Ziffer 20) erzeugtes komplementäres DCc und wahres Korrektursignal
DCt als analoges Tastverhältniskorrektursignal,
mit dem die jeweilige Substratspannung und damit die jeweilige Einsatzspannung
der NMOS-Transistoren
T1 und T2 in Abhängigkeit
von den eine Abweichung des Tastverhältnisses von 50 % angebenden
Korrektursignalen DCc und DCt verändert wird, so dass der jeweilige
Transistor T1, T2 ab einer unterschiedlichen Eingangsspannung am
Gateanschluss leitet oder bei gleicher Eingangsspannung ein unterschiedlicher
Strom fließt.
An den Drainanschlüssen
der beiden Transistoren T1, T2 der Differenzverstärkerstufe 1 werden jeweils
das korrigierte komplementäre
und wahre Taktsignal ACLc und ACLt abgegriffen und zum Detektor
geführt.
Zu bemerken ist, dass die Ausgangsanschlüsse, das heißt die die
korrigierten Taktsignale ACLt und ACLc führenden Drainanschlüsse jeweils mit
einer kapazitiven Last belastet sein können. Somit arbeitet die als
Tastverhältniskorrekturschaltung verwendete
Differenzverstärkerstufe 1 asymmetrisch,
was nachstehend anhand der 3 näher erläutert wird.
In den Drain- und Sourceleitungen der beiden NMOS-Transistoren T1
und T2 sind symbolisch dargestellte Stromquellen IQ1, IQ2 und IQ3
eingesetzt, mit denen die Differenzverstärkung und der Arbeitspunkt
der beiden NMOS-Transistoren T1 und T2 einstellbar sind. Diese Stromquellen
IQ1 – IQ3 können Stromspiegelschaltungen
sein, wie sie im Stand der Technik bekannt sind.
-
2 zeigt
lediglich beispielhaft ein komplementäres Taktsignal, das aus dem
in der oberen Zeile der 2 gezeigten wahren Taktsignal
CLt und dem in der unteren Zeile der 2 gezeigten
komplementären
Taktsignal CLc besteht. Das Tastver hältnis ist z. B. als Verhältnis der
Einschaltdauer ton zur Periodendauer T des
Taktsignals definiert und ist im idealen Fall 50 % (0,5).
-
3 zeigt
graphisch Ergebnisse einer Schaltungssimulation, der die erfindungsgemäße in 1 dargestellte
Differenzverstärkerschaltung
zugrunde lag. Im oberen Teil der 3 stellt
die Kurve a die Veränderung
des Tastverhältnisses
mit der Zeit in Abhängigkeit
von der im unteren Teil der 3 dargestellten Änderung
der Substratspannung VSUB dar, wobei die
gestrichelte Kurve b die zeitliche Änderung der Substratspannung
(Korrektursignal DCc) des Transistors T1 und die untere Kurve c,
die spiegelsymmetrisch zur Kurve b verläuft, die zeitliche Änderung
der Substratspannung (Korrektursignal DCt) des Transistors T2 zeigen.
In 3 ist zu erkennen, dass sich das Tastverhältnis um
ca. 2 % verringert, während
die dem Substratbereich S1 des Transistors T1 zugeführte Korrekturspannung
DCc gemäß Kurve b
um annähernd
0,3 V wächst
und die durch die Kurve c dargestellte Korrekturspannung DCt, die
dem Substratbereich S2 des Transistors T2 zugeführt wird, um annähernd 0,3
V abfällt.
-
4 zeigt
als Simulationsergebnis den Verlauf des am Drainanschluss des Transistors
T2 abgegriffenen (korrigierten) wahren Taktsignals ACLt. Der ausgezogen
eingezeichnete Signalverlauf zeigt im Vergleich mit dem gestrichelt
gezeichneten Signalverlauf, dass die fallende Flanke bei verringertem Wert
der Substratspannung VSUB (Kurve b in 3) etwas
früher
einsetzt.
-
Die
Graphik der 5 zeigt simulierte Verläufe jeweils
der Einsatzspannung Von (ausgezogene Linie), des Drainstroms IDRAIN (strichpunktierte Linie) und des Sourcestroms
ISOURCE (gestrichelte Linie) in Abhängigkeit
von verschiedenen Substratspannungen (z. B. DCt des Transistors
T2) von –1,0
V bis +1,8 V. Ersichtlich ist, dass die Einsatzspannung Von zu höheren Werten
der Substratspannung DCt kleiner wird, das heißt, dass der Transistor bei
niedrigeren Spannungen am Gateeingang leitet. Allerdings schalten,
wie 5 zeigt, bei zu hohen Substratspannungen (ca.
1,1 V) die Diodenübergänge des Transistors
T2 durch, und der Sourcestrom ISOURCE (gestrichelte
Kurve) steigt sprungartig an. Somit ist bei der erfindungsgemäßen Verstärkerschaltung
darauf zu achten, dass die von der als Detektor fungierenden (nicht
gezeigten) Integratorstufe gelieferte Korrekturspannungen DCc und
DCt mit denen die Substratbereiche S1 und S2 jeweils der Transistoren T1
und T2 beaufschlagt werden, diesen Grenzwert von ca. 1,1 V nicht
erreichen.
-
Es
ist zu bemerken, dass sich der Korrekturbereich vergrößern lässt, wenn
mehrere solcher Verstärkerschaltungen
in Reihe eingesetzt werden. Zum Beispiel kann man mit fünf Differenzverstärkerstufen eine
Verzerrung von ca. 10 % korrigieren, wenn mit einer Stufe etwa 2
% Verzerrung des Tastverhältnisses
korrigiert werden können.
-
Zuvor
wurden anhand der 1 bis 5 ein bevorzugtes
Ausführungsbeispiel
einer Verstärkerschaltung
zur Korrektur des Tastverhältnisses
eines differentiellen Taktsignals unter Verwendung von zwei n-Kanal-MOS-Transistoren
beschrieben. Das mit einer derartigen Differenzverstärkerschaltung realisierte
Verfahren kann jedoch auch mit einer mit p-Kanal-MOS-Transistoren
realisierten Differenzverstärkerstufe
ausgeführt
werden, bei der ebenfalls das differentielle Tastverhältniskorrektursignal
jeweils an die elektrisch voneinander getrennten (isolierten) Substratanschlüsse des
MOS-Transistorpaars angelegt wird so dass getrennt die Substratspannungen und
damit die Einsatzspannungen der MOS-Transistoren des Transistorpaars
gegensinnig beeinflusst werden.
-
- 1
- Differenzverstärkerstufe
- 10
- Korrektor
- 20
- Detektor
- ACLt,
ACLc
- korrigiertes
Taktsignal (wahr und komplemen
-
- tär)
- CLt,
CLc
- wahres
und komplementäres
Taktsignal
- DCt,
DCc
- wahres
und komplementäres
Korrektursignal vom
-
- Detektor
- IQ1,
IQ2, IQ3
- Stromquellen
- S1,
S2
- Substratbereiche
der Transistoren T1, T2
- T,
ton
- Periodendauer,
Einschaltdauer des Taktsignals
- T1,
T2
- erster,
zweiter MOS-Transistor der Differenz
-
- verstärkerstufe 1
- USUB
- Substratspannung