DE3855895T2 - Taktsignal-Versorgungssystem - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf ein Taktausgabesystem in einem Rechnersystem mit mehreren Blöcken, die die Adressaten des ausgegebenen Taktsignals sind.
• In "IEEE Journal of solid-state circuits", Band SC-17, Nr. 1, Februar 1982, Seiten 51-56 ist ein Taktausgabesystem in einem Main-frame-Computer mit mehreren Blöcken offenbart, wobei jeder Block ein Adressat für das Taktsignal ist, wobei das besagte System umfaßt: eine Vorrichtung zum Erzeugen eines Taktsignals, die ein Taktsignal ausgibt, das an alle Blöcke verteilt wird; eine Teilervorrichtung, die in Abhängigkeit von dem Taktsignal arbeitet, um ein Referenzsignal zu erzeugen, das an alle Blöcke ausgegeben wird und eine niedrigere Frequenz als das Taktsignal hat; in jedem der Blöcke separate Phasenverschiebungsvorrichtungen zum Erzeugen einer variablen Verzögerung eines eingegebenen Taktsignals, das gemäß einem eingegebenen Verschiebungssignal verschoben werden soll, und in jedem der Blöcke separate Phasenvergleichsvorrichtungen, um das Verschiebesignal in Abhängigkeit von einer Phasenbeziehung eingegebener Signale zu erzeugen.
• In EF 0 282 735 A2 mit demselben Anmeldedatum wie die vorliegende Anmeldung ist ein Taktausgabesystem beschrieben, bei dem ein Referenzsignal an unterschiedliche Blöcke in im wesentlichen gleicher Übertragungszeit durch Signalleitungen mit derselben Länge ausgegeben wird, wobei das Referenzsignal verwendet wird, um die Signalverzögerungszeit eines Verzögerungseinstellschaltkreises so einzustellen, daß ein Ausgangssignal von einem Frequenzteiler, der mit dem Ausgang des Verzögerungseinstellschaltkreises verbunden ist, in Phase mit dem Referenzsignal ist.
ZUSAMMENFASSUNG DER ERFINDUNG
• Es ist eine Aufgabe der vorliegenden Erfindung; ein System für eine automatische genaue Phasenanpassung von mehreren Taktsignalen anzugeben, die jeweils eine unterschiedliche Phase gegenüber den anderen haben und wobei die Zahl der Punkte, die die genaue Phasenanpassung erfordern, reduziert ist.
• Diese Aufgabe wird erfindungsgemäß mit den Merkmalen in Anspruch 1 gelöst.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Fig. 1 ist eine Darstellung einer ersten Ausführungsform der Erfindung.
• Fig. 2 bis 7 sind Darstellungen von Komponenten der ersten Ausführungsform.
• Fig. 8 bis 10 sind Darstellungen von Konfigurationen weiterer Ausführungsformen der Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
• In Fig. 1 bezeichnet die Ziffer 111 eine Taktquelle und die Buchstaben A und B Adressaten. Die Ziffer 210 bezeichnet eine Leitung für die Übertragung eines Referenzsignals, das genau phasenangepaßt ist; Ziffer 211 eine Leitung für die Übertragung eines Taktsignals, das in etwa phasengenau ist, und Ziffer 212 eine Leitung für die Übertragung eines Auswahlsignals. Bei jedem Adressaten bezeichnen die Ziffern 120 a-d einen Verzögerungseinstellschaltkreis und die Ziffern 121 a-d einen Phasenvergleichsschaltkreis. Die Ziffern 125a bis 125d bezeichnen automatisch phasenangepaßte Taktsignale gemäß der vorliegenden Erfindung, und die Ziffern 126 a-d ein Steuersignal zum Ansteuern des Verzögerungseinstellschaltkreises. Außerdem ist ein Oszillatorschaltkreis 113 in der Taktquelle 111 für die Erzeugung eines Bezugstaktsignals mit hoher Frequenz vorgesehen, das eine Basis für Taktsignale mit verschiedenen Phasen darstellt. Ein Frequenzteilerschaltkreis 114 dient zur Erzeugung von Taktsignalen mit verschiedenen Phasen mittels Frequenzteilung des ursprünglichen Taktsignals. Ein Auswahlschaltkreis 115 dient dazu, eines der Taktsignale mit verschiedenen Phasen auszuwählen, die in dem Frequenzteilerschaltkreis 114 erzeugt wurden, und dieses als Referenzsignal 210 auszugeben. Ein Auswahlsignalerzeugungsschaltkreis 116 dient zur Erzeugung eines Auswahlsignals 212 mit einer Periode, die ausreichend lang im Vergleich zu dem Taktsignal mit verschiedenen Phasen ist, wobei das Signal 212 verwendet wird, um ein Taktsignal einer gegebenen Phase festzulegen, das durch den Auswahlschaltkreis 115 ausgewählt werden soll.
• Im folgenden wird die Funktion des Schaltkreises in Fig. 1 erläutert. Bei jedem Adressaten A und B werden die Phasen eingestellt, indem ein Taktsignal, das ungefähr phasengenau ist, von den Verzögerungseinstellschaltkreisen 120 a-d übertragen wird. Ein Ausgang der Verzögerungseinstellschaltkreise 120 a-d wird mit einem empfangenen Referenzsignal 210 verglichen, das mit der gewünschten Phase ausgegeben wird, und das Ergebnis des Vergleichs wird wieder in dem entsprechenden Verzögerungseinstellschaltkreis 120 a-d für die genaue Phasenanpassung eingespeist. Während ein Taktsignal mit anderer Phase als Referenzsignal 210 abgeschickt wird, wird andererseits das Steuersignal 126 a-d von dem Phasenvergleichsschaltkreis 121 a-d als Antwort auf ein Signal von einem Dekoderschaltkreis 118 abgeblockt, wodurch die Verzögerungszeit des Verzögerungseinstellschaltkreises 120 a-d konstantgehalten wird. Bei der wie oben erläutert konfigurierten Ausführungsform ist die Phasenanpassung nur für das Referenzsignal 210 erforderlich, und die Anpassung jeder Phase der Taktsignale, die beim Stand der Technik erforderlich ist, erübrigt sich. Es sei angemerkt, daß eine spezielle Konfiguration des Verzögerungseinstellschaltkreises 120 a-d und des Phasenvergleichsschaltkreises 121 a-d in Fig. 1 in den Fig. 2 bis 6 offenbart ist.
• Die Fig. 2 bis 5 zeigen einige Beispiele für die Verzögerungseinstellschaltkreise 120 a-d in Fig. 1. In dem Schaltkreis in Fig. 2 wird die Verzögerungszeit eingestellt durch Änderung der Lastkapazität, die an dem Ausgang des linken Gatterschaltkreises (linker Inverter) hängt, entsprechend der Steuerspannung, die an dem Ansteuerungsanschluß 203 anliegt, wobei ausgenutzt wird, daß die Kopplungskapazität einer Diode sich mit der angelegten Spannung ändert. Fig. 3 zeigt andererseits einen Schaltkreis, bei dem ein Strom, der in einen Differenziererschaltkreis fließt, eingestellt wird durch Änderung der Steuerspannung 303, und der Strom für das Aufladen einer Kopplungskapazität einer Klemmdiode wird eingestellt, um so bei 302 die Verzögerungszeit eines Eingangssignals zu steuern und hervorzurufen. Der Anschluß 304 ist mit einer Stromversorgung verbunden. Dieser Schaltkreis wird mit einem Differenzsignal an den Eingangsanschlüssen 301 oder einer Spannung auf mittlerem Pegel an einem der Eingangsanschlüsse 301 verwendet. Dieser Schaltkreis eignet sich dazu, die Verzögerungszeit zum Zeitpunkt des Abfallens aber nicht eigentlich die zum Zeitpunkt des Ansteigens zu steuern. Wenn der Ausgang nicht differentiell verwendet wird, ändert sich daher die Pulsdauer. Um diesen Nachteil zu vermeiden, kann der Schaltkreis in Fig. 2 in zwei Stufen verwendet werden. Die Schaltkreise in den Fig. 4 und 5 sind Verzögerungseinstellschaltkreise fur eine digitale Steuerung, wobei die Verzögerungszeit davon abhängt, ob das Signal über die obere oder untere Leitung übertragen wird. Diese Schaltkreise können anders als bei der analogen Steuerung der Schaltkreise in den Fig. 2 und 3 nicht kontinuierlich gesteuert werden, eignen sich aber besonders für das Erhöhen der variablen Verzögerungszeit. Insbesondere hat der Schaltkreis in Fig. 4 den Vorteil, daß die Pulsform im wesentlichen unverändert bleibt beim Erhöhen der Verzögerungszeit. Wenn ein Verzögerungseinstellschaltkreis, der bei der Erfindung eingesetzt wird, nur mit einem Schaltkreis zur digitalen Steuerung umgesetzt werden soll, ist es notwendig, mehrere Schaltkreise für unterschiedliche Anderungen der Verzögerungszeit in mehreren Stufen zu verwenden. Es ist ebenso möglich, einen Schaltkreis für eine digitale Steuerung und einen für eine analoge Steuerung kombiniert zu verwenden.
• In dem Fall, daß ein Verzögerungseinstellschaltkreis für digitale Steuerung wie in Fig.4 und 5 gezeigt verwendet wird, besteht die große "Gefahr" darin, daß die Verzögerungszeit verändert wird. Dies kann durch ein Verfahren vermieden werden, bei dem der Zeitpunkt des Schaltens der Verzögerungszeit synchronisiert wird mit dem Eingangssignal dieses Schaltkreises, so daß das Ausgangssignal selbst nach dem Schalten unverändert bleibt. Ein anderes Präventiv besteht darin, daß der Betrieb des Steuerungssystems abgeschaltet wird, um eine Änderung der Verzögerungszeit zu verhindern, nachdem die Phasenanpassung abgeschlossen wurde. Diese beiden Verfahren können natürlich kombiniert angewandt werden.
• Fig. 6 ist die Darstellung eines Beispiels für einen Phasenvergleichsschaltkreis. Wenn ein Schaltkreis dieses Typs z.B. als Verzögerungseinstellschaltkreis 120 a-d in Fig. 1 verwendet wird, bei dem dessen Verzögerungszeit mit dem Ansteigen der Steuerspannung sinkt, wird das empfangene Referenzsignal, das über die dritte Signalleitung 210 in Fig. 1 übertragen wurde, an den Gatterschaltkreis 1310 in Fig. 6 und das empfangene Taktsignal an den Gatterschaltkreis 1311 angelegt. Außerdem wird die Zeitkonstante des Integrationsschaltkreises ausreichend lang gewählt im Vergleich zu der Periode des an den Gatterschaltkreis 1310 oder 1311 angelegten Signals. Die Beziehung zwischen Eingang und Ausgang der Gatterschaltkreise 1310 und 1311 ist in den Fig. 7A und 7B dargestellt. Der Signalverlauf des Ausgangs in den Fig. 7A und 7B berücksichtigt nicht die Verzögerungszeit in den Gatterschaltkreisen 1310 und 1311. Für den Fall, daß die Phase des an den Gatterschaltkreis 1311 angelegten Signals gegenüber dem Signal verzögert wird, das an dem Gatterschaltkreis 1310 anliegt, so nimmt der Ausgangsmittelwert des Gatterschaltkreises 1311 einen Wert an, der in der Nähe des niedrigen Pegels wie in Fig. 7A gezeigt liegt. Dieser Ausgang wird über einen Zwischeninverterschaltkreis 1313 an einen Integrationsschaltkreis angelegt, so daß der Ausgangsmittelwert des Inverterschaltkreises 1313 einen Wert in der Nähe des hohen Pegels annimmt, mit dem Ergebnis, daß die Ausgangsspannung des Integrationsschaltkreises stetig steigt, wodurch die Verzögerungszeit des Verzögerungseinstellschaltkreises 120 a-d verkürzt wird. Die Phase des Signals, das an den Gatterschaltkreis 1311 angelegt wird, wird so vorverschoben. Für den Fall, daß die Phase des an dem Gatterschaltkreis 1311 anliegenden Signals gegenüber dem an dem Gatterschaltkreis 1310 anliegenden Signal vorverschoben ist, nimmt dagegen der Ausgangsmittelwert des Gatterschaltkreises 1311 einen Wert in der Nähe des Mittelwertes des hohen und niedrigen Pegels wie in Fig. 7B gezeigt an, und die Ausgangsspannung des Integrationsschaltkreises nimmt stetig ab, wodurch die Phase des an dem Gatterschaltkreis 1311 anliegenden Signals verzögert wird. Als Ergebnis sind die Signale, die an dem Gatterschaltkreis 1310 und dem Gatterschaltkreis 1311 anliegen, fast in Phase miteinander bei Gleichgewichtsbedingung. Es sei angemerkt, daß der Gatterschaltkreis 1312 ein Blindgatterschaltkreis zum Angleichen der Lastbedingungen der Gatterschaltkreise 1310 und 1311 ist. Wenn außerdem die Gatterschaltkreise 1310 bis 1313 in einem einzigen integrierten Schaltkreis in unmittelbarer Nähe zueinander angeordnet sind, so wird der Unterschied der Verzögerungszeit zwischen den Gatterschaltkreisen 1310 und 1311 geringer, wodurch sich die Genauigkeit der Phasenanpassung erhöht.
• Wenn außerdem der Effekt einer dynamischen Drift aufgrund des Rauschens der Stromversorgung oder dergleichen vermieden werden soll, so ist es erstrebenswert, daß das nicht abgeglichene Taktsignal 211 und das Referenzsignal 210 in Form eines Differenzsignals verschickt wird. Wenn außerdem einmal die Phasenanpassung abgeschlossen ist, soll der Steuerungsprozeß unterbrochen werden, um zu verhindern, daß die Verzögerungszeit des Verzögerungseinstellschaltkreises 120 a-d verändert wird, so daß diese Gefahr nicht besteht. Die spezifische Konfiguration des Auswahlschaltkreises 115 und des Dekoderschaltkreises 118 ist allgemein bekannt.
• Fig. 8 zeigt eine Modifizierung der Ausführungsform in Fig. 1. Bei dieser Modifizierung ist ein Verriegelungsschaltkreis 117 in dem Teil für das Absenden des Referenzsignals 210 in der Taktquelle 111 eingefügt, um das Referenzsignal 210 synchron zu dem Basistakt abzuschicken. Diese Anordnung stellt sicher, daß gleiche Intervalle oder Differenzen von Phasen als Referenzsignal abgeschickt werden, selbst wenn die Last des Frequenzteilerschaltkreises 114 nicht für jede Phase des Taktsignals die gleiche ist.
• Fig. 9 zeigt eine weitere Ausführungsform des Phasenanpassungsschaltkreises in dem Adressaten A oder B in der Ausführungsform in Fig. 1 und einen Verzögerungsfestwertschaltkreis 122 a-d in der Stufe, die als nächste auf den Verzögerungseinstellschaltkreis 120 a-d folgt. Wenn eine auf den Minimalwert eingestellte Verzögerungszeit des Verzögerungseinstellschaltkreises 120 a-d die Phasendifferenzen zwischen Taktsignalen übersteigt, so wird eine Konfiguration nach Fig. 9 empfohlen, bei welcher die Verzögerungszeit des Verzögerungsfestwertschaltkreises 122 a-d zunehmend in der Darstellung auf kleine Werte reduziert wird. Der Verzögerungsfestwertschaltkreis 122 a-d wird realisiert durch die Verbindung mehrerer Stufen von Gatterschaltkreisen in Reihe. In Fig. 9 können die Eingänge des Verzögerungseinstellschaltkreises 120 a-d direkt mit dem nicht eingestellten Taktsignal 211 verbunden sein.
• Fig. 10 zeigt eine andere Ausführungsform des Systems nach Fig. 1, bei der ein Taktsignals 211, das nur etwa phasengenau ist, für jede Phase einer Taktquelle 111 ausgegeben wird. Im Fall der Fig. 10 wird eine größere Zahl von Signalleitungen zwischen Taktquelle 111 und jedem Adressaten A und B erforderlich, aber nur die Referenzsignalleitung 210 erfordert genaue Phasenanpassung. Die Konfiguration nach Fig. 10 eignet sich dann, wenn die Periode eines Taktsignals über einen großen Bereich variabel gehalten werden soll oder wenn ein Verzögerungseinstellschaltkreis mit einem großen Einstellbereich nicht verwendet werden kann. Als ein Beispiel für letzteres kann die Erfindung eingesetzt werden, indem die Teile der Taktquelle zu den Endadressaten auf zwei oder mehr Stufen aufgeteilt werden, oder speziell bei der Anwendung der vorliegenden Erfindung auf Teile zwischen der Taktquelle 111 und einem Relaisschaltkreis auf jeder Verdrahtungsplatine kann die Erfindung auf Teile zwischen Relaisschaltkreis und jedem LSI auf der Verdrahtungsplatine angewendet werden.

Claims (5)

1. Taktausgabesystem in einem Rechnersystem mit mehreren Blöcken (A, B), die Adressaten des ausgegebenen Taktsignals sind, umfassend:

Vorrichtungen (113, 114) zum Erzeugen mehrerer Taktsignale mit unterschiedlichen Phasen;

eine erste Signalleitung (211) für die Übertragung eines der Taktsignale von der Taktsignalerzeugungsvorrichtung (113, 114) zu den Blöcken (A, B);

wobei jeder Block umfaßt:

Vorrichtungen (120a bis d, 121a bis d) zum Anpassen der Phase eines empfangenen Taktsignals, indem das empfangene Taktsignal durch einen Verzögerungseinstellschaltkreis (120a bis d) geschleift wird und das Ausgangssignal vom Verzögerungseinstellschaltkreis (120a bis d) verglichen wird (121a bis d) mit einem Referenzsignal (210) und ein entsprechendes Steuersignal (126a bis d) ausgegeben wird, das die Verzögerungszeit des Verzögerungseinstellschaltkreises so einstellt, daß das Ausgangssignal in Phase mit dem Referenzsignal ist; wobei das Taktausgabesystem gekennzeichnet ist durch:

eine Vorrichtung (116) zum Erzeugen eines Auswahlsignals, durch welches eines der Taktsignale, das durch die Erzeugungsvorrichtungen (113, 114) erzeugt wurde, nachfolgend bestimmt wird;

eine zweite Signalleitung (212) für die Übertragung des Auswahlsignals von der Auswahlsignalerzeugungsvorrichtung (116) zu den Blöcken (A, B);

eine Vorrichtung (115) zum Erzeugen eines Referenzsignals in Abhängigkeit von den Taktsignalen, die durch die Erzeugungsvorrichtungen (113, 114) erzeugt wurden, wobei das Referenzsignal eine Phasenreferenz des Taktsignals ist, das durch das Auswahlsignal bestimmt wurde;

eine dritte Signalleitung (210) für die Übertragung des Referenzsignals von der Referenzerzeugungsvorrichtung (115) an die Blöcke (A, B);

und dadurch, daß jeder Block umfaßt:

mehrere Verzögerungseinstellschaltkreise (120a bis d), die in Reihe geschaltet sind, und mehrere Vergleicherschaltkreise (121a bis d), wobei ein erster der in Reihe geschalteten Verzögerungsschaltkreise (120a) über seinen Eingangsanschluß mit der ersten Signalleitung (211) verbunden ist, und wobei für jeden der Verzögerungseinstellschaltkreise (120a bis d) ein entsprechender Vergleicherschaltkreis (121a bis d) vorgesehen ist, wobei jeder der Vergleicherschaltkreise (121a bis d) ein Ausgangssignal von dem jeweiligen Verzögerungseinstellschaltkreis (120a bis d), das Referenzsignal auf der dritten Signalleitung (210) und ein Ausgangssignal eines Decoderschaltkreises (118) empfängt, welcher durch die Auswahlsignalerzeugungsvorrichtung (116) gesteuert wird, um nacheinander einen der Verzögerungs einstellschaltkreise (120a bis d) zu bestimmen, so daß eines der mehreren Taktsignale (125a bis d) mit unterschiedlicher Phase ausgegeben wird, und wobei die Phase des ausgegebenen Taktsignals (125a bis d) zusammenfällt mit dem Referenzsignal auf der dritten Signalleitung (210).

2. Taktsignalausgabesystem nach Anspruch 1, bei dem die Taktsignalerzeugungsvorrichtung (113, 114) einen Oszillator (113) für die Erzeugung eines Originaltaktsignals und einen Frequenzteiler (114) zum Teilen der Frequenz des Originaltaktsignals umfaßt.

3. Taktsignalausgabesystem nach Anspruch 1, das außerdem einen Verriegelungsschaltkreis (117) zum Verriegeln des Referenzsignals von der Referenzsignalerzeugungsvorrichtung (115) synchron zum Originaltaktsignal und zum Aussenden des verriegelten Referenzsignals über die dritte Signalleitung (210) umfaßt.

4. Taktsignalausgabesystem nach einem der Ansprüche 1 bis 3, bei dem die Frequenz des Referenzsignals auf der dritten Signalleitung (210) niedriger als die des Taktsignais auf der ersten Signalleitung (211) ist.

5. Taktsignalausgabesystem nach Anspruch 1, bei dem jeder einzelne der mehreren Schaltkreise veränderbarer Verzögerung (120a bis d) an seinem Eingangsanschluß mit einer der mehreren Ausgangsleitungen (211a bis d) der besagten Taktsignalerzeugungsvorrichtungen (113, 114) verbunden ist.