DE2633471C2 - Einstellbare Schaltungsanordnung für eine elektronische Uhr - Google Patents

Description

Die Erfindung betrifft eine einstellbare Schaltungsanordnung für eine elektronische Uhr nach dem Oberbegriff des Patentanspruchs 1.

Elektronische Uhren, insbesondere solche mit einem Quarz-Kristall-Oszillator, haben im allgemeinen eine sehr hohe Ganggenauigkeit Diese Ganggenauigkeit hängt wesentlich von der Genauigkeit der Einzelelemente sb. Bei der Massenfertigung von Uhren müssen allerdings bis zu einem gewissen Grad die in der Natur der Sache liegenden Toleranzen zugelassen werden. So ist es beispielsweise üblich, einen Quarzkristall, der eine vorgegebene Eigenfrequenz besitzt, mit Hilfe eines Trimmerkondensators an die Oszillator-Schaltung anzupassen. Dabei müssen solche Quarzkristalle, die eine Eigenfrequenz besitzen, welche mit Hilfe von Trimmerkondensatoren oder ähnlichen Mitteln nicht einstellbar ist, weggeworfen werden.

Die Frequenzanpassung oder -einstellung mittels eines Trimmerkondensators hat indessen verschiedene Nachteile. So ist beispielsweise der Einstellbereich der Frequenz auf Grund der vorgegebenen natürlichen Frequenz und wegen des vorgegebenen Gütefaktors des Quarz-Kristall-Oszillators beschränkt. Da ferner Trimmerkondensator sehr groß und teuer ist, ist es kein geeignetes Bauelement für eine Armbanduhr. Außerdem bringt die Verwendung eines einsteilbaren Elements, das keine günstige Langzeitstabilität aufweist, infolge von Temperaturschwankungen und Alterungsprozessen Effekte mit sich, die der Ganggenauigkeit der Uhr entgegenwirken.

Im Hinblick auf diese Nachteile wurden die sogenannten digitalen Frequenzeinsteller in die Praxis eingeführt (DE-OS 22 19493,2241 514,22 11 441).

Die digitale Frequenzeinstellung entspricht im allgemeinen der konventionellen Frequenzeinstellung mit einem Trimmerkondensator oder einer unabhängigen Einstellvorrichtung, bei der das Teilerverhältnis der Teilerschaltung durch eine Kombination von integrierten Schaltungen verändert wird. Die üblicherweise verwendeten digitalen Frequenzeinsteller sind indessen vom sogenannten Ein-Richtune,s-Typ, bei dem der Teiler entweder mit einer Additions- oder einer Subtraktionswhaltune auseerüstet ist. Ähnlich wie bei der Frequenzeinstellung mit dem Trimmerkondensator wird hierbei die Frequenz der Quarz-Kristall-Oszillatorschaltung von dem natürlichen Wert entweder nach einem niedrigeren Wert oder nach einem höheren Wert hin geändert, nicht jedoch nach beiden Richtungen hin. Dieses Frequenzeinstellungs-System hat verschiedene Nachteile, z. B. die Einengung der Flexibilität, wenn ein Quarz-Kristall-Oszillator für Frequenzeinstellungen hergestellt wird oder die Schwierigkeit, sich der Frequenzänderung während des Alterungsprozesses des Quarz-Kristall-Oszillators anzupassen.

Es ist indessen bereits auch eine einstellbare Schaltungsanordnung für eine elektronische Uhr bekannt, die eine Teilerschaltung aufweist, mit der Additions- und Subtraktionsschaltungen verbunden sind, welche die an ihren Eingängen anstehenden Frequenzen erhöhen bzw. erniedrigen können, wobei die Steuerung dieser Additions- und Subtraktionsschaltungen über elektronische Rückkoppelungselemente erfolgt, die zwischen den Ausgängen bestimmter Teilerstufen der ^eilerschaltung und den Eingängen der Additions- nut- Subtraktionsschaltungen angeordnet sind und die mittels besonderer Frequenzeinsteller in Betrieb gesetzt werden können (DE-OS 23 49 508).

Bei dieser bekannten Schaltungsanordnung arbeiten die Frequenzeinsteller nach der Methode der variablen Frequenzteilung, bei der es erforderlich ist, den variablen Bereich des Teilungsverhäitnisses zu vergrößern, wozu viele Einstellknöpfe und Leitungen erforderlich

M sind. Jede dieser Leitungen kann auf ein erstes oder ein zweites Potential geschaltet werden und hat dabei die Aufgabe, entweder eine Addition oder eine Subtraktion zu bewirken. Die Vielzahl von Leitungen verursacht erhebliche Schwierigkeiten bei der Herstellung von kleinen elektronischen Uhren.

Der Erfindung liegt deshalb die Aufgabe zugrunde, die Zahl der Frequenzeinsteller auf einen zu reduzieren. Diese Aufgabe wird gemäß den kennzeichnenden Merkmalen des Patentanspruchs gelöst

Der mit der Erfindung erzielte Vorteil besteht insbesondere darin, daß durch die Kombination eines Trimmerkondensators mit einem Frequenzsinsteller die Frequenz um einen bestimmten Betrag geändert werden kann, wobei es möglich ist, den Einstellbereich des Trimmerkondensators wesentlich zu vergrößern. Herstellungsungenauigkeiten können auf diese Weise leicht ausgeschaltet werden, und zwar bei erheblicher Reduzierung des mechanischen Aufwands. Im Gegensatz zu . herkömmlichen Ausführungsformen, mit denen nur eine

so Plus- und eine Minus-Einstellung vorgenommen werden kann, ist es mit der Erfindung möglich, eine Plus-, eine Minus- und eine Nicht-Einstellung durchzuführen.

Die Vierfür erforderlichen drei Potentiale können auf einfache Weise gewonnen werden: das erste Potential erhält vom Erdpottntial oder Ausgangspotential der Teilerstufen, das zweite Potential von einem der Anschlüsse der Stromversorgung oder von einem Anschluß der Spule des Pulsmotors, während das dritte Potential von dem anderen Anschluß der Stromversorgung oder dem andern Anschluß der Spule des Pulsmotors gewonnen wird.

Als besonderer Vorteil der Erfindung muß es außerdem angesehen werden, daß die erfindungsgemäße einstellbare Schaltungsanordnung in Uhren mit und ohne

o5 Frequenzeinstellung eingesetzt werden kann.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt

F i g. 1 eine einstellbare Schaltungsanordnung für eine elektronische Uhr gemäß der Erfindung;

Fig.2 eine Darstellung der Impulszuge an verschiedenen Punkten der Schaltungsanordnung gemäß Fig.l;

F i g. 3 eine weitere Schaltungsanordnung gemäß der Erfindung;

F i g. 4 eine Darstellung von Impulszügen an verschiedenen Punkten der Schaltungsanordnung gemäß F i g. 3.

Sm einzelnen stellen die Zeichnungen folgendes dar:

F i g. 1 zeigt eine frequenzeinstellbare Schaltungsanordnung für eine elektronische Uhr gemäß der vorliegenden Erfindung. In Fig.l umfaßt die Frequenz-Schaltung einen Oszillarkreis 1, dessen Ausgang an den Eingang eines Negationsglicdes 2 angeschlossen ist. Am Ausgang des Negationsgliedes 2 steht ein Signal Φα. an. das auf einen Eingang des Antivalenzgliedes 3 gegeben wird. Das Ausgangssignal Φα des Antivalenzgliedes 3 aus dem Signal Q16 und dem Signal, das auf die Frequcnzcinstellungsendstelle 13 gegeben wird. Dieses Signal ist das Zuordnungssignal, welches die Additionsund Subtraktionsvorgänge steuert.

Wenn das Signal bei dem Frequenzzuteilungsstift 13 einen elektrisch offenen Zustand (OFFEN) darstellt, dann ist das Signal Φ* gleich dem Signal Q16 und schaltet fortwährend von einem elektrisch hohen Pegel (HIGH) auf einen elektrisch niedrigeren Pegel (LOW), wobei die Anzahl von HIGH und LOW gleich ist. Wenn das Signal Φ_χ auf hohem Pegel ist, dann wird das NICHT-UND-Gatter 9 geöffnet und gibt an das UND-Gatter 4 Signale weiter, wodurch eine Subtraktion durchgeführt wird. Wenn das Signal Φς auf niedrigem Pegel ist. wird das UND-Gatter 11 geöffnet und gibt Signale an das Antivalenzglied 3 weiter, wodurch eine Addition durchgeführt wird. Wenn also ein OFFEN auf die Endstelle 13 gegeben wird, schaltet das Signal^.v

"A'ird siif einen Eingang des UND-Gatiers 4 gegeben. zwischen einer gleichen Zahl von HIGH und I OW hin

Das Ausgangssignal Φ_Β wird dem Eingang der Frequenzteilerschaltung 5 zugeführt. Die Frequenzteilerschaltung 5 besteht aus sechzehn Flip-Flops, die so in Serie geschaltet sind, daß die Frequenz des Signals, das auf den Eingang des ersten Flip-Flop gegeben wird, durch jedes folgende Flip-Flop der Kette geteilt wird. Das Q-Ausgangs-Signal Q16 des sechzehnten Flip-Flops der Frequenzteilerschaltung 5 wird auf einen Eingang eines UND-Gatters 7 gegeben. Das Signal (?16 wird außerdem auf den invertierten Eingang des UND-Gatters 6 gegeben. Das Ausgangs-Signal des Q-Ausgangs des fünfzehnten Flip-Flops Q15 wird dem zweiten Eingang des UND-Gatters 6 zugeführt sowie einem Eingang des UND-Gatters 7. Das Signal Q 16 wird ferner auf den Eingang des Antriebsstromkreises 14 gegeben, während der Ausgang des Antriebsstromkreises 14 mit der Anzeigevorrichtung 15 verbunden ist. Außerdem wirrf das Signal Q 16 auf das eine Ende des Widerstandes 12 gegeben. Das andere Ende des Widerstandes 12 ist mit der Frequenzeinstellungsendstelle 13 verbunden.

Das Ausgabesignal Q 13 des dreizehnten Flip-Flops der Frequenzteilerschaltung 5 ist mit dem Takt-Eingang des Daten-Flip-Flops 10 verbunden. Der Ausgang des UND-Gatters 6 ist mit dem Daten-Eingang des Flip-Flops 10 und mit einem Eingang des UND-Gatters 11 verbunden. Der Ausgang des UND-Gatters 7 ist an den Daten-Eingang des Daten-Flip-Flops 8 und an einen Eingang des NlCHT-UND-GIiedes 9 angeschlossen.

Das <Pc/--Signal am Ausgang des Negationsgliedes 2 wird ebenfalls auf den Takteingang des Daten-Flip-Flops 8 gegeben. Das Signal Φχ von Frequenzeinstellungsstelle 13 und von Widerstand 12 ist auf einen Eingang des NICHT-UN D-Gatters 9 und auf den invertierten Eingang des UND-Gatters 11 gegeben. Das Ausgangssignal Φ_ΧΒ des NICHT-UND-Gatters 9 führt auf einen Eingang des UND-Gatters 4, während das Ausgangssignal Φχ_Λ des UND-Gatters 11 auf den anderen Eingang des Antivalenzgliedes 3 gegeben wird. Das Q-Ausgangssignal <Jl7 des Daten-Flip-Flops 8 führt auf einen Eingang des N !CHT-U N D-Gatters 9, während das Q-Signal ~Q 18 des Daten-Flip-Flops 10 auf einen Eingang des UND-Gatters 11 gegeben wird.

In Betrieb arbeitet das Negationsglied 2 als Impulsformer, um das Signal des Oszillatorkreises 1 in ein Rechtecksigp.a! umzuwandein. Außerdem arbeiten das Antivalenzgatter3 und das UND-Gatter4 als Digitaladdierer bzw. -subtraktor. Ferner ist das Signal Φχ während des Betriebs ein Kombinationssignal, bestehend und her, und dementsprechend werden gleich viele Subtraktionen und Additionen durchgeführt, was bedeutet, daß keine Frequenzeinstellung der Uhr vorgenommen wird. Wenn aber ein LOW auf den Frequenzzuteilungsstift 13 gegeben wird, dann befindet sich das Zuteilungssignal #s auf einem niedrigen Pegel und nur das UND-Gatter 11 wird geöffnet, d. h. es wird nur eine Addition beim Amivalcnzglied 3 durchgeführt Somit wird die Frequenz 'er Schaltungsanordnung zu größeren Werten hin eingestellt. Wenn dagegen ein HIGH auf die Frequenzeinstellungsendstelle 13 gegeben wird, wird nur das U N D-Gatter 9 geöffnet, wobei eine Subtraktion bei dem UND-Gatter 4 erfolgt. Folglich wird die Frequenz der Schaltungsanordnung verringert, wenn ein HIGH auf die Frequenzeinstellungsstelle 13 gegeben wird. Aus der vorangegangenen Beschreibung geht hervor, daß, je nachdem, ob man ein HIGH, ein LOW oder ein OFFEN auf die Frequenzeinstellungsendstelle gibt, drei klar unterschiedene Arbeitsphasen in der Schaltungsanordnung auftreten können.

In der Praxis werden bei der vorstehend beschriebenen Ausführungsform die Addition und die Subtraktion nacheinander innerhalb einer Sekunde durchgeführt Es ist indessen prinzipiell möglich, Additionen und Subtraktionen nacheinander mit einer Frequenz von 2" durchzuführen (wobei π eine positive ganze Zahl ist). Schließlich liegt die ideale Zeit, um ein wünschenswertes Verhältnis mit dem Zeitzähler zu erzielen, unter zwei Sekunden, obgleich es nicht unmöglich ist, mit einer mehr als zwei Sekunden währenden Zeitspanne zu arbeiten.

F i g. 2 stellt ein Zeitdiagramm dar, in dem die ImiAilsformen an verschiedenen Punkten der Darstellung von Fig.! gezeigt werden. In dem Zeitdiagramm der F ι g. 2 wird das Verhältnis zwischen dem Zuteilungssignal #s und dem Taktimpulssignal Φα. einerseits und den Signalen Φχα. Φχβ andererseits sowie dem auf die Frequenzteilerschaltung 5 gegebenen Eingabesignal Φβ gezeigt In dem Teil A der Fig.2 ist der zeitliche Zustand zu sehen, in dem das Signal, das auf den Frequenzzuteitungsstift 13 gegeben wird, ein OFFEN ist, so daß folglich sowohl Additionen wie Subtraktionen im Wechsel durchgeführt werden können. In Teil B der F i g. 2 wird der Zustand gezeigt, in der ein HIGH auf den Frequenzzuteilungsstift 13 gegeben wird, so daß nur Subtraktionen durchgeführt werden können. Der Teil C der F i g. 2 zeigt den Zustand, in dem ein LOW auf den Frequenzzuteilungsstift 13 gesandt wird, so daß nur Additionen durchgeführt werden können.

Da es in der Tat möglich ist, das Teilungsverhältnis der Frequenzteilerschaltung 5 in drei verschiedene Zustände zu bringen, ist es im Sinne der vorliegenden Erfindung auch möglich, elektronische Uhren mit gleichbleibender Ganggenauigkeit in Massenproduktion herzustellen, wobei die Quarz-Kristall-Oszillatoren im Hinblick auf ihre natürlichen Frequenzen in drei Gruppen eingeteil; *nd dann jeweils mit einem der entsprechenden Teilur.gsverhältniswerte der Frequenzleilerschaltung 5 kombiniert werden. Da die drei verschiedenen Teilungsverhältniszuteilungen durch einen einzigen Frequenzzuteilungsstift 13, der in der integrierten Schaltung vorgesehen ist, realisiert werden können, wird die Anzahl der äußeren Stifte der integrierten Schaltung reduziert, wodurch eine Kostenminderung und eine Verbesserung der Betriebszuverlässigkeit erreicht werden kann. Schließlich sind auch feinere Einstellungen der Frequenz möglich, indem man die Zahl der F'ccjucnzzü'cüungsstifts erhöht und jeder" S'.'f? fine andere bit-Zeit zuweist.

F i g. 3 zeigt eine zweite frequenzeinstellbare Schaltungsanordnung für eine elektronische Uhr. Die Anordnung der Fig.3 enthält ein Negationsglied 101 mit einem Rückkopplungswiderstand 102, welcher zwischen Ein- und Ausgang des Negationsgliedes liegt. Sie enthält ferner einen Stabilisierungswiderstand, der vom Ausgang des Negationsgliedes 101 bis zum Anschluß 150 führt. Der Eingang des Negationsgliedes 101 ist mit einem Anschluß 151 verbunden. Ein Quartz-Kristall-Oszillator 104 ist zwischen den Anschlüssen 150 und 151 vorgesehen, während ein Trimmerkondensator 105 zwischen dem Anschluß 150 und Erde und ein Kondensator 106 zwischen dem Anschluß 151 und Erde angeordnet ist. Ein zweiter Kondensator 107, der dem Kondensator 106 gleicht, und der für den Fall gezeigt wird, daß eine integrierte Schaltung vorgesehen ist, ist künstlich und für die Schaltungsanordnung dieser Darstellung nicht von Bedeutung. Das Ausgangssignal des Negationsgliedes 101 wird in das Negationsglied 108 eingegeben, und der Ausgang des Negationsgliedes 108 stellt das Signal (P dar, das in den ^-Eingang des Flip-Flops 109 gespeist wird. Das Flip-Flop 109 ist die erste Stufe der Teilerstufen, auf welche der Ausgang des Negationsgliedes 101 gegeben wird. Außerdem wird der Ausgang des Negationsgliedes 101 auch auf den Φ-Eingang des Flip-Flops 109 gegeben, während das Q-Ausgangssignal Q1 dem Eingang des Antivalenzgliedes 110 zugeführt wird, das die Addition vollzieht. Der Rücksetzeingang des Flip-Flops 109 ist mit dem Ausgang des NICHT-ODER-Gatters 131 verbunden.

Das Ausgangssignal Φ_ο des Antivalenzgliedes UO wird auf den Eingang des NlCHT-UND-Gatters 111 gegeben, welches die Funktion des Subtrahierens ausübt Ferner speist es den Takteingang des Daten-Flip-Flops 127. Das Ausgangssignal des NICHT-UND-Gatters 111 wird direkt auf den £-Eingang des Flip-Flops 2 gegeben. Es wird außerdem dem ^-Eingang des Flip-Flops 2 zugeführt, nachdem es durch das Negationsglied 112 gelaufen ist (das Ausgangssignal des Negationsgliedes 112 wird mit Φ\ bezeichnet), wobei das Flip-Flop 2 das erste Flip-Flop der Flip-Flops 2 bis 9 ist, die a]s einheitlicher Block 113 gezeigt werden.

Im Block 113 wird der Q-Ausgang jedes Flip-Flops mit dem #-Eingang des nächsten Flip-Flops verbunden, w_ährend der Q-Ausgang jedes Flip-Flops mit dem ^-Eingang des nächsten Flip-Flops und dem Ausgangs-Signal Q9 des letzten Flip-Flops verbunden ist. Das Flip-Flop 9 wird zum Eingang von Flip-Flop 10, Block 114, und zum Eingang des NICHT-UND-Gatters 118, während das O-Ausgangssignal des Flip-Flops 9 mit dem Φ-Eingang des Flip-Flops 10, Block 114, verbunden ist. Der Q-Ausgang des Flip-Flops 10, Block 114, wird zum <P-Eingang des Flip-Flops 11 in Block 115, während das Q-Ausgangssignal φ 10 sowohl zum ^Eingang des Flip-Flops 11 als auch zum Eingang des NICHT-UND-Gatters 117 wird. Block 115 besteht aus den Flip-Flops 11 bis 15, wobei die Q-Ausgängc eines jeden Flip-Flops mit dem <AEingang des nächster^ Flip-Flops verbunden sind und der Q~-Ausgang in den ^-Eingang des nächsten Flip-Flops gespeist wird. Das Q~-Ausgangs-Signal 7) 15 des Flip-Flops 15 wird auf das NICHT-UND-Gatter 116 gegeben. Außerdem sind alle Rücksetzeingänge der Flip-Flops 2 bis 15 (113, 114 und 115) mit dem Ausgang des NICHT-ODER-Gatters 131 verbunden.

Das NICHT-UND-Gatter 116 und das NICHT-UND-Gatter 117 sind so miteinander verbunden, daß sie ein RS-Flip-Flop bilden. Die Eingangssignal des NICHT-UND-Gat'.ers 116 sind das Signal^? 15 und der Ausgang des NICHT-UND-Gatters 117. Der Ausgang des NICHT-UND-Gatters 116 ist mit dem Eingang des NICHT-UND-Gatters 118 verbunden. Der Ausgang des NICHT-UND-Gatters 116 ist außerdem mit dem Eingang des NICHT-UND-Gatters 117 verbunden.

Der Ausgang Φ,ν des NICHT-UND-Gatters 118 ist direkt mit dem ίΡ-Eingang des Flip^Flops 120 und über ein Negationsglied 119 mit dem ^-Eingang des Flip-Flops 120 als auch mit dem Eingang der NICHT-ODER-Gatter 131 und 132 verbunden. Der Eingang des NICHT-UND-Gatters 121 ist mit dem Q-Ausgang des Flip-Flops 16 (120) und der Q-Ausgang des Flip-Flops 16 ist mit dem Eingang des NICHT-UND-Gatters 122 verbunden. Der Rücksetz-Eingang des Flip-Flops 16

(120) ist gleichzeitig der Ausgang des NICHT-UND-Gatters 132. Die Ausgabe des NICHT-UND-Gatters 121 wird zum Signal Φι·ά nachdem sie das Negationsglied 123 passiert hat und sie wird dann auf den Anschluß 141 gegeben. Außerdem wird die Ausgabe des NICHT-UND-Gatters 122 zum Signal Φ_Ρλ, nachdem es über das Negationsglied 124 gelaufen ist. Von dort wird es auf die Anschlußstelle 140 gegeben, wobei es gleichzeitig an den Eingang des NICHT-UND-Gatters 125 angelegt wird.

Die Enden der Spule 145 sind mit den Anschlußstellen 140 bzw. 141 verbunden. Der Umschalter-Anschluß 143 ist mit der Anschlußstelle 140 und der Umschalter-Anschluß 144 mit der Anschlußstelle 141 verbunden. Der Umschalterkontakt 142 ist mit der Anschlußstelle 139 und dem Eingang des NICHT-UND-Gatters 125 verbunden, mit dem 0-Eingang des Flip-Flops 17 (129) und mit dem ^-Eingang des Flip-Flops 17 über ein Negationsglied 146. Ferner ist der Umschaltkontakt 142 über den Widerstand 138 geerdet. Die Ausgabe des NlCHT-UND-Gatters 125 wird zum Signal Φ'_ΡΑ, nachdem sie das Negationsglied 126 passiert hat, und sie wird dem Eingang des NICHT-UND-Gatters 128 sowie dem Daten-Eingang des Daten-Flip-Flops 127 zugeführt Der Q-Ausgang des Daten-Flip-Flops 127 ist mit dem Eingang des Subtraktions-NICHT-UND-Gatters 111 verbunden. Dagegen wird das Q-Ausgabe-Signal Φτ des Flip-Flops 17 (129) auf den Eingang des Antivalenzgliedes HO gegeben.

Die erste Anschlußstelle 136 für die Nulleinstellung

b5 wird über den Widerstand 134 geerdet und ist mit dem Eingang des NICHT-ODER-Gatters 130 verbunden. Das Ausgangs-Signal des NICHT-ODER-Gatters 130 wird auf den Eingang des NICHT-ODER-Gatters 131

10

15

20

25

JO

gegeben. Die zweite Anschlußstelle 137 für die Nullcinstellung wird über den Widerstand 135 geerdet und ebenfalls mit dem Eingang des NICHT-ODER-Gatters 130 sowie mit dem Eingang des NICHT-ODER-Gatters 132 über das Negationsglied 133 verbunden.

Hier soll darauf hingewiesen werden, daß bei einer bevorzugten Ausführungsform der Erfindung alle Elemente innerhalb Jer gepunkteten Linie in Fig.3 auf einem einzigen integrierten Schaltkreis von CMOSlC (complimentary metal oxide semi-conductor integrated circuit) vorgesehen werden können, wobei die Herstellungskosten stark reduziert und die Montagearbeiten weitgehend erleichtert werden.

Während des Betriebs erzeugt der Quarz-Kristall-Oszillator zusammen mit dem Negationsglied 101 und dem Kondensator 107 ein Oszillationssignal von spezifischer Frequenz. Dieses Signal und das von dem Negationsglied 108 invertierte Signal werden von dcrn Flip-Flop 1 (!09) geteilt. Das Signa! des Flip-Flops 1 (109) wird dem Eingang des Antivalenzgliedes 110 zugeführt und geformt (wie weiter unten erläutert wird), worauf eine Subtraktion durch das NICHT-UND-Gatter 111 folgt (wie weiter unten erläutert wird). Das invertierte Signal des Negationsgliedes 112 wird dann durch die Flip-Flops 2 bis 9 geteilt und sodann weiter geteilt durch die Flip-Flops 14 sowie die Flip-Flops 11 bis 15. Da die Frequenz des Quarz-Kristall-Oszillators 32 768 Hz beträgt, ist die Periode für das Ausgabcsignal 115 eine Sekunde. Die für den Antrieb des lmpulsmotors benötigte Impulsbreite wird von einer pulsformenden Schaltung erzeugt, die aus den Gattern 116, 117 und 118 besteht, wobei diese Pulsformung dadurch erreicht wird, daß das logische Produkt der Ausgaben Q und ~Q des Flip-Flops 16 (120) gebildet wird. Die Zeiger des Ziffernblattes der Uhr (nicht abgebildet) arbeiten schrittschaltend, weil der Strom durch die Spule 145 des Schrittmotors seine Richtung einmal pro Sekunde umkehrt, was dadurch erreicht wird, daß nach Verstärkung durch die Treiber-Negationsglieder 123 und 124 die /weiphasigen Ausgangssignale verbunden und auf die Anschlußstellen 140 und 141 gegeben werden.

Abgesehen von derobe-; beschriebenen Arbeitsweise der Schaltungsanordnung liegt der Kern der Erfindung in der Art und Weise, wie das Additions-Antivalenzglied 110 und das Subtraktions-NICHT-UND-Glied 111 arbeiten; eine ausführliche Erläuterung hierzu folgt weiter unten.

Der Addierer ist im wesentlichen ein Phasenschieber mit einem Antivalenzstrotnkreis, während die Subtraktion durch Schließen des Tores für eine bestimmte Zeitspanne bewirkt wird. Auf diese Weise werden die Operationen der Divisionsschaltungen 113,114,115 und 120 beeinflußt. Da die Schwingungsperiode der Oszillation des Quarz-Kristall-Oszillators etwa 30 Mikro-Sekunden beträgt, betragen die Zeitspannen für die logische Eins und die logische Null jeweils 30 Mikro-Sekunden. Ein Eingang des Antivalenzgliedes 110 ist mit dem Ausgabe-Signal <? 1 des Flip-Flops 1 (109) verbunden und sein zweiter Eingang wird von dem Flip-Flop 17 (129) gespeist. Das Ausgangs-Signal für die Motorspule wird in das Flip-Flop 17 (129) gegeben, wenn entweder der Schalterkontakt 142 an den Umschalteranschluß 143 oder an dem Umschalteranschluß 144 angeschlossen ist. Der Zustand des Signals, das in die Motorspulc 145 gespeist wird, wechselt alle zwei Sekunden.

Die Signalformen an verschiedenen Puokten der Schaltungsanordnung gemäß Fig.3 werden in Fig.4 dargesteHL Wie die F i g. 4 zeigt, ändert das Ausgabesignal des Antivalenzgliedes 110 seinen Zustand, wenn eine Zustandsänderung in dem Ausgabesignal Φτ des Flip-Flops 17 (129) eintritt. Folglich wird ein Impuls addiert, der einer Phasenverschiebung entspricht, die von der Verzögerung bei der Arbeitsweise der Divisionsschallung 113 herrührt. Die F i g. 4 zeigt den Fall, in dem das Signal tfvdes Flip-Flops 17 (129) von einer logischen Null auf eine logische Eins wechselt, doch sollte beachtet werden, daß die Addition in entsprechender Weise vollzogen wird, wenn das Signal von Eins auf Null wechselt. Da die Addition mit einem alle zwei Sekunden zugefügten Impuls ausgeführt wird, wird die Ausgabephase von Φ,, mit einem Zeitzuwachs von einer halben Zeitspanne vorgerückt. Da der Betrag der Phasenvorrükkung alle zwei Sekunden 30 Mikro-Sekunden beträgt, ist die Phasenvorrückung 15 Mikro-Sekunden pro Sekunde. Die Subtraktion wird foldendermaßen durchgeführt. Da das Ausgangssignal Φ,, des Antivalenzgliedes 110 eine Impulsserie mit einer 60 Mikro-Sekunden-Periodc ist (die Zeit, in der eine Addition durchgeführt wird, nicht mitgerechnet), und wenn ein einzelner Impuls durch irgendein Mittel abgezogen wird, gelangt das Eingangssignal 60 Mikrosekunden später in die Teilerschaltung 113 als im Normalfall. Folglich wird das auf die Anschlußstellen 140 und 141 gegebene Ausgangssignal ebenfalls um 60 Mikro-Sekunden verzögert. Um eine Verzögerung von 15 Mikro-Sekunden pro Sekunde tu erreichen, wird zunächst eine Verzögerung von 60 Mikro-Sekunden pro 2 Sekunden mit Hilfe eines Subtraktors 111 hergestellt und dann um 30 Mikro-Sekunden nach vorn verschoben, wobei zwei Addierer verwendet werden. Mit anderen Worten: eine Verschiebung von (—60 + 30) dividiert durch 2 = —15 Mikro-Sekunden wird erreicht.

Aus der obigen Erläuterung geht hervor, daß ein Vorschub von 15 Mikro-Sekunden lediglich mit Hilfe einer Addition erreicht wird, während eine Verzögerung von 15 Mikrosekunden dadurch ermöglicht wird, daB eine Addition und eine Subtraktion durchgeführt wird. Außerdem wird während des Subtraktionsvorgangs der Umschaltcrkontakt 142 mit der Anschlußstelle 143 verbunden, so daß das Ausgabesignal des Negationsgliedes 124 auf die Gatter 125 und 126 geleitet wird, welche eine Phasendiskriminatorschaltung bilden. Das Signal am Ausgang der Phasendiskriminatorschaltung wird in die Dateneingabe des Datcn-Flip-Flops 127 gespeist. Da das Signal des Umschalterkontakts 142 auch auf das Gatter 128 mit der Verzögerung von einer Periode gegeben wird, welche durch das Signal des Antivalenzgliedes 110 verursacht wurde, wird die Ausgangs-Kurvenform des Signals Φ11 über eine Zyklusperiode (60 Mikro-Sekunden) zu Null. Hieraus ergibt sich eine Subtraktion, weil der Subtraktor 111 den Zustand seines Ausgangssignals nicht verändert.

Richtet man seine Aufmerksamkeit auf das Signal Φ\ in F i g. 4, so ist ersichtlich, daß es sich wie Φ_ο verhält solange Φ_ο eine logische Eins ist, doch erscheint kein Signal bei Φ\, wenn Φα eine logische Null ist. Schließlich verhält sich Φ_ο ähnlich, wenn Φτ von einer logischen bo Null zu einer logischen Eins überwechselt und eine Addition durchgeführt wird.

Folglich wird durch eine einzige Eingabe-Anschlußstelle 139 eine 3-Slufcn-Logik aufgebaut, was ein wesentlicher Bestandteil der Erfindung ist. Denn es werden bi Verzögerungen und Beschleunigungen von 15 MikroSekunden erreicht, indem man den Umschalterkontakt 142 mit der Eingabeanschlußstelle 139 zwischen den Anschlußstellen 143 und 144 hin- und hersciialtet, die

40

50

nit den Anschlußstellen 140 bzw. Ί41 verbunden sind. Wenn der Umschalterkontakt 142 nicht mit den Punki: η 143 und 144 verbunden ist, wird das Signal des Quarz-Kristall-Oszillators auf normale Weise geteilt, da die Steuersignale (P₇-und Φ>ι für den Addierer 110 und der Subtraktor Ul ihre Zustände nicht verändern und das Signal vom Flip-Flop 1 (109) ohne Verzögerung oder Beschleunigung an die Teilerschaltung 113 weitergegeben wird. Deshalb ist es möglich, drei Arten von Einstellungen vorzusehen, nämlich plus bzw. minus 15 Teile pro Million sowie Null, bezogen auf die Grundfrequenz des Quarz-Kristall-Oszillators. Wenn die Schaltung in Form einer integrierten Schaltung ausgeführt wird, dann ka.in riie Verbindung für den aus drei Möglichkeiten ausgewählten Zustand erleichtert werden, indem die Anschlußstelle 139 zwischen die Anschlüsse 140 und 141 gelegt wird.

Um das System für eine Zeitanzeigevorrichtung zu nutzen, muß eine Rücksetzeinrichtung vorgesehen werden. Hierbei sind zwei Rücksetzanschlußstellcn 136 und 137 vorgesehen, so daß die Flip-Flops 1 bis 15 wieder in die Ausgangsstellung gebracht werden, wenn die Anschlußstelle 136 zur logischen Eins wird, und daß die Flip-Flops 1 bis 16 in die Ausgangsstellung zurückgebracht werden, wenn die Anschlußstelle 137 zur logisehen Eins wird. Da ein Flip-Flop 16 (120) nicht in seine Ausgangsstellung zurückgesetzt wird, wenn die Anschlußstelle 136 benutzt wird, zeigt es den Zustand unmittelbar vor der Zuführung des Rücksetzsignals an. Folglich ist das an der Ausgabeansc'alußstelle erschei- jo nende Signal dem vorherigen entgegengesetzt. Andererseits wird es, da die Flip-Flops 1 bis 16 in ihre Ausgangsstellung zurückgesetzt werden, wenn die Anschlußstelle 137 zur logischen Eins wird, in der Art logisch aufgebaut, daß der erste Ausgabeimpuls stets bei der Anschlußstelle 141 erscheint, nachdem das Rücksetz-Signal freigegeben worden ist. Diese Überlegung ist in das Konzept dnbezogen, so daß eine freie Wahl der Betriebsweisen in Abhängigkeit von Struktur und Konstruktion der jeweiligen Uhr möglich ist. 4u

Auch ist die Schaltungsanordnung so konzipiert, daß ein zugeführtes Rücksetzsignal keine Rücksetzung der Flip-Flops bewirkt, wenn, solange der Ausgangsimpuls noch nicht verschwunden ist, ein Ausgangs-Impuls auf der Spule 145 ansteht.

Wie oben bereits ausführlich dargelegt wurde, bringt der Gebrauch einer frequenzeinstellbaren Schaltung für eine elektronische Uhr gemäß der vorliegenden Erfindung Vorteile mit sich: Es sind größere Korrekturen von Frequenzabweichungen, bezogen auf eine gewünschte Frequenz, möglich, wobei die Abweichungen durch parametrische Schwankungen im Quarz-Oszillator, in der Oszillatorschaltung etc. hervorgerufen werden. Ferner werden Additionen und Subtraktionen bei dieser Erfindung mit plus oder minus 15 Teile pro Million durchgeführt, aber das Prinzip kann auf andere Bereiche, wie plus oder minus 30 Teile pro Million, plus oder minus 7,5 Teile pro Million etc. ausgedehnt werden. Da bei dem Ausführungsbeispiel Addierer und Subtraktor nach einem Ein-Stufen-Teiler angeordnet sind, gibt es während des Betriebs keinen wesentlichen Mehrverbrauch an Energie. Da ferner die Frequenzeinstellung durch Hinzufügen einer einzigen Anschlußstelle erreicht werden kann, werden keine ungünstigen Folgen bezüglich der Größe und der Kosten entstehen, wenn bs ein integrierter Schaltkreis verwendet wird. Außerdem ist es möglich, verschiedene Uhrentypen mit derselben integrierten Schaltung zu betreiben, da zwei Arten von Rücksetzanschlußstellen vorgesehen sind. Für den Durchschnittsfachmann ist im übrigen ohne weiteres zu erkennen, daß, auch wenn die oben beschriebene Ausführungsform für einen Schrittmotor ausgelegt ist, eine

■-, ähnliche Technik für Uhren mit lichtemittiere-iden Dioden, Flüssigkristallen oder anderen Arten digitaler Anzeigen Anwendung finden kann.

Es versteht sich jedenfalls, daß die oben beschriebenen Ausführungen nur beispielhaft sind und nur wenige

ι» der zahlreichen möglichen spezifischen Ausgestaltungen zeigen können, welche Anwendungen des Grundgedankens der vorliegenden Erfindung darstellen.

Schließlich sind für den Fachmann noch viele andere Ausgestaltungen realisierbar, die dennoch auf der vorliegenden Erfindung beruhen und von ihrem Schutzumfang erfaßt werden.

Hierzu 3 Blatt Zeichnungen

Claims (15)

Patentansprüche:

1. Einstellbare Schaltungsanordnung für eine elektronische Uhr mit

— einem Oszillator für die Erzeugung eines periodischen Signals konstanter Frequenz,

— einer aus Teilerstufen bestehenden Teilerschaltung, die ein Ausgangssignal abgibt, welches einem Antriebsstromkreis zugeführt wird, der eine Anzeigeeinheit antreibt,

— einer Reihenschaltung von Additions- und Subtraktionsschaltungen, deren Eingang mit dem Oszillator oder dem Ausgang einer Teilerstufe, und deren Ausgang mit dem Eingang einer folgenden Teilerstufe verbunden ist.

— elektronischen Rückkopplungselementen, die zwischen den Ausgängen bestimmter Teilersiufen und Steuereingängen der Additions- und Subtrakiionsschaiiung angeordnet sind und die Additionsschaltung und die Subiraktionsschaltung steuern,

— einem, auf die drei Schaltzustände Erhöhung oder Verringerung oder Konstanthaltung der Zahl der Eingangsimpulse an. einem mit der Reihenschaltung beschaltcten Eingang der Teilcrstufe einstellbaren Frequenzeinsteller, der mit den elektronischen Rückkopplungselemcntcn verbunden ist und der, wenn er nicht zusätzlich beschalte: ist, auf einem ersten Potential liegt, wobei sich ein erster Schaltzustand einstellt, und bei dem bei Beschallung mit einem zusätzlichen zweiten Potential ein zweiter Schaltzustand einstellbar ist. dadurch gekennzeichnet,

daß eine Frequenzeinstellung über eine einzige Leitung des Frequenzeinstellers erfolgt, an welche das erste Potential über ein Impedanzelcment fest angelegt ist und das zweite Potential zur Einstellung des zweiten Schaltzustandcs oder ein drittes Potential zur Einstellung eines dritten Schaltzustandes direkt angelegt werden kann.

2. Einstellbare Schaltungsanordnung nach Patentanspruch !,dadurch gekennzeichnet, daß

45

— der erste Schaltungszustand, bei dem eine gleiche Anzahl Impulse addiert und subtrahiert werden, wobei die Zahl der Eingangsimpulsc der der Reihenschaltung (3 und 4 in Fig. 1) nachgeschalteten Teilerstufen (5 in Fig. 1) unverändert bleibt, dadurch erreicht wird, daß das Impedanzelement (12 in Fig. I) mit dem Ausgang der Teilerschaltung (Q 16 in Fig. 1) verbunden ist,

— der zweite Schaltungszustand, bei dem die Zahl der Eingangsimpulse der der Reihenschaltung nachgeschalteten Teilerstufen erhöht wird, da- ho durch erreicht wird, daß das an den Frequenzeinsteller (13 in Fig. 1) gelegte zweite Potential ein niedriges Potential (»L«-Pegel) ist,

— der dritte Schaltungszustand, bei dem die Zahl der Eingangsimpulsc der der Reihenschaltung μ nachgeschahcien Tcilerstufen verringert wird, dadurch erreicht wird, daß das an den Frequenzeinstellcr gelegte dritte Potential ein ho

hes Potential (»H«-Pegel) ist.

3. Einstellbare Schallungsanordnung nach Anspruch 1. dadurch gekennzeichnet, daß

— der erste Schaltungszustand, bei dem die Zaki der Eingangsimpulse der der Reihenschaltung (110 und 111 in F i g. 3) nachgeschalteten Teilersiufe (2 in 113 in Fig.3) unverändert b'eibt, dadurch erreicht wird, daß das Impedanzelement (138 in Fig.3) fest mit einem niedrigen Potential (Erde in F i g. 3) verbunden ist,

— der zweite Schaltungszustand, bei dem die Zahl der Eingangsimpuise der der Reihenschaltung nachgeschalteten Teilerstufe erhöht wird, dadurch erreicht wird, daß das an den Frequenzeinsteller (139 und 142 bis 144 in F i g. 3) gelegte zweite Potential die Impulsspannung eines ersten Anschlusses der Spule eines Impulsmotors (141 und 144in Fig.3)ist.

— der dritte Schaltungszustand. bei dem eine Anzahl von Impulsen addiert und eine höhere Anzahl von Impulsen subtrahiert wird, wobei die Zahl der Eingangsimpulse der der Reihenschaltung nachgeschalteten Teilerstufe verringert wird, dadurch erreicht wird, daß als drittes Potential die Imrjulsspannung eines zweiten Anschlusses der Spule des Impulsmotors (140 und 143 in Fig.3), die mit der Impulsspannung des ersten Anschlusses der Spule nicht in Phase ist, an den Frcquenzeinsleller gelegt ist.

4. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zweite Potential und das dritte Potential durch Abgriffe einer elektrischen Spannungsquelle gebildet werden.

5. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Größe der Frequenzeinstellung von der Kombination der Anzahl der Additions- und Sub'.raktionsschaltungs-Betätigungen abhängt.

6. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Größe der Frequenzeinstellung 0 und ± 15 Teile je Million χ 2" ist, wobei η eine ganze Zahl darstellt.

7. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Additions- und Sublraktionsschaltungen unmittelbar vor der ersten Stufe der Teilerschaltung (5) angeordnet sind.

8. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Additions- und Subtraktionsschallungen zwischen der ersten und der zweiten Teilcrstufe (109,113) angeordnet sind.

9. F.instellbarc Schaltungsanordnung nach Anspruch I, dadurch gekennzeichnet, daß die Additionsschaltungen eine Anlivalenzschaltung (3, 110) enthalten.

10. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeit, mit der die Additionsschaltungen arbeilen, eine andere ist als die, mit der die Sublraktionsschaltungen arbeiten.

11. Einstellbare Schaltungsanordnung nach Anspruch I, dadurch gekennzeichnet, daß ein Zyklus des Additions- und Subtraktionsvorgangs nach 2 Sekunden beendet ist.

12. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daB die Eingangsfrequenz der Teilerschaltung (5,113) dadurch bestimmt wird, daß die Additions- und Subtraktionsschaltungen unabhängig voneinander gesteuert werden.

13. Einstellbare Schaltungsanordnung nach Anspruch I₁ dadurch gekennzeichnet, daß die Eingangsfrequenz der Teilerschaltung (5, 113) dadurch bestimmt wird, daß die Additions- und Subtraktionsschaltungen parallel gesteuert werden.

14. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Subtraktionsschaltungen UND-Gatter(4,111) enthalten.

15. Einstellbare Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Schaltmittel vorgesehen sind, welche in einer ersten Stellung nur die Additionsschaltungen und in einer zweiten Stellung nur die Subtraktionsschaltungen und in einer dritten Stellung nacheinander die Additions- und Subtraktionsschaltungen aktivieren.