DE2841709C2 - Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik - Google Patents

Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik

Info

Publication number
DE2841709C2
DE2841709C2 DE19782841709 DE2841709A DE2841709C2 DE 2841709 C2 DE2841709 C2 DE 2841709C2 DE 19782841709 DE19782841709 DE 19782841709 DE 2841709 A DE2841709 A DE 2841709A DE 2841709 C2 DE2841709 C2 DE 2841709C2
Authority
DE
Germany
Prior art keywords
pulse
flip
chain link
functional
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19782841709
Other languages
English (en)
Other versions
DE2841709A1 (de
Inventor
Dieter Dipl.-Ing. 8900 Augsburg Karlstetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782841709 priority Critical patent/DE2841709C2/de
Publication of DE2841709A1 publication Critical patent/DE2841709A1/de
Application granted granted Critical
Publication of DE2841709C2 publication Critical patent/DE2841709C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54Ring counters, i.e. feedback shift register counters

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Die Erfindung betrifft eine neue Variante einer Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik, bei denen der Signalausgang eines jeden Kettengliedes mit Ausnahme des letzten jeweils nur mit dem Signaleingang des nachfolgenden Kettengliedes verbunden ist und alle Kettenglieder synchron durch einen gemeinsamen Takt gesteuert werden. Eine solche Schaltungsanordnung ist für sich z. B. durch die DE-PS 23 10 624, F i g. 2 vorbekannt.
Eine derartige Anordnung ergibt sich, wenn sogenannte Zähl-Flipflop in Reihe geschaltet werden, wobei der Ausgang eines Zähl-Flipflops jeweils auf den Eingang des nachfolgenden Zähl-Flipflops einwirkt und dieses steuert. Da jedes Zähl-Flipflop nur bei jedem zweiten Eingangsimpuls seine Schaltiage ändert, wirkt jedes Zähl-Flipflop wie ein Teiler, der eine zugeführte Impulsfolge im Verhältnis I : 2 oder bei nunmittelbar in Reihe geschalteten Zähl-Flipflops im Verhältnis 1 :2" teilt.
Karl Reiß. Integrierte Digitalbausteine, Siemens AG, 2. AufUl 972, Sei ten 315 und 349 bis 359 sowie die F i g. 1 der bereits zitierten DE-PS zeigen ähnliche Schaltungsanordnungen, bei denen aber der Signalausgang des vorhergehenden Kettengliedes jeweils mit dem Takteingang des nachfolgenden Kettengliedes ohne sonstige gemeinsame Taktsteuerung verbunden ist.
Da bei derartigen Anordnungen alle Flipflops nur vom Ausgang des vorangehenden Flipflop abhängig sind, ändern die einzelnen Flipflops ihre Schaltlage nicht gleichzeitig, sondern immer nacheinander, d. h. sie arbeiten asynchron. Eine derartige asynchrone Arbeitsweise führt zwar zu sehr einfachen Schaltungsanordnungen, diese sind aber langsamer und störempfindlicher als synchron arbeitende Anordnungen, bei denen alle Flipflops durch einen gemeinsamen Takt gleichzeitig geschaltet werden. Bei den asynchron arbeitenden Anordnungen liefert nämlich das Ausgangssignal eines Flipflops den Taktimpuls für das nächstfolgende Flipflop, so daß mit zunehmender Kettengliederzahl die Taktimpulsbreite immer größer wird und demzufolge überlagerte Störimpulse nachfolgende Kettenglieder leichter beeinflussen können.
Aufgabe der Erfindung ist es, eine neuartige Schaltungsanordnung für binäre Zähler oder Frequenzteiler zu schaffen, die modulartig aufgebaut und unempfindlicher gegenüber Störungen sind als die bisher bekannten asynchron arbeitenden Anordnungen. Dies wird gemäß der Erfindung dadurch erreicht, daß jedes Kettenglied aus drei Funktionsstufen besteht, daß die erste Funktionsstufe jeweils mit einer vorgegebenen
Flanke, ζ. B. der fallenden Flanke, des Eingangssignals beginnende und bis zur nächstfolgenden Steuerflanke eines Taktimpulses andauernde Steuerimpulse erzeugt, daß die zweite Funktionsstufe, gesteuert durch die Steuerflanken der Taktimpulse, die von der ersten Funktionsstufe zugeführten Steuerimpulse im Verhältnis 1:2 untersetzt und daß die letzte Funktionsstufe durch logische Verknüpfung des von der zweiten Funktionsstufe gelieferten Ausgangssignales mit dem Eingangssignal des Kettengliedes und den Ausgangssignalen der ersten Funktionsstufe die durch die jeweilige Phasenlage der Steuerflanken der Taktimpulse gegenüber den steuernden Flanken des Eingangssignales der ersten Funktionsstufe bedingte Phasenverschiebung kompensiert.
Gemäß der Erfindung wird die Störunempfindlichkeit durch synchrone Arbeitsweise in an sich bekannter Weise erhöhl. Damit ein modulartiger Aufbau ermöglicht wird, sind die Kettenglieder in jeweils drei Funktionsstufen unterteilt, die in folgender Weise arbeiten: Die impulse des Eingängssignals werden zunächst in eine synchrone Impulsfolge umgesetzt, wobei jedoch bedingt durch die Impulsbreitenmodulation des steuernden Taktes das Tastverhältnis geändert wird. Die Rückflanken der Impulse dieser neuen Impulsfolge sind daher synchron mit den Steuerflanken der Taktimpulse und damit maßgebend für die weitere Verarbeitung, nämlich der Teilung im Verhältnis 1 :2 durch die nächste Funktionsstufe, so daß am Ausgang dieser zweiten Funktionsstufe ein Signal entsteht, das zwar bezüglich der Impulsfrequenz bereits dem gewünschten Ausgangssignal entspricht. Doch sind die Impulsrlanken der Einzelimpulse um die Impulsbreite der von der ersten Funktionsstufe gelieferten Steuerimpulse zeitlich verzögert. Diese Phasenverschiebung wird daher in der dritten Funktionsstufe wieder kompensiert. Dabei ist es vollkommen gleichgültig, welche Impulsflanke des zu untersetzenden Eingangssignales als Bezugs- oder Steuerflanke herangezogen wird.
Die Ausbildung der einzelnen Funktionsstufen kann in unterschiedlicher Weise erfolgen. Die erste Funktionsstufe ist besonders einfach zu verwirklichen, wenn diese gemäß einer Weiterbildung der Erfindung aus einem getakteten D-Flipflop und einem Verknüpfungsglied besteht, das das Eingangssignal des Kettengliedes mit einem der Ausgangssignale des D-Flipflops verknüpft und dadurch die Steuerimpulse für die nachfolgende zweite Funktionsstufe des Kettengliedes liefert.
Für die zweite Funktionsstufe eignet sich besonders ein getaktetes T-Flipflop, das durch die von der ersten Funktionssture zugeführten Steuerimpulse abwechselnd in die eine oder andere Schaltlage geschaltet wird.
In beiden Fällen lassen sich die benötigten Flipflops mit JK-Flipflops in einfacher Weise verwirklichen, wobei diese als Master-Slave-Flipflops ausgebildet sein können. Die Phasenkompensation durch die dritte Funktionsstufe erfolgt gemäß einer Ausführungsform mit der Erfindung vorteilhaft in der Weise, daß das Ausgangssignal eines Kettengliedes durch Überlagerung dreier Einzelsignale gebildet wird, die durch logische Verknüpfung der der dritten Funktionsstufe zugeführten Steuersignale erzeugt werden, daß das erste der Einzelsignale aus der der zweiten Funktionss'.ufe zugeführten Slouerimpulsfolge durch Unterdrükken eines jeden zweiten Steuerimpulses abhängig vom Ausgangssignal der zweiten Funktionsstufe gewonnen wird, daß das zweite der Einzelsignale aus dem
Eingangssignal des Kettengliedes durch Ausblenden des infolge der Frequenzteilung jeweils unterdrückter, Signalteiles (Impuls bzw. Pause) des Eingangssignales des Kettengliedes abhängig vom Ausgangssignal der zweiten Funktionsstufe gewonnen wird und daß das dritte der Einzelsignale aus der vom Ausgang des Flipflop der ersten Funktionsstufe abgeleiteten Impulsfolge durch Ausblenden eines jeden aus einen Impuls des ersten Einzelsignals folgenden Impulses gewonnen wird.
Weitere Einzelheiten der Erfindung seien nachfolgend anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Im einzelnen zeigt
F i g. 1 das Blockschaltbild des für sich bekannten, aus mehreren Kettengliedern modulartig aufgebauten Frequenzteilers,
F i g. 2 ein erstes Ausführungsbeispiel der Erfindung für ein Kettenglied der Anordnung nach Fig. 1,
F i g. 3 ein zugehöriges Impulsdiagr?.- :m,
F i g. 4 ein zweites Aiisführurigsbeispid der Erfindung für ein Kettenglied der Anordnung nach F i g. 1 und
F i g. 5 ein zugehöriges Impulsdiagramm.
Der in F i g. 1 gezeigte Frequenzteiler besteht aus urei gleichartigen Kettengliedern En-1. En und En+ 1- Durch weitere Kettenglieder ist der Frequenzteiler beliebig erweiterbar. Alle Kettenglieder E... werden synchron über eine gemeinsame Taktleitung mit dem Steuertakt T geschaltet. Jedes Kettenglied, z. B. En, .irbeitet in der Weise, daß ein aus einer Impulsfolge bestehendes Eingangssignal Sn im Verhältnis 1 :2 unterteilt wird, so daß das Ausgangssignal Sn+1 daher nur halb soviele Impulse aufweist wie das Eingangssignal Sn.
F i g. 2 zeigt ein erstes Ausführungsbeispiel der Erfindung für die Kettenglieder, z. B. En, der Anordnung nach Fig. 1. Es ist in drei Funktionsstufen A, Sund C unterteilt.
Die Funktionsstufe A besteht aus einem J.K-Flipflop FF\, das zusammen mit dem Inverter /als D-Flipfiop arbeitet, und einem Verknüpfungsglied /VO als NOR-Glied. Das Flipflop FF \ überprüft mit jeder Steuerflanke des Takts T das Eingangssignal Sn und übernimmt denjeweiligen Signalzustand in das Flipflop F.rl.sodaß an den Ausgängen Q 1 bzw. Q1 eine analoge bzw. komplementäre Impulsfolge gleicher Impulszahl abgegeben wird, wobei jedoch die Flanken der einzelnen Impulse dieser Impulsfolgenphasenverschoben sind. Das Verknüpfungsglied Λ/0 verknüpft nun eine dieser Impulsfolgen mit der des Eingangssignals Sn in der Weise, daß am Ausgang b eine mit den Bezugsflanken, z. B. den Rückflanken, der einzelnen Impulse des Eingangssignals Sn synchrone Impulsfolge abgegeben wird, w-~>bei die Breite der einzelnen Impulse jeweils der Phasenverschiebung zwischen der Bezugsflanke und der nachfolgenden Steu^rflanke eines Taktimpjlses entspricht.
Die am Ausgang b auftretende Impulsfolge wird unmittelbar der Funktionsstufe B zugeleitet. Diese besteht aus einem unzigen JK-Flipflop FF2, das als T-Flipflop betrieben wird, so daß mit jeder Steuerflanke der Taktimpulse Γ die Schaltlage geändert wird, wenn gleichzeitig der Steuereingang mit logisch 1 angesteuert wird. Das Flipflop FFl arbeitet also als Binärteiler und halbiert die Impulszahl der am Eingang zugeführten Impulsfolge. Die am Ausgang Qi und ~Q~2 auftretenden und zueinander komplementären Impulsfolgen sind aber mit der Impulsfolge am Eingang Sn des Kettengliedes nicht synchron, d. h. die Flanken der einzelnen
Impulse sind gegeneinander phasenverschoben.
Diese Phasenverschiebung infolge der Taktsteuerung der Flipflops in den beiden Funktionsstufen A und B muß daher wieder kompensiert werden. Dies bewirk! die dritte Funktionsstufe C die im vorliegenden Fall aus drei NAND-Gliedern /VI bis Λ/3 und einem UND-Glied U besteht. Insgesamt wird das Ausgangssignal S„n aus drei einander überlagerten Einzelsignalen gewonnen, die von den drei NAND-Gliedern geliefert werdenJDas NAND-Glied N 1 verknüpft das Ausgangssignal des Flipflops ΓΓ2 mit dem Ausgangssignal b der ersten Funktionsstufe A. wodurch die eine Flanke der Ausgangsinipulse korrigiert wird. Das NAND-Glied N 3 verknüpft das Eingangssignal .V,·, mit dem Aiisgangssignal Q: des Flipflops FF2. wodurch die andere Flanke des Ausgangsimpulses korrigiert wird. Das dritte NAND-Glied /V2 verknüpft schließlich das Ausgangssignal Q 2 des Flipflops FF2 mit dem Ausgangssignal Q\ des Hipflops FF\. so daU ein die Lücke zwischen zwei aufeinanderfolgenden Impulsen der beiden anderen Einzelsignale überbrückt und somit durch Überlagerung am UND-Glied U jeweils ein einheitlicher Impuls des Ausgangssignales Sn. \ gebildet wird. Bei Verwendung eines NAND-Gliedes anstelle des UND-Gliedes U ergäbe sich eine zum dargestellten Ausgangssignal komplementäre Signalfolge.
F i g. 3 zeigt das zugehörige Impulsdiagramm mit den einzelnen .Signalfolgen an den mit gleichen Bezugszeichen versehenen Punkten der Schaltungsanordnung nach F i g. 2. Die steuernde Flanke der Taktimpulse 7ist dabei jeweils die P.ückflanke. während als Bezugsflanke der Impulse des Eingangssignales Sn die Rückf'anken gewählt sind. Die Impulse der Impulsfolge b werden demzufolge jeweils von den Rückflanken eines Impulses des Eingangssignales £„ abgeleitet. Ihre Breite entspricht jeweils der Phasenverschiebung zwischen
ι if I __-]__ C· f I I-
cüciiruiirCc cific:.
Taklimpulses T. Die Teilung dieser Impulsfolge durch das Flipflop FF2 liefert daher ein dem Ausgiingssign.il Sn. ι entsprechendes untersetztes Signal Qi bzw. Q;. bei dem die Impulsflanken ebenfalls bedingt durch die synchrone Steuerung der Flipflops phasenverschoben sind, was durch die schraffierten Flächen angedeutet ist. Diese Phasenverschiebung wird über den Umweg der Einzelsignale c\ d und e wieder korrigiert, so daß die Impulsflanken des Ausgangssignales Sn »ι wieder mit denen des Eingangssignales Sn phasengleich liegen.
F i g. 4 zeigt ein weiteres Atisführungsbeispiel der Erfindung für ein Kettenglied. /. B. /:'... der Anordnung gemäß Fig. I. Der grundsätzliche Aufbau ist dabei der gleiche wie bei dem Ausführungsbeispiel gemäß F i g. 2. lediglich die Art der Verknüpfungsglieder hat sich geändert, um zu zeigen, daß ohne vom Grundprinzip der Erfindung abzuweichen, verschiedenartige Ausführungsformen möglich sind. Das gilt darüber hinaus auch bezüglich der zueinander kompjementaren Ausgangssignale Q\ bzsv. Q, und Q; bzw. Q2 beider Flipflops FF I und FF2 für die Ableitung der notwendigen Steuersignale.
Das Ausführungsbeispiel gemäß F i g. 4 unterscheidet sich des weiteren vom vorhergehenden Ausführungsbeispiel dadurch, daß die Vorderfianken der Impulse des Eingangssignales Sn als Bezugsflanken gewählt sind, was aus dem zugehörigen Impulsdiagramm gemäß F i g. 5 leicht ersichtlich ist. Für die Verknüpfung in der Funktionsstufe A wird daher ein UND-Glied t'l benötigt, während sich die Funktionsstufe Taus einem weiteren UND-Glied U2 und zwei Inhibitgliedern G 1 und G I sowie einem ODER-Glied Ozusammensetzt.
Im übrigen entsprechen die von den einzelnen Funktionssujfen auszuübenden Schaltfunktionen denen der bereits beschriebenen Ausführungsform.
Analoges gilt bezüglich einer Steuerung durch die npiilsc T.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Schaltungsanordnung für aus gleichartigen Kettengliedern (F i g. 2) modulartig aufgebaute binäre Zähler oder Frequenzteiler (F i g. 1) für impulsförmige Signale der Nachrichtentechnik, bei denen der Signalausgang eines jeden Kettengliedes (En- \, En, £Ό+ι) mit Ausnahme des letzten jeweils nur mit dem Signaleingang des nachfolgenden Kettengliedes verbunden ist und alle Kettenglieder (En-\, En, En+i) synchron durch einen gemeinsamen Takt (T) gesteuert werden, dadurch gekennzeichnet, daß jedes Kettenglied (z. B. En) aus drei Funktionsstufen (A, B und C) besteht, daß die erste -s Funktionsstufe (A) jeweils mit einer vorgegebenen Ranke (z. B. der fallenden Flanke) des Eingangssignals (Sn) beginnende und bis zur nächstfolgenden Steuerflanke eines Taktimpulses (T) andauernde Steuerimpulse (b) erzeugt, daß die zweite Funktionsstufe fS) gesteuert durch die Steuerflanken der Taktimpulse (T) die von der ersten Funktionsstufe (A)zugeführten Steuerimpulse (b)\m Verhältnis 1 :2 untersetzt und daß die letzte Funktionsstufe (C) durch logische Verknüpfung des von der zweiten Funktionsstufe (B) gelieferten Ausgangssignales mit dem Eingangssignal (Sn) des Kettengliedes (En) und den Ausgangssignalen (B, Q\) der ersten Funktionsstufe (A) die durch die jeweilige Phasenlage der Steuerflanken der Taktimpulse (T) gegenüber den steuernden Flanken des Eingangssignales der ersten Funktionsstufe (A) bedingte Phasenverschiebung kompensiert.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erst«; Funktionsstufe (A) aus einem getakteten D-Flipflop und einem Verknüpfungsglied (TVO bzw. U1) besteht, das das Eingangssignal (Sn) des Kettengliedes (En) mit einem der Ausgangssignale (z. B. ζΊ) des D-Flipflops verknüpft und dadurch die Steuerimpulse (b) für die nachfolgende zweite Funktionsstufe (B) des Kettengliedes (Tn; liefert.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Funktionsstufe (B) aus einem getakteten T-Flipflop besteht, das durch die von der ersten Funktionsstufe (A) zugeführten Steuerimpulse (b) abwechselnd in die eine oder andere Schaltlage geschaltet wird.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die in den erstei> beiden Funktionsstufen (A und B) eines Kettengliedes (z. B. ^verwendeten Flipflops aus JK-Flipfiops (FF \ und FF2) gebildet sind.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die JK-Flipflops als Master-Slave-Flipflops ausgebildet sind.
6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß das Ausgangssignal (S„+\) eines Kettengliedes (z. B. En) durch Überlagerung dreier Einzelsignale (c, c/und e) gebildet wird, die durch logische Verknüpfung der der dritten Funktionsstufe (C) zugeführten Steuersignale erzeugt werden, daß das erste (c) der Einzelsignale aus der der zweiten Funktionsstufe (B) zugeführten Steuerimpulsfolge (b)durch Unterdrükken eines jeden zweiten Steuerimpulses abhängig vom Ausgangssignal (z. B. Qi) der zweiten Funktionsstufe gewonnen wird, daß das zweite (e) der Einzelsignale aus dem Eingangssignal (Sn) des Kettengliedes (En) durch Ausblenden des infolge der Frequenzteilung jeweils unterdrückten Signalteiles (Impuls bzw. Pause) des Eingangssignales (Sn) des Kettengliedes (En) abhängig vom Ausgangssignal (z. B. Q>) der zweiten Funktionsstufe (B) gewonnen wird und daß das dritte (d) der Einzelsignale aus der vom Ausgang (z. B. Qj) des FlipRops (FFi) der ersten Funktionsstufe (A) abgeleiteten impulsfolge durch Ausbienden eines jeden auf einen Impuls des ersten Einzelsignals (C) folgenden Impulses gewonnen wird.
DE19782841709 1978-09-25 1978-09-25 Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik Expired DE2841709C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782841709 DE2841709C2 (de) 1978-09-25 1978-09-25 Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782841709 DE2841709C2 (de) 1978-09-25 1978-09-25 Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik

Publications (2)

Publication Number Publication Date
DE2841709A1 DE2841709A1 (de) 1980-04-10
DE2841709C2 true DE2841709C2 (de) 1983-11-17

Family

ID=6050400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782841709 Expired DE2841709C2 (de) 1978-09-25 1978-09-25 Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik

Country Status (1)

Country Link
DE (1) DE2841709C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513432A (en) * 1982-06-30 1985-04-23 At&T Bell Laboratories Multiple self-contained logic gate counter circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2310624C3 (de) * 1973-03-02 1975-12-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Taktsynchrone Zählkette für digitale Impulse

Also Published As

Publication number Publication date
DE2841709A1 (de) 1980-04-10

Similar Documents

Publication Publication Date Title
DE3544820A1 (de) Taktfrequenzteilerschaltung
DE2548265C3 (de) Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl
DE3307781A1 (de) Parallel-serien-datenwandler
DE1174362B (de) Anordnung zur Impulsuntersetzung
DE69127152T2 (de) Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung
DE2618633C3 (de) PCM-Decodierer
DE2633471C2 (de) Einstellbare Schaltungsanordnung für eine elektronische Uhr
DE2514388B2 (de) Schaltungsanordnung für einen Digital-Analog-Umsetzer
DE2224140A1 (de) Schaltwerk zum Übersetzen der Schliessung je eines von mehreren Zweipol-Schaltern in einen entsprechenden seriellen Bitcode
DE2841709C2 (de) Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik
DE2143470C3 (de) Elektronischer Codewandler
DE2427603A1 (de) Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln
DE2529448C2 (de) Schaltungsanordnung zur Umwandlung von NRZ-Signalen in RZ-Signale, insbesondere für die synchrone Zeitmultiplexbildung
DE3105905C2 (de) Schaltungsanordnung zum Umwandeln von Eingangsimpulsen in prellfreie und mit einem vorgegebenen Takt synchrone Ausgangsimpulse
DE1212152C2 (de) Statischer Zaehler
DE2608268B1 (de) Verfahren zum erzeugen einer veraenderbaren folge von impulsen und schaltungsanordnung zur durchfuehrung des verfahrens
DE1947654C3 (de) Schaltungsanordnung zur Bit Syn chronisierung fur den Decoder eines PCM Systems
DE3142167A1 (de) "teilerschaltung mit einstellbarem teilerverhaeltnis"
DE1925917A1 (de) Binaere Impulsfrequenz-Multiplizierschaltung
DE2724110C2 (de) Quasi-Zufallsgenerator
DE2627830C2 (de) System zur Verzögerung eines Signals
DE2935353C2 (de)
DE1044882B (de) Schaltungsanordnung zur Erzeugung mehrerer Taktpulse verschiedener Phase
DE3246211A1 (de) Schaltungsanordnung zur detektion von folgen identischer binaerwerte
EP0410212A2 (de) Redundante Taktgeberanordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee