DE68926598T2

DE68926598T2 - Vorrichtung zur Taktsignalversorgung

Info

Publication number: DE68926598T2
Application number: DE68926598T
Authority: DE
Inventors: Bunichi Fujita; Shuichi Ishii; Hiroyuki Itoh; Seiichi Kawashima; Noboru Masuda
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-09-14
Filing date: 1989-09-11
Publication date: 1997-01-23
Anticipated expiration: 2009-09-12
Also published as: EP0359177A3; EP0359177A2; EP0359177B1; DE68926598D1; US5043596A

Description

HINTERGRUND DER ERFINDUNG

Die Erfindung betrifft eine Taktsignal-Versorgungsvorrichtung, wie sie in einem elektronischen Computer usw. verwendet wird, und insbesondere betrifft sie eine Taktsignal-Versorgungsvorrichtung, die als Taktversorgungssystem in einem elektronischen Großcornputer geeignet ist, der Operationen mit hoher Geschwindigkeit handhabt.
Fig. 1 zeigt ein Beispiel aus dem Stand der Technik für eine Taktsignal-Versorgungsvorrichtung, wie sie in einem elektronischen Computer verwendet wird, in der die Bezugszahl 10 einen Taktsignal-Erzeugungsabschnitt kennzeichnet; 20 eine Vorrichtung kennzeichnet, an die Taktsignale verteilt werden; und 30 diese verbindende Kabel repräsentiert. Ferner bezeichnet 40 ein rangniedrigeres Verteilunqsziel, das in einem Verteilungsziel 20 angeordnet ist und 50 bezeichnet ein noch rangniedrigeres Verteilungsziel, das im rangniedrigeren Verteilungsziel 40 angeordnet ist, in dem noch weitere Endverteilungsziele angeordnet sind. Genau gesagt, ist 20 ein Gehäuse, 40 ist eine Leiterplatte (Modul), so ist ein LSI-Chip und die Endverteilungsziele sind Flipflops. Diese Vorrichtung unterteilt ein einem Hochfrequenzoszillator 11 entnommenes Original-Taktsignal in Taktsignale mit vorgegebener Frequenz und einer vorbestimmten Anzahl erforderlicher Phasen dadurch, daß sie dafür sorgt, daß das Original-Taktsignal durch einen Frequenzteiler 12 laüft, und sie verteilt das unterteilte Signal über mehrere stufen von Puffer-LSIs wie 13, 21, 41, usw. Kabel 30 usw. an die Endverteilungsziele. Wenn Schwankungen hinsichtlich der Signalausbreitungszeit in den Pufferschaltungen und den Kabeln bestehen, erscheinen diese dabei an jedem Verteilungsziel als Schwankungen der Phase des Taktsignals (sogenannter Taktversatz). Da ein großer Taktversatz eine Erhöhung der Geschwindigkeit des elektronischen Computers verhindert, ist es erforderlich, den Taktversatz durch Regulieren der Phase zu verringern.
Als bekanntes Phasenregulierverfahren für das Taktsignal in einem elektronischen Großcomputer war es übliche Vorgehensweise, den Signalverlauf des Taktsignals in jedem der Verteilungsziele mittels eines Oszilloskops usw. zu betrachten, und die Phase wurde z. B. durch Austauschen eines Verzögerungselements 14 in Fig. 1 von Hand auf einen vorgegebenen Wert eingestellt.
Ferner ist in der am 28. Juli 1984 von Fujitsu Limited eingereichten, am 25. Februar 1986 veröffentlichten japanischen Patentanmeldung JP-A-61-39 650 ein Verfahren offenbart, bei dein der Austausch eines Verzögerungselements dadurch überflüssig ist, daß die verzögerungszeit mittels eines Steuersignals verändert wird.
Ferner ist als Verfahren, bei dem kein Oszilloskop benötigt wird, ein anderes Verfahren in der am 30. Juli 1984 von Nihon Electric Co., Ltd., am 25. Februar 1986 offengelegten japanischen Patentanmeldung JP-A-61-39 619 ein anderes Verfahren offenbart, bei dem ein Ringoszillator aus einer Taktversorgungsschaltung besteht, dessen Schwingungsfrequenz auf einen vorbestimmten Wert eingestellt wird, während die davon herrührende Signalverzögerungszeit der Taktversorgungsschaltung erfaßt wird.
Wenn die Phasenregulierung des Taktsignals mittels eines Oszilloskops usw. bewirkt wird, ist die Regulierung ziemlich mühselig, weswegen es nicht möglich ist, die Anzahl zu regulierender Positionen stark zu erhöhen. Demgemäß kann, nachdem die Phase an einer beschränkten Anzahl von Weitergabepositionen reguliert wurde, nicht vermieden werden, daß das Signal von dort ohne Phasenregulierungen an die Endverteilungsziele übertragen wird. Die Schwankungen in der Signalausbreitungszeit für den ohne Phasenregulierung übertragenen Teil bilden eine Grenze für die Abnahme des Taktversatzes. Ferner war bisher die Phasenregulierung eines Taktsignals mit hoher Frequenz schwierig, da Reflexion, Amplitudendämpfung usw., wie im Kabel erzeugt, mit zunehmender Frequenz des Taktsignals beachtlich werden.
Zum Beispiel hat in Fig. 1 das Kabel 30 von der Taktquelle zu jedem der Verteilungsziele 20 im elektronischen Großcomputer notwendigerweise eine Länge von ungefähr 2 bis 4 m, da das Gehäuse nicht zu klein sein kann. Andererseits ist, da die Taktquelle nicht zu groß sein darf, der Außendurchmesser des Kabels auf eine Größe kleiner als ungefähr 2 bis 3 mm beschränkt. Wenn ein Taktsignal mit einer Frequenz über ungefähr 100 MHz über ein solches Kabel übertragen wird, tritt Amplitudendämpfung des Signais auf. Insbesondere dann, wenn die Frequenz einige hundert MHz überschreitet, wird die Signalamplitude auf ungefähr die Hälfte verringert. In Verbindung damit wird die Phasenregulierung des Taktsignals schwieriger.
Ferner sollte dann, wenn ein LSI-Pufferchip wegen einer Störung usw. ausgetauscht wird, die Phasenregulierung jedesmal neu ausgeführt werden.
Bei dem im Dokument JP-A-61-39 650 offenbarten Verfahren ist es erforderlich, obwohl das Verzögerungselement nicht jedesmal ausgetauscht werden muß, zu beobachten, ob das Taktsignal die gewünschte Phase aufweist oder nicht. Ferner erscheint, da die Verzögerungszeit durch Einstellen einer analogen Spannung eingestellt wird, wenn diese Steuerspannung durch Störungen verändert wird, dies als Taktversatz.
Andererseits ist es beim im Dokument JP-A-61-39 619 offenbarten Verfahren erforderlich, alle Ausbreitungszeiten in Signaipfaden zum Zurückführen des Signals von den Verteilungszielen an den Ausgangseingabepunkt übereinstimmend zu machen, wodurch sich letztendlich der Taktversatz nicht verringert und wenig Ausbreitungszeiten in einer Anzahl von Signalpfaden übereinstimmen.
Eine Taktsignal-Versorgungsvorrichtung mit den Merkmalen im Oberbegriff von Anspruch 1 ist aus IBM Technical Disclosure Bulletin, Vol 18, No. 6, November 1975, Seiten 1912 - 1913 bekannt.

ZUSAMMENFASSUNG DER ERFINDUNG

Die Erfindung betrifft eine Taktsignal-Versorgungsvorrichtung zum automatischen Ausführen der Phasenregulierung eines Taktsignals in solcher Weise, daß kein Taktversatz vorliegt, und ihr liegt die Aufgabe zugrunde, eine verbesserte Taktsignal-Versorgungsvorrichtung zu schaffen, bei der keine Regulierungsfehler durch Einflüsse verschiedener Arten von Störungen bei der Phasenregulierung des Taktsignals erzeugt werden.
Diese Aufgabe ist durch die im Anspruch 1 dargelegte Vorrichtung gelöst.
Wie es nachfolgend detaillierter beschrieben wird, ist ein als Phasenreferenz dienendes Referenzsignal vorhanden, und daher sind ausgehend von einer Vorrichtung, die die Taktsignal-Versorgungsquelle ist, zu einer anderen Vorrichtung, die ein Verteilungsziel für das Taktsignal ist, eine Übertragungsleitung für das Taktsignal und eine Übertragungsleitung für das Referenzsignal vorhanden. Die Übertragungsleitung für das Referenzsignal wird vorab so eingestellt, daß kein Versatz erzeugt wird (z. B. wird die Frequenz des Referenzsignals auf einen niedrigen Wert eingestellt, für den die Phasenregulierung einfach auszuführen ist, und alle Übertragungsleitungen für das Referenzsignal werden dadurch auf die gleiche Phase gebracht, daß sie in einem Lastzustand und auf einer Länge gehalten werden, die einander entsprechen). In der Vorrichtung, die das Verteilungsziel für das Taktsignal ist, ist eine variable Verzögerungsstufe zum Einstellen der Phase des Taktsignals und eine Phasenvergleicherstufe zum Vergleichen des Ausgangssignals der variablen Verzögerungsstufe mit der Phase des Bezugssignals vorhanden, um das Vergleichsergebnis auszugeben, und das Ausmaß der Verzögerung durch die variable Verzögerungsstufe wird auf das Ausgangssignal der Phasenvergleicherstufe hin gesteuert. Wenn auf Grund von Störsignalen von außen oder innen während der Phasenregulierung eine Störung auftritt, besteht die Gefahr, daß Fehler hinsichtlich des Ausmaßes der Phasenregulierung erzeugt werden. Bei der erfindungsgemäßen Vorrichtung ist jedoch ein Störungsfilter vorhanden, das Phasenregulierungsfehler erfaßt, um eine korrekte Phasenregulierung auszuführen. Ferner wird die Phasenregulierung bewirkt, während Zeitperioden vermieden werden, in denen Anfälligkeit für die Entstehung von Störsignalen besteht.
Wenn nur das Referenzsignal mit einer Frequenz, für die die Phasenregulierung relativ einfach ausgeführt werden kann, mit hoher Genauigkeit hinsichtlich der Phase reguliert wurde, sind die anderen Phasen automatisch reguliert. Daher ist es möglich, die Phase mit hoher Genauigkeit bis zu einem Weitergabepunkt nahe an den Endzielen zu regulieren und den Taktversatz zu verringern. Ferner ist es, da der Phasenbezug über einen Signalpfad an einen Weitergabepunkt näher an den Endzielen übertragen wird, möglich, auch den Taktversatz zwischen verschiedenen Phasen zu verringern. Auf diese Weise ist es möglich, das Taktsignal dadurch auf die korrekte Phase einzustellen, daß Abweichungen im Ausgangssignal der Phasenkomparatorstufe erfaßt werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schema, das den Aufbau eines bekannten Beispiels einer Taktsignal-Versorgungsvorrichtung veranschaulicht;
Fig. 2 ist ein Schema, das den Gesamtaufbau eines Ausführungsbeispiels einer erfindungsgemäßen Taktsignal-Versorgungsvorrichtung veranschaulicht;
Fig. 3A und 3B zeigen eine Konstruktion, die ein Ausführungsbeispiel einer Phasenkomparatorschaltung angibt, die zum Realisieren der Erfindung verwendet wird, bzw. Signalverläufe zum Erläutern des Arbeitsmodus derselben;
Fig. 4 ist ein Schema, das den Aufbau eines Ausführungsbeispiels einer variablen Verzögerungsstufe veranschaulicht, die zum Realisieren der Erfindung verwendet wird;
Fig. 5 ist ein Schema, das den Aufbau eines Ausführungsbeispiels einer Verzögerungssteuerstufe veranschaulicht, die zum Realisieren der Erfindung verwendet wird;
Fig. 6 ist ein Schema, das den Aufbau eines anderen Ausführungsbeispiels der Verzögerungssteuerstufe veranschaulicht, die zum Realisieren der Erfindung verwendet wird;
Fig. 7 ist ein Schema, das den Aufbau eines Ausführungsbeispiels einer Störsignal-Beseitigungsstufe veranschaulicht, die zum Realisieren der Erfindung verwendet wird;
Fig. 8 ist ein Schema, das den Gesamtaufbau eines anderen Ausführungsbeispiels einer erfindungsgemäßen Taktsignal-Versorgungsvorrichtung veranschaulicht;
Fig. 9A und 9B zeigen einen Aufbau, der ein Ausführungsbeispiel einer Frequenzteilerschaltung, wie zum Realisieren der Erfindung verwendet, angibt, bzw. Signalverläufe zum Erläutern des Arbeitsmodus derselben;
Fig. 10 ist ein Schema, das einen Teil des Aufbaus noch eines anderen Ausführungsbeispiels der Erfindung veranschaulicht;
Fig. 11 ist ein Schema, das einen Teil des Aufbaus eines noch anderen Ausführungsbeispiels der Erfindung veranschaulicht;
Fig. 12 ist ein Schema, das den Aufbau eines Ausführungsbeispiels einer Schiebestufe veranschaulicht, die zum Realisieren der Erfindung verwendet wird;
Fig. 13 ist ein Schema, das den Aufbau einer Stufe veranschaulicht, die das Synchronisiersignal des Frequenzteilers umschaltet;
Fig. 14A und 14B zeigen einen Aufbau, der ein Ausführungsbeispiel einer Signalformungsstufe zum weiteren Verbessern der Erfindung angibt, bzw. Signalverläufe zum Erläutern des Arbeitsmodus derselben;
Fig. 15A und 15B sind Schemata, die Beispiele für die Verbindung eines Signalkabeis mit einem LSI-Chip zeigen;
Fig. 16 ist ein Schema, das den Aufbau noch eines anderen Ausführungsbeispiels der Erfindung veranschaulicht;
Fig. 17 ist ein Schema, das den Aufbau noch eines anderen Ausführungsbeispiels der Erfindung veranschaulicht;
Fig. 18A und 18B zeigen den Aufbau eines Teils des in Fig. 17 angegebenen Ausführungsbeispiels sowie Signalverläufe zum Erläutern des Arbeitsmodus desselben;
Fig. 19 ist ein Schema, das einen Teil des Aufbaus noch eines anderen Ausführungsbeispiels der Erfindung veranschaulicht;
Fig. 20 ist ein Schema, das den Aufbau eines Ausführungsbeispiels einer in Fig. 19 angegebenen Temperaturerfassungsschaltung veranschaulicht;
Fig. 21 ist ein Schema, das den Aufbau noch eines anderen Ausführungsbeispiels der Erfindung veranschaulicht;
Fig. 22, 23 und 24 sind Diagramme, die Schaltstufen angeben, wie sie als Teile zum Realisieren der Erfindung verwendet werden.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nachfolgend wird ein Ausführungsbeispiel der Erfindung erläutert. Fig. 2 ist ein Schema, das den Gesamtaufbau des Ausführungsbeispiels der Erfindung veranschaulicht, in dem die Bezugszahl 10 einen Taktsignal-Erzeugungsabschnitt bezeichnet; 20 ein Verteilungsziel (z. B. ein Gehäuse) für das Taktsignal bezeichnet; und 30 diese verbindende Signalpfade (z. B. ein Kabel) bezeichnet. Ferner bezeichnet 40 ein rangniedrigeres Verteilungsziel (z. B. eine Leiterplatte), das in einem Verteilungsziel 20 angeordnet ist, und so ist ein noch rangniedrigeres Verteilungsziel 40 (z. B. ein LSI- Chip), in dem noch weitere Endverteilungsziele (z. B. Flipflops) angeordnet sind. Zusätzlich bezeichnen 13, 21 und 41 Pufferschaltungen zum Erhöhen der Ausgangsverzweigung. Zum Beispiel kann jede von ihnen aus einem LSI-Chip bestehen. Diese Vorrichtung zielt daraufhin, Taktsignale mit kleinem Versatz an die Endverteilungsziele zu liefern.
Nun wird der Arbeitsmodus dieser gesamten Vorrichtung kurz erläutert.
Ein von einem Oszillator 11 erzeugtes hochfrequentes Signal wird in zwei Signale unterteilt, von denen eines an das Verteilungsziel 50 mit unveränderter Frequenz übertragen wird. Nachfolgend wird dieses Signal als Original-Taktsignal bezeichnet. Das andere derselben wird durch einen Frequenzteiler 15 auf eine Frequenz geteilt, für die Phasenregulierung von Hand einfach ist, und es wird an das Verteilungsziel 50 übertragen, nachdem es mit hoher Genauigkeit als Phasenreferenz einreguliert wurde. Nachfolgend wird dieses Signal als Referenzsignal bezeichnet. Zum Beispiel beträgt dann, wenn die Frequenz des Taktsignals 700 MHz beträgt, die Frequenz des Referenzsignals vorzugsweise 100 bis 200 MHz oder noch weniger. In jedem der Verteilungsziele 50 wird das Original- Taktsignal phasenmäßig durch die variable Verzögerungsstufe 51 korrigiert und an die Vorrichtung 12 gegeben. Der Frequenzteiler 12 erzeugt weitere Taktsignale mit Frequenzen und Phasen, wie sie für die Endverteilungsziele erforderlich sind. Die Taktsignale mit verschiedenen Phasen, wie vom Frequenzteiler 12 erzeugt, werden über die Signalpfade mit identischer Ausbreitungszeit an eine Anzahl von Endverteilungszielen geliefert und gleichzeitig werden sie als Rückkopplungssignale an die Phasenvergleicherstufe 52 geliefert. Die Phasenvergleicherstufe 52 vergleicht die rückgekoppelten Signale mit dem Referenzsignal und stellt die Verzögerungszeit der variablen Verzögerungsstufe 51 so ein, daß die Phase des rückgekoppelten Signals mit der des Referenzsignals übereinstimmt. Nachfolgend wird der Aufbau der variablen Verzögerungsstufe 51, der Phasenvergleicherstufe usw. im einzelnen beschrieben.
In Fig. 3A ist ein Ausführungsbeispiel der Phasenvergleicherstufe 52 gezeigt, und ein Beispiel für Signalverläufe zum Erläutern des Betriebsmodus derselben ist in Fig. 3B dargestellt. In Fig. 3A bezeichnen 301, 302, 305 und 308 ODER/NOR-Stufen; 303 bezeichnet eine Differenzstufe und 304 bezeichnet ein D-Flipflop. 306 und 307 bezeichnen Verzögerungsstufen mit festgelegter Verzögerungszeit, und sie können entweder dadurch aufgebaut sein, daß mehrere ODER/NOR- Stufen als Kaskade geschaltet sind, oder sie können unter Verwendung einer Signalleitung geeigneter Länge realisiert sein, die auf der Leiterplatte angeordnet ist. Von Anschlüssen 350 und 351 ist einer ein solcher, über den das rückgekoppelte Signal eingegeben wird und der andere derselben ist einer, über den das Referenzsignal eingegeben wird, wobei die Phasen dieser zwei Signale miteinander verglichen werden. Nun sei angenommen, daß die Phase des am Anschluß 350 eingegebenen Rückkopplungssignal leicht in bezug auf die Phase des über den Anschluß 351 eingegebenen Referenzsignals voreilt, wie in Fig. 3B angezeigt. Dann befinden sich die beiden Spannungen an den Anschlüssen 352 und 353 auf hohem Pegel, während die beiden über die Anschlüsse 350 und 351 eingegebenen Signale auf hohem Pegel sind, da jedoch der Abfall des über den Anschluß 350 eingegebenen Signals geringfügig früher als der Abfall des über den Anschluß 351 eingegebenen Signals beginnt, beginnt die Spannung am Anschluß 352 geringfügig früher als die Spannung am Anschluß 353 abzunehmen. Dabei kehrt, da die Stufen 301 und 302 am Ausgang auf der NOR-Seite kreuzweise verbunden sind, die Spannung, die geringfügig später zu fallen begonnen hat (d.h. die Spannung am Anschluß 353) im Verlauf erneut auf den hohen Pegel zurück. Im Ergebnis wird, nachdem eine bestimmte Zeit ab der fallenden Flanke der über die Anschlüsse 350 und 351 eingegebenen Signale verstrichen ist, erkannt, daß sich die Spannung am Anschluß 352 auf niedrigem Pegel und diejenige am Anschluß 353 auf hohem Pegel befindet, und die Spannung am Ausgangsanschluß 354 der Differenzstufe 303 befindet sich auf niedrigem Pegel. Ferner befindet sich, wenn die zeitliche Beziehung zwischen den über die Anschlüsse 350 und 351 eingegebenen Signalen umgekehrt ist, die Spannung am Anschluß 354 auf hohem Pegel. Demgemäß ist, wenn der Spannungspegel am Anschluß 354 nach einer bestimmten Zeit, gemessen ab der fallenden Flanke der über die Anschlüsse 350 und 351 eingegebenen Signale, in eine Latchstufe 304 aufgenommen wird, der Spannungspegel am Ausgangsanschluß 359 entsprechend der zeitlichen Beziehung zwischen den Signalen bestimmt, die über die Anschlüsse 350 und 351 eingegeben werden. Danach bleibt der Spannungspegel am Anschluß 359 unverändert, bis sich die zeitliche Beziehung zwischen den über die Anschlüsse 350 und 351 eingegebenen Signale umkehrt. Ferner kann der Zeitpunkt zum Aufnehmen des Spannungspegels am Anschluß 354 in die Latchstufe 304 wahlfrei eingestellt werden, wie in Fig. 38 angezeigt, und zwar abhängig von der Signalausbreitungszeit in den Stufen 305, 306, 307 und 308.
Nun ist in Fig. 4 ein Ausführungsbeispiel für die variable Verzögerungsstufe 51 gezeigt. In Fig. 4 bezeichnet die Bezugszahl 450 einen Anschluß, über den das noch nicht eingestellte Taktsignal, das über den Signalpfad 30 gelaufen ist, ausgegeben wird, und 456 bezeichnet einen Anschluß, über den das eingestellte Taktsignal, das durch Verzögern des noch nicht eingestellten Taktsignals um eine wahlfreie Zeitspanne erhalten wurde, ausgegeben wird, und 359 ist ein Anschluß, über den ein Signal zum Steuern der Verzögerungszeit eingegeben wird, wobei das Beurteilungsergebnis (Rückkopplungssignal) der Phasenvergleicherstufe 52 hierfür direkt oder über ein später beschriebenes Störsignalfilter verwendet wird. Ferner bezeichnet 460 einen Anschluß, über den das Taktsignal eingegeben wird, um das Steuersignal für die Verzögerungssteuerstufe 500 zu verändern, und hierfür wird ein Taktsignal mit einer Periode geliefert, die derjenigen des Referenzsignals entspricht, oder länger ist als diese, d.h. relativ langsam, mit einer Frequenz von z. B. 4 kHz Dieses niederfrequente Taktsignal wird durch einen später beschnebenen Dienstleistungsprozessor geliefert oder es wird durch Frequenzteilung des Referenzsignals erhalten. 461 bis 464 bezeichnen Steuersignalanschlüsse zum Umschalten des Ausgangssignals jeweiliger Wählstufen 401 bis 404. Das heißt, daß das am Anschluß 453 über die Wählstufe 401 ausgegebene Signal z. B. das über den Anschluß 451 eingegebene Signal ist, wenn sich die Spannung am Anschluß 461 auf niedrigem Pegel befindet, und es das über den Anschluß 452 eingegebene ist, wenn sich die Spannung am Anschluß 461 auf hohem Pegel befindet. Da die über die Eingangsanschlüsse 451 und 452 in die Wählstufe 401 eingegebenen Signale ein Signal, das durch Verzögern des über den Anschluß 450 eingegebenen Original- Taktsignals um die Signalausbreitungszeit, die 1 Stufe der Differenzschaltung entspricht, erhalten wurde, und ein Signal sind, das durch weiteres Verzögern desselben entsprechend der Zunahme der Siqnalausbreitungszeit auf Grund der Lastkapazität 410 erhalten wurde, ist es möglich, die Signalverzögerungszeit vom Anschluß 450 zum Anschluß 453 um ein Ausmaß zu ändern, das der Zunahme entspricht, und zwar durch Umschalten des Steuersignals am Anschluß 461. Auf dieselbe Weise ist es möglich, die Signalverzögerungszeit vom Anschluß 453 zum Anschluß 454 durch Umschalten des Steuersignals am Anschluß 462 zu ändern. In diesem Fall kann, wenn die Schaltung so konzipiert ist, daß die Lastkapazität größer ist als der Lastkondensator 410, die Änderung der Verzögerungszeit durch das Umschalten des Steuersignals am Anschluß 426 größer sein als die Änderung der verzögerungszeit durch das Umschalten des Steuersignals am Anschluß 461. Auf diese Weise ist es möglich, die variable Verzögerungsstufe 51 zu realisieren, die die Verzögerungszeit des noch nicht eingestellten Taktsignals unter Verwendung eines digitalen Steuersignals ändern kann. Der zentrale Wert der Gesamtverzögerung in der variablen Verzögerungsstufe 51 ist so ausgewählt, daß das Referenzsignal und das verzögerte Taktsignal beim zentralen Wert hinsichtlich der Phase übereinstimmen. Das heißt, daß bei einem Ausmaß der Verzögerung kleiner als dem zentralen Wert die Phase des Taktsignals voreilt und daß für ein Ausmaß der Verzögerung größer als es dem zentralen Wert entspricht, die Phase des Taktsignals nacheilt (in bezug auf das Referenzsignal). Ferner ist es bevorzugt, da der Signalverlauf des Signals sich nur schwach ändert, wenn die Lastkapazität zu groß ist, wenn es erwünscht ist, die Änderung der Verzögerungszeit zu erhöhen, eine Differenz der Verzögerungszeit durch eine Differenz der Anzahl von Stufen der Schaltung am Eingang der Wählstufe 403 oder 404 statt durch Erhöhen der Lastkapazität auszubilden. Ferner ist es auch möglich, wenn eine sehr große Differenz der Verzögerungszeit erforderlich ist, die Differenz hinsichtlich der Verzögerungszeit entsprechend dem Ausmaß der Verzögerung in einem Kabel dadurch zu erlangen, daß dafür gesorgt wird, daß das Signal auf der Seite, auf der es zu verzögern ist, durch die Leiterplatte oder das Kabel läuft. Auf diese Weise ist es möglich, solange die Anzahl von Bits für das Steuersignal nicht begrenzt ist, eine variable Verzögerungsstufe 51 mit wahlfreier Minimalauflösung und wahlfreier Maximaleinstell breite zu realisieren.
Zum Beispiel beträgt die maximale Einstellbreite 380 ps ( = + 50 + 100 x 1 + 100 x 2) bei einer minimalen Auflösung von 30 ps, wenn die Schaltung so konzipiert ist, daß in Fig. 4 die Lastverzögerung auf Grund des kapazitiven Elements 410 30 PS ist, die Lastverzögerung auf Grund des kapazitiven Elements 411 50 ps ist und die Gatterverzögerung pro Gatterstufe 100 ps ist. Wenn es dagegen erwünscht ist, eine variable Verzögerungsstufe mit einer Minimalauflösung α und einer maximalen Einstellbreite A zu realisieren, können die kapazitiven Elemente und die Anzahl von Stufen so konzipiert werden, daß die folgenden Beziehungen erfüllt sind, wobei die Einstellbreite jeder der Stufen mit a&sub1;, a&sub2;, a&sub3;, ..., an bezeichnet ist:
Die Verzögerungssteuerstufe 500 kann z. B. unter Verwendung von AUF/AB-Zählern realisiert werden, für die ein Ausführungsbeispiel in Fig. 5 angegeben ist. In Fig. 5 bezeichnen 501 und 504 Master-Slave-Flipflops; 559 bezeichnet einen Anschluß, über den das Beurteilungsergebnis der Phasenkomparatorstufe 52 eingegeben wird; und 460 bezeichnet einen Anschluß, über den ein sich relativ langsam änderndes Taktsignal eingegeben wird. Die Frequenz des an diesen Anschluß 460 gegebenen Taktsignals wird bei der Erläuterung von Fig. 7 im einzelnen erläutert. 461 bis 464 sind Anschlüsse zum Ausgeben von Steuersignalen zum Umschalten der Wählstufe in der variablen Verzögerungsstufe. Die durch die Pegel an den Anschlüssen 461 bis 464 repräsentierten binären Zahlenwerte ändern sich so, daß sie um jeweils 1 Zählwert für jeden Impuls des über den Anschluß 460 eingegebenen Taktsignals zunehmen, wenn sich die Spannung am Anschluß 359 auf hohem Pegel befindet, und sie für jeden Impuls desselben um 1 Zählwert abnehmen, wenn sich die Spannung am Anschluß 359 auf niedrigem Pegel befindet. Demgemäß wird, wenn die Phase des Rückkopplungssignals in bezug auf die Phase des Bezugssignals voreilt, die Spannung am Anschluß 359 auf den hohen Pegel gesetzt, damit die Verzögerungszeit in der variablen Verzögerungsstufe 51 zunimmt, und im Gegensatz hierzu wird dann, wenn die Phase des Rückkopplungssignals nacheilt, die Steuerung so ausgeführt, daß die Verzögerungszeit abnimmt. Auf diese Weise ist es möglich, die Phase des Rückkopplungssignais so einzustellen, daß sie sich in Übereinstimmung mit der Phase des Referenzsignals befindet.
Das über den Anschluß 550 eingegebene Signal ist dazu bestimmt, die Steuerung nach Abschluß der Phasenregulierung zu beenden, um den Spannungspegel an den Anschlüssen 461 bis 464 zu fixieren. Da beinahe keine der Schaltungen auf Wechselstromweise betrieben wird, bevor mit der Versorgung des Taktsignals begonnen wird, sind innerhalb des elektronischen Computers erzeugte Störsignale höchstens so groß wie die Welligkeit in der Spannungsversorgung. Dagegen wird, sobald das Taktsignal zugeführt wird, eine Anzahl von Schaltungen sofort betrieben, was das Auftreten von Störsignalen erhöht. Demgemäß wird als erstes der Phasenreguliermechanismus in einem Zustand betrieben, in dem kein Taktsignal an die Endverteilungsziele geliefert wird, sondern nur das Rückkopplungssignal ausgegeben wird. Nach dem Abschluß der Phasenregulierung wird die Spannung am Anschluß 550 auf den hohen Pegel geändert, um die Änderung der Steuersignale an den Anschlüssen 461 bis 464 zu beenden, und danach wird mit der Zuführung des Taktsignals begonnen. Auf diese Weise kann die Phasenregulierung bewirkt werden, ohne von deutlichen Einflüssen durch Störsignale beeinflußt zu sein, und dadurch ist es möglich, den Taktversatz zu verringern. Ferner kann die Erfassung der Beendigung der Phasenregulierung dadurch realisiert werden, daß für eine ausreichend lange Zeit gewartet wird, wie sie dazu erforderlich ist, daß sich der durch das Ausgangssignal der Verzögerungsstufe repräsentierte Zahlenwert vom Minimum auf das Maximum ändert, z. B. mittels einer Timerstufe usw. Der später erläuterte Dienstleistungsprozessor übernimmt die Funktion der Timerstufe.
Fig. 6 ist ein Schema, das den Aufbau eines anderen Ausführungsbeispiels der Verzögerungssteuerstufe 500 veranschaulicht. Im Gegensatz zur Tatsache, daß die in Fig. 5 dargestellte Schaltung aus üblichen AUF/AB-Zählern besteht, wird in der in Fig. 6 angegebenen Schaltung nur eines der Bits 461 bis 464 (konkret gesagt, das Bit am nächsten beim Anschluß 359 unter den Bits, die sich auf eine über diesen eingegebene Anweisung hin ändern können) durch einen über den Anschluß 460 eingegebenen Impuls geändert. Diese Schaltung verkürzt die Zeit, die bis zum Abschluß der Phasenregulierung erforderlich ist, und zwar durch Erhöhen der Änderungen der Verzögerungszeit, solange die Phasenverschiebung unmittelbar nach dem Start der Phasenregulierung groß ist. Wenn N die Anzahl von Bits im Steuersignal repräsentiert, ist, im Gegensatz zur Tatsache, daß bei der in Fig. 5 angegebenen Schaltung die bis zum Beenden der Phasenregulierung erforderliche Zeit 2N mal länger als die Periode des über den Anschluß 460 eingegebenen Taktsignals ist, bei der in Fig. 6 angegebenen Schaltung die erstere nur N mal so lang wie die letztere. Demgemäß ist diese Differenz insbesondere dann, wenn N groß ist, auffällig. Andererseits ist die in Fig. 6 angegebene Schaltung für die Steuerung von Bits mit kleiner Breite der umzuschaltenden Verzögerungszeit im Hinblick auf die in Fig. 5 angegebene Schaltung nicht geeignet. Demgemäß ist es dann, wenn die Anzahl von Bits für die vanable Verzögerungsstufe groß ist, bevorzugt, daß weniger signifikante Bits durch die in Fig. 5 angegebene Verzögerungssteuerstufe gesteuert werden, während höher signifikante Bits durch die in Fig. 6 angegebene Verzögerungssteuerstufe gesteuert werden. Wenn es erwünscht ist, die Anzahl von Bits im Steuersignal zu erhöhen oder zu verringern, nimmt die Anzahl von Teilen, wie sie durch die gestrichelten Linien in den Figuren umschlossen sind, für beide in den Figuren 5 und 6 angegebene Schaltungen zu oder ab. Ferner werden dann, wenn die weniger signifikanten Bits durch die in Fig. 5 angegebene Schaltung gesteuert werden und die höher signifikanten Bits durch die in Fig. 6 angegebene gesteuert werden, die durch die gestrichelten Linien in jeder der Figuren umschlossenen Teile am selben Punkt zweigeteilt, und der Teil, der in Fig. 5 links davon liegt, wird mit dem Teil verbun den, der rechts davon liegt.
Fig. 7 zeigt ein Ausführungsbeispiel für das zwischen die Phasenvergleicherstufe 52 und die Verzögerungssteuerstufe 500 geschaltete Störsignalfilter. In Fig. 17 bildet jedes der mit 701 und 702 bezeichneten Teile eine Zählerstufe Die Bezugszahl 359 bezeichnet einen Anschluß, mit dem der Ausgang 359 der Phasenvergleicherstufe 52 verbunden ist; 551 und 552 bezeichnen Anschlüsse, die mit den Anschlüssen 551 bzw. 552 in den Fig. 5 und 6 verbunden sind. 460 ist ein Anschluß, über den das Referenzsignal oder ein sich langsam änderndes Taktsignal mit noch längerer Periode zugeführt wird, genau wie in den Fig. 5 und 6.
Die Zuführung dieses Taktsignals kann entweder unter gemeinsamer Verwendung des Referenzsignals oder vom Dienstleistungsprozessor her erfolgen. Ferner kann hierfür ein gesonderter Oszillator vorhanden sein.
In der in Fig. 7 angegebenen Schaltung befindet sich, wenn sich die Spannung am Anschluß 359 auf hohem Pegel befindet, der Anschluß 751 auf hohem Pegel, und der Anschluß 752 befindet sich auf niedrigem Pegel, so daß der Zählwert nur im Zähler 702 fortschreitet und damit das Ausgangssignal des Zählers 701 unverändert bleibt. Wenn dagegen die Spannung am Anschluß 359 auf niedrigem Pegel ist, läuft der Zählvorgang nur im Zähler 701 weiter und das Ausgangssignal des Zählers 702 verbleibt unverändert. Ferner befinden sich, solange der Zählwert der Zähler 701 und 702 klein ist, die Spannungen an den Anschlüssen 754 und 756 auf hohem Pegel, und die Spannungen an den Anschlüssen 551 und 552 befinden sich auf hohem Pegel. Wenn jedoch der Zähler 701 oder 702 bei einem bestimmten Zählwert (6 in der Schaltung von Fig. 7) ankommt, befindet sich die Spannung am Anschluß 753 oder 755 auf hohem Pegel, und wenn sie am maximalen Zählwert (7 in der Schaltung von Fig. 7) ankommt, befindet sich die Spannung am Anschluß 754 oder 756 auf niedrigem Pegel. Demgemäß befinden sich, bevor die beiden Zähler an ihren Maximalwerten ankommen, die Spannungen an den Anschlüssen 551 und 552 auf dem hohen Pegel. Wenn einer der Zähler am maximalen Zählwert angekommen ist und gleichzeitig der andere noch nicht am bestimmten Zählwert angekommen ist, befindet sich einer der Anschlüsse auf dem niedrigen Pegel. Dann wird, wenn einer der Zähler beim maximalen Zählwert angekommen ist, die Spannung am Anschluß auf den hohen Pegel geschaltet, unabhängig davon, ob die Spannung am Anschluß 551 oder 552 auf den niedrigen Pegel geschaltet ist. Beide Zähler werden durch den folgenden Taktimpuls zurückgesetzt, wie er über den Anschluß 460 eingegeben wird, und die Spannungen an den Anschlüssen 551 und 552 befinden sich auf dem hohen Pegel. Die Spannungspegel an den Ausgangsanschlüssen 461 bis 464 der Verzögerungssteuerstufe 500 in den Fig. 5 und 6 ändern sich nicht, wenn sich die beiden Spannungen an 551 und 552 auf hohen Pegel befinden, wenn sich jedoch die Spannung bei 551 auf dem niedrigen Pegel befindet, ändert sich der durch den Spannungspegel an den Anschlüssen 461 bis 464 repräsentierte Zahlenwert in abnehmender Weise, und dann, wenn sich die Spannung an 552 auf dem niedrigen Pegel befindet, ändert er sich so, daß er zunimmt. Demgemäß wird, wenn das in Fig. 7 gezeigte Störsignalfilter verwendet wird, selbst dann, wenn das Beurteilungsergebnis der Phasenvergleicherstufe 52 plötzlich wegen Störsignalen usw. gestört ist, nicht sofort ein fehlerhaftes Steuersignal ausgegeben. Dadurch, daß die Steuerung auf mehrere Beurteilungsergebnisse wartet, wird sie entsprechend zahlreicherer Beurteilungsergebnisse ausge führt. Ferner wird, wenn die Differenz zwischen der Anzahl von Beurteilungsergebnissen auf der Voreilungsseite und derjenigen auf der Nacheilungsseite klein ist, beurteilt, daß die Phasen miteinander übereinstimmen, und das Ausgangssignal der Verzögerungssteuerstufe bleibt unverändert.
Zum Beispiel wird die Beurteilung für jede Zeitspanne T ausgeführt (wobei T die Periode des an den Anschluß 400 gelegten, sich relativ langsam ändernden Taktsignals ist), und die Schaltung ist so aufgebaut, daß die Steuerung ausgeführt wird, wobei auf die Ausgabe von n Beurteilungsergebnissen gewartet wird. Das heißt, daß (wenn n der maximale Zählwert der Zähler 701 und 702 ist) angenommen wird, daß die Schaltung so aufgebaut ist, daß dann, wenn die Differenz zwischen der Anzahl von Signalen, die eine Phasenvoreilung anzeigen, und der Anzahl von Signalen, die eine Phasennacheilung anzeigen, kleiner als m ist, das Ausgangssignal der Verzögerungssteuerstufe unverändert bleibt (d.h., daß dann, wenn der Zählwert bei n - m ankommt, die Spannung am Anschluß 753 oder 755 auf den hohen Pegel geschaltet wird). Dann ist, damit eine Steuerung bewirkt wird, eine Differenz größer als m zwischen der Anzahl von Signalen, die eine Phasenvoreilung anzeigen, und der Anzahl von Signalen, die eine Phasennacheilung anzeigen, erforderlich, und wenn die Phasen miteinander übereinstimmen, wird selbst dann, wenn Störsignale vorliegen, deren Periode kürzer als in x T ist, keine fehlerhafte Steuerung bewirkt. Demgemäß ist es möglich, den Einfluß von Störsignalen zu verringern, deren Periode länger als T und kürzer als m x T ist. Ferner kann bei einer Phasendifferenz für die eine fehlerhafte Beurteilung auf Grund von Störsignalen bei nur einer Beurteilung auftreten könnte, selbst dann, wenn die Phasendifferenz m/n kleiner ist, die Steuerung korrekt ausgeführt werden, da eine Phasendifferenz größer als m zwischen den Anzahlen der Beurteilungsergebnisse erzeugt wird, wenn die Beurteilung n mal wiederholt wird. Demgemäß ist es möglich, wenn das Störsignalfilter auf diese Weise konzipiert ist, die Einflüsse von Störsignalen, deren Periode länger als T und kürzer als m x T ist, auf ungefähr m/n zu verringern.
Ferner kann, da es zum Bewirken einer Steuerung erforderlich ist, auf eine Zeit zu warten, die der Periode von Störsignalen entspricht, um den Einfluß von Störsignalen zu beseitigen, wenn die Periode der Störsignale sehr lang ist, die Periode des über den Anschluß 460 eingegebenen Taktsignals verlangsamt werden oder die Anzahl von Bits der Zähler 701 und 702 kann erhöht werden.
Fig. 8 ist ein Schema, das den Aufbau eines anderen Ausführungsbeispiels einer erfindungsgemäßen Taktsignal-Versorgungsvorrichtung veranschaulicht. Beim in Fig. 2 gezeigten Ausführungsbeispiel werden das Taktsignal und das Referenzsignal über die Signalleitungen 30 bzw. 31 an die Pufferschaltung 21 gegeben und dort an die Module 40 verteilt. Demgegenüber ist im in Fig. 8 gezeigten Ausführungsbeispiel die Pufferschaltung 21 nicht verwendet, sondern das Taktsignal und das Referenzsignal werden über die Signalleitungen bzw. 31 direkt an die Module gegeben. Bei diesem Ausführungsbeispiel ist, obwohl die Anzahl von Kabeln 30, 31 gegenüber der in Fig. 2 gezeigten erhöht ist, die Phasengenauigkeit, da keine Schwankungen der Verzögerungszeit in der Pufferschaltung 21 vorliegen, entsprechend gegenüber derjenigen verbessert, die durch die in Fig. 2 gezeigte Schaltung erzielt wird. Die Taktsignalquelle 10 und die rangniedrigeren Verteilungsziele 40 in Fig. 8 sind identisch mit dem in Fig. 2 gezeigten. Auch kann bei den in den Fig. 10 und 11 gezeigten Ausführungsbeispielen das in Fig. 8 gezeigte Signalverteilungsverfahren verwendet werden.
Ferner wird der zur Steuerung verwendete Minicomputer in Fig. 8 auch als Dienstleistungsprozessor bezeichnet, der eine Steuerung wie das Rücksetzen oder Einschreiben von Anfangswerten in Latchstufen und Speicher im auf der Leiterplatte angebrachten Hauptabschnitt nach dem Einschalten der Spannungsquelle usw. ausführt. Jedoch ist es möglich, diesen Minicomputer auch dazu zu verwenden, das Signal zum Fixieren des Ausgangssignals der in Fig. 5 oder 6 gezeigten Verzögerungssteuerstufe zum Zeitpunkt, zu dem die Phasenregulierung durch die erfindungsgemäße Vorrichtung endet, oder zum Umschalten des in Fig. 9A gezeigten Frequenzteilers zu liefern. Dabei ist es aus der Zeit, die nach dem Start der Phasenregulierung verstrichen ist, erfahrbar, ob die Phasenregulierung beendet ist oder nicht. Das heißt, daß die Periode, mit der das in Fig. 7 gezeigte Störsignalfilter das Steuersignal an den Anschluß 551 oder 552 ausgibt, die Zeit ist, die durch Multiplizieren der Periode (z. B. 100 µs) des am Anschluß 460 eingegebenen niederfrequenten Taktsignals mit dem Zählwert (8 im Fall der Fig. 7), wie er bis zum Zeitpunkt gezählt wurde, zu dem der im Störsignalfilter eingebaute Zähler einen Umlauf ausführt, erhalten wird. Wenn die Anzahl von Bits mit N (4 beim Beispiel von Fig. 5) repräsentiert wird, gelangt die in Fig. 5 gezeigte Verzögerungssteuerstufe, wenn sie mindestens 2N Steuersignale (16 beim Beispiel von Fig. 5) empfangen hat, in ihren Endzustand, und die Phasenregulierung wird beendet. Beim obigen Beispiel beträgt diese Zeit ungefähr 100 µs x 8 x 16 13 ms. Ferner ist zwar für die variable Verzögerungsstufe in Fig. 4 und für die Verzögerungssteuerstufe in Fig. 5 eine 4-Bit-Struktur gezeigt, jedoch ist in der Praxis eine Struktur mit ungefähr 6 bis 12 Bits am geeignetsten. Selbst in diesem Fall wird die Phasenregulierung innerhalb einiger Sekunden nach dem Start beendet.
Ferner reicht es zum Fixieren des Ausgangssignals der in Fig. 5 oder 6 gezeigten Verzögerungssteuerstufe aus, die Spannung am Anschluß 550 auf den hohen Pegel zu schalten. Wenn sie sich auf dem hohen Pegel befindet, werden dieselben Pegel wie die der an den Ausgängen 461, 462, 463 und 464 der Latchstufen 501, 502, 503 und 504 auftretenden Signale immer jeweils an deren Eingänge gegeben, so daß die Pegel der Ausgangssignale fixiert sind.
Selbstverständlich kann der Dienstleistungsprozessor in Fig. 8 auch beim in Fig. 2 gezeigten Ausführungsbeispiel verwendet werden.
Fig. 9A ist ein Schaltbild, das ein Ausführungsbeispiel des Frequenzteilers 12 in Fig. 2 zeigt. Jedoch ist bei diesem Ausführungsbeispiel das für die Endverteilungsziele erforderliche Taktsignal ein solches mit vier Phasen, die um 1/4 Periode gegeneinander verschoben sind, wie durch 852 bis 855 in Fig. 9B gezeigt (in Fig. 9B ist nur die Phase auf der positiven Polaritätsseite gezeigt). Dabei entspricht die für das noch nicht eingestellte Taktsignal erforderliche Periode dem Ausmaß der Verschiebung im Taktsignal mit vier Phasen, d.h. 1/4 der Periode des Taktsignals mit vier Phasen. Dieses noch nicht eingestellte Taktsignal wird in die variable Verzögerungsstufe 51 ausgegeben, deren Ausgangssignal über den Anschluß 456 in Fig. 9A eingegeben wird. Dann wird das Signal mit derselben Phase an die Master-Slave-Flipflops 801 bis 812 gegeben. Ferner kennzeichnet 851 einen Anschluß, über den das Signal zum Synchronisieren des Anfangs des Frequenzteilervorgangs eingegeben wird und mit dem ein Anschluß verbunden ist, der dasselbe Signal wie das für den Phasenvergleich verwendete Referenzsignal ausgibt. Jedoch sind nach Bedarf Blindlasten usw. so hinzugefügt, daß die Eingangslast auf der Referenzsignalseite und der Rückkopplungssignalseite so symmetrisch ist wie möglich. Ferner ist zwar beim in Fig. 9A gezeigten Ausführungsbeispiel angenommen, daß die Periode des Referenzsignals das 8-fache der Periode des noch nicht eingestellten Taktsignals ist (demgemäß das Doppelte der Periode des für die Endverteilungsziele erforderlichen Taktsignals), jedoch wird, wenn die erstere einer Zahl entspricht, die mehr als 8-fache der letzteren ist, das aus den Flipflops 801 bis 803 bestehende Schieberegister dadurch eingestellt, daß die Anzahl seiner Stufen so variiert wird, daß das an den Anschluß 851 angelegte Signal und das über den Anschluß 856 ausgegebene Signal der unten angegebenen Phasenbeziehung genügen. Das an den Anschluß 851 angelegte Signal wird über das aus den Flipflops 801, 802, 803 und 812 bestehende Schieberegister am Anschluß 856 als Rückkopplungsignal an die Phasenvergleicherstufe 52 ausgegeben. Dabei ist die Phase eine solche, die durch Verzögern des an den Anschluß 851 angelegten Signals um eine Zeitperiode erhalten wird, die geringfügig kürzer als eine Periode desselben ist und demgemäß eine solche ist, die dadurch erhalten wurde, daß das an den Anschluß 851 angelegte Signal leicht nach vorne verschoben wurde, wie in Fig. 9B gezeigt. Dann wird das Signal vom Anschluß 856 über die Pufferschaltung usw. als Rückkopplungssignal in die Phasenvergleicherstufe 52 eingegeben, in der seine Phase mit der Phase des Referenzsignals (d.h. übereinstimmend mit dem an den Anschluß 851 angelegten Signal) verglichen wird, und die variable Verzögerungsstufe 51 wird so gesteuert, daß die Phasen dieser zwei Signale miteinander übereinstimmen. Andererseits werden die Ausgangssignale der Flipflops 801 und 803 über NOR-Schaltungsflipflops 804 bis 807 usw. an die Flipflops 808 bis 811 gegeben und, auf diese Weise werden die Taktsignale mit der gewünschten Phasenbeziehung, wie in Fig. 9B gezeigt, über die Anschlüsse 852 bis 855 ausgegeben. Dabei ist die Phase der Endverteilungsziele sichergestellt, da sichergestellt ist, daß die Flipflops 808 bis 812 mit demselben Takt wie das Flipflop 812 betrieben werden, und daß dann, wenn die Verzögerungszeit in der Pufferschaltung zur Phase des über das Flipflop 812 ausgegebenen Signals addiert wird, das so erhaltene Ergebnis mit der Phase des Bezugssignals übereinstimmt, wenn die Anschlüsse 852 bis 855 mit den Endverteilungszielen über Pufferschaltungen verbunden sind, deren Verzögerungszeit derjenigen dieser Pufferschaltung entspricht. Ferner ist es möglich, da die Schwankungen in der Verzögerungszeit zwischen Schaltungen innerhalb eines LSI- Chip beachtlich kleiner als Schwankungen in der Verzögerungszeit zwischen Schaltungen in verschiedenen LSI-Chips sind, wenn die Flipflops 808 bis 812 und die oben beschriebenen Pufferschaltungen im selben LSI-Chip angeordnet sind, den Taktversatz am Endverteilungsziel zu verringern. Ferner kann die in Fig. 9A gezeigte Schaltung ohne die Flipflops 804 und 805 arbeiten. Jedoch ist in diesem Fall die höchste Arbeitsfrequenz verringert, da die den zwei Gatterstufen entsprechende Verzögerungszeit von den Flipflops 801 und 803 zu den Flipflops 806 und 807 erforderlich ist. Demgemäß ist es dann, wenn es erwünscht ist, die Schaltung mit hoher Geschwindigkeit zu betreiben, erwünscht, durch Anordnen der Flipflops 804 und 805 eine Verbindung mit einer kürzeren Verzögerungszeit herzustellen als der Zeit, die einer Stufe der Durchlaßflipflops mit anderen Flipflops entspricht.
Ferner sollte zum wirkungsvollen Herausbringen des Effekts der Erfindung zumindest das Referenzsignal mit einer so genau wie möglich eingestellten Phase übertragen werden. Zu diesem Zweck können Fälle existieren, in denen es vorteilhafter ist, die Anzahl der Leitungen, über die das Referenzsignal läuft, zu verringern, und zwar entweder durch Anordnen einer Anzahl nur entsprechend den Phasenvergleicherstufen 52 innerhalb desselben LSI-Chips 41, wie in Fig. 10 gezeigt, oder durch Unterteilen der zum Phasenreguliermechanismus gehörenden Teile und der zur Logikschaltung gehörenden Teile einschließlich der Endverteilungsziele in verschiedenen LSI-Chips, wie in Fig. 11 gezeigt. Fig. 10 und 11 zeigen verschiedene Ausführungsbeispiele für die Teile der rangniedrigeren Verteilungsziele 40 beim in Fig. 2 gezeigten Ausführungsbeispiel
Im Gegensatz zur Tatsache, daß beim in Fig. 2 gezeigten Ausführungsbeispiel, ähnlich zu den noch nicht eingestellten Taktsignalen das Bezugssignal über den LSI-Pufferchip 41 auch an die noch niedrigeren Verteilungsziele 50 geliefert wird, ist beim in Fig. 10 gezeigten Ausführungsbeispiel eine Anzahl von Phasenvergleichsschaltungen, die dein LSI-Chip 50 entspricht, die Verteilungsziele sind, im LSI-Pufferchip 50 vorhanden, so daß der Phasenvergleich dort bewirkt wird. Da der Signalpfad vom LSI-Pufferchip 41 zum LSI-Chip, der die rangniedrigeren Verteilungsziele enthält, außerhalb des LSI-Chips verläuft, ist die Verzögerungszeit lang und die darin auftretenden Schwankungen sind groß. Demgegenüber sind innerhalb eines LSI-Chips, da die Verzögerungszeit kurz ist, die dort vorhandenen Schwankungen ebenfalls klein. Demgemäß ist es gemäß dem in Fig. 10 gezeigten Ausführungsbeispiel möglich, den Versatz hinsichtlich des Referenzsignals zu verringern. Selbst unter Verwendung des in Fig. 10 gezeigten Aufbaus ist es erforderlich, das Signal zum Synchronisieren des Anfangs der Frequenzunterteilung mittels des Frequenzteilers 19 zu liefern (Signal, das an den Anschluß 851 in Fig. 9A angelegt wird).
Das in Fig. 11 gezeigte Ausführungsbeispiel ist eine vereinfachte Version des in Fig. 10 gezeigten Ausführungsbeispiels, bei dem die variable Verzögerungsstufe 51 und der Frequenzteiler 12 auch innerhalb des LSI-Pufferchips 41 ausgebildet sind. Bei diesem Ausführungsbeispiel ist es nicht möglich, die Schwankungen der Verzögerungszeit in verschiedenen LSI-Chips, die jeweils die Verteilungsziele 50 bilden, gesondert zu regulieren, jedoch ist es möglich, erforderliche Materialien wie die Anzahl von Signalleitungen am Modul 40, durch die die Rückkopplungssignale hindurchlaufen, die variable Verzögerungsstufe 51, die Phasenvergleicherstufe 52, den Frequenzteiler 12 usw. zu verringern. Ferner ist es beim in Fig. 11 gezeigten Ausführungsbeispiel möglich, auch dafür zu sorgen, daß die Rückkopplungssignalleitung innerhalb des LSI-Pufferchips 41 verläuft. Jedoch ist es in diesein Fall schwierig, die Verzögerungszeit im durch den LSI- Pufferchip verlaufenden Signalpfad einzustellen und noch rangniedrigere Verteilungsziele 50 so anzuschließen, daß Übereinstimmung mit der Verzögerungszeit im Signalpfad für das Rückkopplungssignal besteht. Noch weiter sollten beim in Fig. 11 gezeigten Ausführungsbeispiel dann, wenn die Anzahl von Ausgangsstiften des LSI-Pufferchips 41 unzureichend ist, zwei LSI-Pufferchips 41 auf dem Modul 40 angeordnet sein. Jedoch ist es auch in diesem Fall überflüssig, die Anzahl von Referenzsignalleitungen zu erhöhen, wenn zwei Phasenvergleicherstufen 52 auf einem der LSI-Pufferchips angeordnet werden. Ferner kann selbstverständlich, obwohl beim in Fig. 2 dargestellten Ausführungsbeispiel der LSI-Pufferchip 51 im Signalpfad angeordnet ist, der das Referenzsignal vom Taktsignal-Erzeugungsabschnitt 10 in Fig. 2 zu den rangniedrigeren Verteilungszielen 40, wie in Fig. 2, 10 oder 11 gezeigt, überträgt, wenn eine Toleranz in der Verzweigungsanzahl im Taktsignal-Erzeugungsabschnitt 10 und im Montageraum für das Kabel 30 besteht, der Versatz weiter dadurch verringert werden, daß jedes der rangniedrigeren Verteilungsziele 40 über das Kabel 30 direkt mit dem Taktsignal-Erzeugungsabschnitt 10 verbunden wird.
Nun ist, wenn das Rückkopplungssignal außerhalb des LSI- Chips vorbeiläuft, wie es in den in den Fig. 10 und 11 dargestellten Ausführungsbeispielen gezeigt ist, die Verzögerungszeit vom Rückkopplungsausgang des Frequenzteilers 12 (d.h. vom Anschluß 856 in Fig. 9A) bis zum Eingang der Phasenvergleicherstufe 52 lang. Dann werden durch die Funktion des automatischen Phasenreguliermechanismus andere Signale als das in Fig. 9B gezeigte Signal 851 entsprechend nach links verschoben, und der Zeitpunkt, zu dem das Flipflop 801 das über den Anschluß 851 eingegebene Signal empfängt, ist entsprechend vorgestellt. Dabei wird es unmöglich, wenn das Ausmaß der Verschiebung so groß wie die Periode des über den Anschluß 456 eingegebenen Signals wird, das über den Anschluß 851 eingegebene Signal mit einem gewünschten Spitzenwert des über den Anschluß 456 eingegebenen Signals zu empfangen und daher sind die Ausgangssignale über die Anschlüsse 852 bis 855 und 856 um eine Periode des über den Anschluß 456 eingegebenen Signals verzögert. Nachfolgend wird dies als "Phasenverschiebung" bezeichnet. Wenn eine Phasenverschiebung entstanden ist, ist die Phase, die der Länge nach übereinstimmt, um eine Periode des über den Anschluß 456 eingegebenen Signals verschoben, was die Phasenregulierung unmöglich macht. Um dies zu verhindern, kann eine Schiebeschaltung, wie sie z. B. in Fig. 12 als Beispiel gezeigt ist, verwendet werden.
Die in Fig. 12 gezeigte Schaltung ist vor die in Fig. 9A gezeigte Frequenzteilerstufe geschaltet, in die dasselbe Signal wie das Referenzsignal über einen Anschluß 1151 eingegeben wird, und ein Anschluß 851 ist mit dem Anschluß 851 in Fig. 9A verbunden. Über einen Anschluß 456 wird dasselbe Signal wie über den Anschluß 456 in Fig. 9A eingegeben. Über die Anschlüsse 1152 und 1153 eingegebene Signale sind die höchstsignifikanten zwei Bits des Ausgangssignals, das dadurch erhalten wird, daß zwei den zwei Bits entsprechende Teile zum Signal der in Fig. 6 gezeigten Verzögerungssteuerstufe 500 addiert werden. Auf diese Weise wird, wenn die beiden Spannungspegel an den Anschlüssen 1152 und 1153 hoch sind, das am Anschluß 1151 eingegebene Signal über die D- Flipflops 1102 und 1103 wie auch über die Master-Slave-Flipflops 1105, 1106 und 1107 an den Anschluß 851 ausgegeben. Demgemäß wird in diesem Fall ein Signal, das dadurch erhalten wurde, daß das über den Anschluß 1151 eingegebene Signal um 1/4 der Periode des über den Anschluß 456 eingegebenen Signals verzögert wurde und es ferner invertiert wurde, d.h. ein Signal, das nahezu demjenigen entspricht, das über den Anschluß 1151 eingegeben wurde, über den Anschluß 851 ausgegeben, und die in Fig. 8 gezeigte Schaltung arbeitet auf dieselbe Weise wie oben beschrieben. Wenn jedoch die oben angegebene Phasenverschiebung auftritt, wird das Ausgangssignal der Verzögerungssteuerstufe weiterhin variiert, um die Verzögerungszeit in der variablen Verzögerungsstufe 51 zu verringern, und nach die Verzögerungszeit in der variablen Verzögerungsstufe 51 auf dem kleinsten Wert angelangt ist, wird der Spannungspegel am Anschluß 1152 niedrig. Dann wird das über den Anschluß 1151 eingegebene Signal über das Flipflop 1101 ausgegeben. Daher wird das Signal, das durch das Flipflop 1102 nicht beim gewünschten Spitzenwert empfangen werden konnte, durch das Flipflop 1101 empfangen, das nach einer halben Periode mit gegenphasigem Takt arbeitet, was die Phasenverschiebung beseitigt. Ferner befindet sich, wenn das Signal immer noch nicht empfangen werden kann, das über den Anschluß 1153 eingegebene Signal auf niedrigem Pegel, und das über den Anschluß 851 ausgegebene Signal wird um eine Periode gegenüber den über den Anschluß 456 eingegebenen Signal nach vorne verschoben. Das ausgegebene Signal wirkt so, daß es auf diese Weise die Phasenverschiebung beseitigt. Ferner kann dann, wenn es immernoch auftritt, daß das Signal nicht empfangen werden kann, die Schaltung so aufgebaut sein, daß eine Stufe des Teils zum Ändern der Anzahl von Flipflopstufen hinzugefügt wird.
Fig. 13 veranschaulicht ein Ausführungsbeispiel für die Steuerstufe zum Verbinden der in Fig. 12 gezeigten Schiebestufe mit dem in Fig. 9A gezeigten Teiler oder zum Umwandeln eines selbstgesteuerten Kreises. Ein selbstgesteuerter Kreis bedeutet einen Schaltungsaufbau, bei dem das Rückkopplungssignal an den Frequenzteiler 12 als Synchronisiersignal für diesen verwendet wird. Wenn sich das Steuersignal zum Umschalten der Schaltung auf den selbstgesteuerten Kreis auf niedrigem Pegel befindet, verbindet die Wählstufe den Ausgang 851 der in Fig. 12 gezeigten Schiebestufe mit dem in Fig. 9A gezeigten Frequenzteiler 12. Demgegenüber verbindet die Wählstufe, wenn es sich auf hohem Pegel befindet, das am Anschluß 857 auftretende Signal damit, so daß der in Fig. 9A gezeigte Frequenzteiler den selbstgesteuerten Kreis bildet. Das am Anschluß 857 auftretende Signal ist dasselbe wie das am positiven Pol des Anschlusses 856 auftretende Signal. Um jedoch die mit den Anschlüssen 852 bis 856 verbundenen Lasten gleich zu machen, ist es erwünscht, die Anschlüsse 856 und 857 voneinander zu trennen und für sie gesonderte Latchstufen anzuordnen, wie es in Fig. 13 gezeigt ist.
Wie es aus der obigen Beschreibung deutlich ist, reicht es dann, wenn der zur Steuerung vorhandene Minicomputer in Fig. 8 mit der Phasenregulierung beginnt, aus, daß der Minicomputer das Signal am Anschluß 550 in Fig. 5 oder 6 und das Steuersignal zum Umschalten der Schaltung in den selbstgesteuerten Kreis von Fig. 13 auf niedrigen Pegel setzt und die zwei Signale nach einer vorgegebenen Zeitspanne auf hohen Pegel setzt. Demgemäß ist es möglich, anstelle dieses Minicomputers zur Steuerung auch einen Timer zu verwenden.
Ferner kann dann, wenn die Phasenregulierung unmittelbar nach dem Einschalten der Spannungsquelle ausgeführt wird, die Zeit, bis zu der die LSI-Temperatur usw. stabilisiert ist, länger als die zur Phasenregulierung erforderliche Zeit sein. In diesem Fall ist es bevorzugt, die längere Zeit abzuwarten.
Ferner ist es auch bei der in Fig. 12 gezeigten Schiebestufe möglich, wenn Flipflops zwischen den ODER-Stufen 1108, 1109 und der ODER-Stufe 1110 sowie zwischen den ODER-Stufen 1111, 1112 und der ODER-Stufe 1113 eingefügt werden, genauso wie die Flipflops 804 und 805 in der in Fig. 9A gezeigten Frequenzteilerschaltung, die Signalausbreitungszeit von einem Flipflop zum anderen zu verkürzen, um die Geschwindigkeit zu erhöhen.
Ferner erfolgt, wenn die Zufuhr des Taktsignals zu den Endverteilungszielen bei der Phasenregulierung angehalten wird und die Zufuhr nach dein Fixieren des Ausgangssignals der Verzögerungssteuerstufe nach Abschluß der Phasenregulierung begonnen wird, die Phasenverschiebung einfacher, nachdem die Zufuhr zu den Endanschlußzielen begonnen hat. Um dies zu vermeiden, kann mit der Zufuhr an die Endverteilungsziele begonnen werden, nachdem das am Anschluß 851 in Fig. 9A eingegebene Signal auf das am Anschluß 856 ausgegebene Signal umgeschaltet wurde, nachdem das Ausgangssignal der Verzögerungssteuerstufe 500 fixiert ist.
Ferner kann es auftreten, obwohl der in Fig. 9A gezeigte Frequenzteiler so aufgebaut ist, daß er unter Verwendung sowohl der ansteigenden als auch der fallenden Flanke des über den Anschluß 851 eingegebenen Synchronisiersignals abhängig von den Umständen arbeitet, daß die Phasenverschiebung nur an einer Flanke entsteht und das Signal an der anderen Flanke normal empfangen wird. In diesem Fall kann nur eine der Flanken des Synchronisiersignals zum Wiedergeben der anderen Flanke verwendet werden. Ein Ausführungsbeispiel einer Schaltung hierfür ist in Fig. 14A gezeigt. Diese Schaltung ist zwischen die Schiebeschaltung in Fig. 12 und die Frequenzteilerschaltung in Fig. 9A eingefügt. Das über den Anschluß 851 in Fig. 12 ausgegebene Signal wird an den Eingangsanschluß 1251 gegeben, und das über den Anschluß 1261 ausgegebene Signal wird an den Anschluß 851 in Fig. 9A gegeben. Dasselbe Signal wie das am Anschluß 456 der Frequenzteilerstufe in Fig. 9A oder der Schiebestufe in Fig. 12 wird an den Anschluß 456 gegeben. Die Funktion dieser Signalformungsstufe ist die folgende. Wie es in Fig. 14B gezeigt ist, werden unter Verwendung nur der ansteigenden Flanke des Signals 1251 die zwei Flanken, d.h. sowohl die ansteigende als auch die abfallende Flanke, dadurch erzeugt, daß ein Logiksummensignal 1255 aus einem Signal 1253, das durch Empfangen und Invertieren des über den Anschluß 1251 eingegebenen Signals mittels eines Flipflops erhalten wurde, und einem um drei Stufen verschobenen Signal 1254 gebildet wird. Die Impulsbreite wird dadurch auf ihren ursprünglichen Wert zurückgeführt, daß ein Logiksummensignal 1259 aus einem Signal 1257, das durch weiteres Verschieben dieses Signals um eine Stufe und durch Invertieren desselben erhalten wurde, und einem durch Verschieben dieses Signals um zwei Stufen und Invertieren desselben erhaltenes Signal gebildet wird. Das heißt, daß die ansteigende Flanke des Signals 1253 an einem Zeitpunkt liegt, zu dem sich das Signal 1254 auf hohem Pegel befindet, und die folgende Flanke des Signals 1254 an einem Zeitpunkt liegt, zu dem sich das Signal 1253 auf dem hohen Pegel befindet. Aus diesem Grund sind die fallende Flanke und die ansteigende Flanke des Logiksummensignals 1255 durch die fallende Flanke des Signals 1253 bzw. die ansteigende Flanke des Signals 1254 bestimmt. Andererseits werden sowohl die fallende Flanke des Signals 1253 als auch die ansteigende Flanke des Signals 1254 durch Verschieben der ansteigenden Flanke des Signals 1251 erhalten. Demgemäß werden sowohl die fallende Flanke als auch die ansteigende Flanke des Signals 1255 durch Verschieben der ansteigenden Flanke des Signals 1251 erhalten. Demgemäß hat, solange die ansteigende Flanke des Signals 1251 keine Phasenverschiebung erzeugt, selbst dann, wenn für die fallende Flanke des Signals 1251 eine Phasenverschiebung auftritt, wie es in Fig. 14B dargestellt ist, die Phasenverschiebung keine Einflüsse auf die Signale hinter dem Anschluß 1255.
Fig. 15A veranschaulicht ein Beispiel für die Anordnung von LSIs innerhalb einem rangniedrigern Verteilungsziel (z. B. einer Leiterplatte), wobei der zugehörige elektrische Anschluß in Fig. 11 gezeigt ist. Die Bezugszahl 41 bezeichnet einen LSI-Chip für die Taktverteilung, der mit einem erfindungsgemäßen Phasenreguliermechanismus versehen ist, und 50 bezeichnet einen LSI-Logikchip zum Erstellen der Logik für den Hauptteil. Fig. 15A zeigt einen Fall, bei dem nur ein LSI-Chip für die Taktverteilung vorliegt, in dem das Taktsignal und das Referenzsignal, wie über das Kabel 30 gehefert, über einen Verbinder empfangen werden, der nahe dem LSI-Chip 41 für die Taktverteilung angeordnet ist. Ausgehend von diesen zwei Signalen erzeugt der LSI-Chip 41 für die Taktverteilung verschiedene Arten von Taktsignalen, wie in Fig. 9B gezeigt, und er liefert sie an allgemeine LSI-Chips innerhalb der Leiterplatte 40. Nun kann abhängig von der Art der in der Leiterplatte 40 montierten Logik der Fall existieren, daß eine große Anzahl von Taktsignalen erforderlich ist, und es ist denkbar, daß die Ausgabestifte an einem LSI- Chip 41 für die Taktverteilung nicht ausreichen. In diesem Fall ist es erforderlich, insgesamt zwei LSI-Chips auf der Leiterplatte anzubringen, wobei ein weiterer LSI-Chip 42 zur Taktverteilung hinzugefügt wird, wie in Fig. 15B gezeigt. Dabei existiert ein Problem dahingehend, wie das Referenzsignal an den hinzugefügten LSI-Chip 42 für die Taktverteilung geliefert wird. Das heißt, daß, genauso, wie es für Fig. 15A gilt, dann, wenn das über den Verbinder empfangene Signal an die beiden LSI-Chips 41 und 42 geliefert wird, die Phasen des Bezugssignals für den in Fig. 15A gezeigten Fall und für den in Fig. 15B gezeigten Fall nicht miteinander übereinstimmen, da die Lastbedingungen verschieden sind. Ferner ist dann, wenn Kabel 30 gesondert für die Chips 41 und 42 vorhanden sind, nicht nur die Anzahl von Kabeln erhöht, sondern es existiert auch eine merkliche Beschränkung hinsichtlich der Konstruktion dahingehend, daß der Lastzustand immer für alle Leitungen vom Verbinder zu den LSI- Chips 41 und 42 gleich ist, einschließlich des in Fig. 15A dargestellten Falls.
Diese Schwierigkeit kann dadurch überwunden werden, daß zwei Sätze von Phasenvergleichsschaltungen 52 in einem LSI-Chip 41 für Taktverteilung angeordnet werden, wie in Fig. 16 dargestellt. Alle für den anderen LSI-Chip 42 für die Taktverteilung erforderlichen Signale werden vom LSI-Chip 42 geliefert oder weitergegeben. Der Vergleich der Phase des Ausgangssignals mit der Phase des Referenzsignals wird innerhalb des LSI-Chips 41 ausgeführt, und das Beurteilungsergebnis wird an den LSI-Chip 42 geliefert. Auf diese Weise ist es nicht erforderlich, für den LSI-Chip 42 ein neues Kabel bereitzustellen. Demgemäß kann die Verdrahtung vom Verbinder zum LSI-Chip 41 gemeinsam für den in Fig. 15A gezeigten Fall und für den in Fig. 15B gezeigten Fall konzipiert werden. Ferner können in diesem Fall, um die Lastbedingungen für den LSI-Chip 41 für die Taktverteilung in Fig. 11 und den LSI-Chip 41 für die Taktverteilung in Fig. 16 gleich zu machen, zwei Sätze von Phasenvergleicherstufen 52 auch im LSI-Chip 41 für die Taktverteilung in Fig. 11 vorhanden sein, von denen nur eine genutzt wird.
Fig. 17 zeigt ein anderes Ausführungsbeispiel zum Einstellen nicht nur der Phase des Taktsignals, sondern auch der Phase des Referenzsignals mit hoher Genauigkeit. Ähnlich wie bei Fig. 2 bezeichnet die Bezugszahl 10 einen Taktsignal-Erzeugungsabschnitt; 20 bezeichnet ein ranghöheres Verteilungsziel; 30 bezeichnet einen sie verbindenden Signalpfad und 15 bezeichnet einen Frequenzteiler zum Erzeugen der Frequenz des Referenzsignals. Ferner bezeichnet 40 dasselbe wie das rangniedrigere Verteilungsziel 40, wie es in Fig. 2, 10 oder 11 dargestellt ist. Jedoch existiert für den das Referenzsignal empfangenden Anschluß kein Anpassungsabschluß zum Erzeugen absichtlicher Reflexion. Ferner zeigt diese Ausführungsform ein Beispiel, bei dem für das Referenzsignal der Taktsignal-Erzeugungsabschnitt 10 direkt, ohne Zwischenfügung irgendeiner Pufferschaltung 21, mit dem rangniedrigeren Verteilungsziel 40 verbunden ist. Außerdem ist die Phasenreferenz bei diesem Ausführungsbeispiel ein Signal am Anschluß 1353, wie durch Verzögern des Ausgangssignals des Frequenzteilers 15 mittels einer unveränderlichen Verzögerungsschaltung 1305 um eine vorgegebene Zeit verzögert. Ein Merkmal des in Fig. 17 gezeigten Ausführungsbeispiels ist es, daß der Zeitpunkt, zu dem das vom Taktsignal-Erzeugungsabschnitt an das Verteilungsziel 40 übertragene Signal (nachfolgend als gesendete Welle bezeichnet) durch einen Austrittspunkt 1354 läuft, und der Zeitpunkt, zu dem das Signal, das einmal am Verteilungsziel 40 angekommen ist und dort für einen Rücklauf reflektiert wurde (nachfolgend als reflektierte Welle bezeichnet), das erneut durch den ursprünglichen Austrittspunkt 1354 lief, erfaßt werden kann. Der Zeitpunkt, der durch Mitteln dieser zweier Zeitpunkte erhalten wird, repräsentiert den Zeitpunkt, zu dem das Signal am Verteilungsziel 40 ankommt. Demgemäß wird die variable Verzögerungsstufe 1301 so gesteuert, daß sich dieser Zeitpunkt in Übereinstimmung mit demjenigen Zeitpunkt befindet, zu dem als Phasenreferenz dienende Signal am Anschluß 1353 am Verteilungsziel 40 ankommt. Auf diese Weise kann die Phase des Referenzsignals für alle Verteilungsziele gleich gemacht werden. Nachfolgend wird der Hauptteil des in Fig. 17 gezeigten Ausführungsbeispiels unter Bezugnahme auf die Fig. 18A und 18B erläutert.
Fig. 18A ist ein Schema, das den Aufbau eines Ausführungsbeispiels einer Entnahmeeinrichtung für eine gesendete und eine reflektierte Welle veranschaulicht, in dem die Bezugszahl 1302 eine Ausgangspufferschaltung bezeichnet; 1303 eine Entnahmeschaltung für eine gesendete Welle bezeichnet und 1304 eine Entnahineschaltung für eine reflektierte Welle bezeichnet. In der Ausgangspufferschaltung 1302 sind Widerstände 1401 und 1402 dazu bestimmt, die Ausgangsimpedanz der Differenzstufe in Übereinstimmung mit der charakteristischen Impedanz des Signalpfads 30 zu bringen. Die Entnahmeschaltung 1303 für eine gesendete Welle und die Entnahmeschaltung 1304 für eine reflektierte Welle werden durch Pegelschiebestufen 1403 bzw. 1404 und Differenzstufen 1405 bzw. 1406 gebildet. Es ist angenommen, daß, wie es in Fig. 188 gezeigt ist, zu einem Zeitpunkt t&sub1; ein fallendes Signal an der Seite des P-Pols des Anschlusses 1451 eingegeben wird und ein ansteigendes Signal an der Seite des N-Pols desselben eingegeben wird. Dann erscheint am Anschluß 1354 auf Grund einer durch die charakteristische Impedanz des Signalpfads 30 und die Widerstände 1401 und 1402 gebildeten Spannungsteilerschaltung eine Pegeländerung mit einer Amplitude, die die Hälfte der am Anschluß 1451 auftretenden Pegeländerung ist. Das Signal wird über den Signalpfad 30 übertragen, so daß es am Anschluß 1456 ankommt, der sich im Verteilungsziel befindet. Dort wird es reflektiert und erneut über den Signalpfad 30 übertragen, so daß es zum Anschluß 1354 zurückkehrt, wo es durch die Widerstände 1401 und 1402 abgeschlossen wird. Dieser Zeitpunkt ist t&sub2;. Nach dein Zeitpunkt t&sub2; entspricht der Spannungspegel am Anschluß 1354 dem Spannungspegel am Anschluß 1451, wie in Fig. 188 gezeigt. Hierbei überkreuzt, wenn das Signal an der Seite des P-Pols des Anschlusses 1354 mittels der Pegelschiebestufe 1403 um die Hälfte der vollen Schwingungsamplitude verschoben wird, das Signal am Anschluß 1452 zum Zeitpunkt t&sub1; das Signal auf der Seite des N-Pols des Anschlusses 1354. Demgemäß erscheint, wenn diese zwei Signale zum Zeitpunkt t&sub1; in die Differenzstufe 1405 eingegeben werden, das Signal am Anschluß 1454. Genau gesagt, liegt es auf Grund der Differenzschaltung 1405 usw. um eine Verzögerungszeit später als der Zeitpunkt t&sub1;. Dieses Signal erscheint am Anschluß 1454. Das Verfahren zum Korngieren dieser Verzögerungszeit wird später beschrieben. Ferner erscheint, ähnlich hierzu, das Signal zum Zeitpunkt t&sub2; am Ausgangsanschluß 1455 der Differenzstufe 1406.
Unter erneuter Rückkehr zu Fig. 17 wird ein Verfahren zur Phasenkorrektur unter Verwendung der entnommenen gesendeten und der entnommenen reflektierten Welle beschrieben. Hierbei ist die Ankunftszeit des als Phasenreferenz dienenden Signals am Anschluß 1353 mit t&sub0; repräsentiert. Die Ankunftszeit des durch Verzögern des Phasenreferenzsignals mittels der variablen Verzögerungsstufe 1307 erhaltenen Signals wird durch die Phasenvergleicherstufe 1309 mit der Ankunftszeit der reflektierten Welle verglichen, und die variable Verzögerungsstufe 1307 wird so gesteuert, daß diese miteinander übereinstimmen. Dann wird die Verzögerungszeit in der vanablen Verzögerungsstufe 1307 auf (t&sub2; - t&sub0;) konvergiert. Die variable Verzögerungsstufe 1306 hat denselben Aufbau wie die variable Verzögerungsstufe 1307, und sie verwenden gemeinsam dasselbe Steuersignal, so daß sich die Verzögerungszeit in der variablen Verzögerungsstufe 1306 in Übereinstimmung mit der Verzögerungszeit in der letzteren befindet. Dann vergleicht die Phasenvergleicherstufe 1308 das durch Verzögern der gesendeten Welle mittels der variablen Verzögerungsstufe 1306 erhaltene Signal mit dem Phasenreferenzsignal, und sie steuert die variable Verzögerungsstufe 1301 so an, daß sie miteinander übereinstimmen. Da der Ankunftszeitpunkt der gesendeten Welle t&sub1; ist, die Verzögerungszeit in der variablen Verzögerungsstufe 1306 der Verzögerungszeit (t&sub2; - t&sub0;) in der variablen Verzögerungsstufe 1307 entspricht und das der Zeitpunkt der Phasenreferenz t&sub0; ist, gilt die folgende Gleichung:
t&sub1; + (t&sub2; - t&sub0;) = t
Das heißt: t&sub0; = (t&sub1; + t&sub2;) / 2.
Daher befindet sich der Zeitpunkt, der durch Mitteln der Ankunftszeit der gesendeten Welle und derjenigen der reflektierten Welle erhalten wurde, d.h. der Zeitpunkt, zu dem das Referenzsignal am Verteilungsziel 40 ankommt, in Übereinstimmung mit dem Zeitpunkt der Phasenreferenz. Auf diese Weise ist es möglich, den Ankunftszeitpunkt des Referenzsignals für alle Verteilungsziele 40 gleich zu machen. Gemäß dem vorliegenden Ausführungsbeispiel kann selbst dann, wenn ein LSI-Chip oder ein Kabel zur Reparatur usw. ausgetauscht wird, die Phasenkorrektur jedesmal automatisch ausgeführt werden.
Ferner verfügt, wie oben beschrieben, die Entnahmeschaltung 1303 für eine gesendete Welle oder die Entnahmeschaltung 1304 für eine reflektierte Welle über eine Verzögerungszeit, die ungefähr einer Stufe der Differenzschaltung entspricht. Um dies zu korrigieren, kann eine Blindstufe, die dieser hinsichtlich der Verzögerungszeit entspricht, ebenfalls für das Phasenreferenzsignal eingefügt werden. Wenn hinsichtlich der Blinddifferenzstufe die Entnahmeschaltung für eine gesendete Welle und die Entnahmeschaltung für eine reflektierte Welle innerhalb desselben LSI-Chips aufgebaut sind, ist es möglich, die Differenz der Verzögerungszeit zwischen verschiedenen Differenzstufen weiter zu verringern. Durch Anbringen von Wählstufen in den Eingangsabschnitten und den Ausgangsabschnitten der variablen Verzögerungsstufen 1306 und 1307 verwenden die Phasenvergleicherstufen 1308 und 1309 sowie die Pegelschiebestufen 1403 und 1404 dieselben im Zeitmultiplex und es kann ausreichen, eine von ihnen anzubringen. Insbesondere ist es schwierig, da die variablen Verzögerungsstufen 1306 und 1307 lange Verzögerungszeiten aufweisen, die Charakteristiken der zwei Stufen miteinander in übereinstimmung zu bringen. Andererseits ist es klar, wenn eine Stufe im Zeitmultiplex verwendet wird, daß die Charakteristiken notwendigerweise dieselben sind. Ferner weichen in Fig. 18A, wenn die Ausmaße der Pegelverschiebungen in den Pegelschiebestufen 1403 und 1404 von genau der Hälfte der Signalamplitude abweichen, die Zeitpunkte, zu denen die Eingangssignale in den Differenzstufen 1405 und 1406 einander überkreuzen, von t&sub1; und t&sub2; ab. Wenn jedoch die Ausmaße der Pegelverschiebung in den Pegelschiebestufen 1403 und 1404 einander gleich sind, stehen die Abweichungen in solcher Beziehung, daß ihre Richtungen zueinander entgegengesetzt sind und ihre Absolutwerte einander gleich sind. Demgemäß repräsentiert, wenn die Ausmaße der Pegelverschiebung in den Pegelschiebestufen 1403 und 1404 einander gleich sind, selbst dann, wenn ihre Absolutwerte mehr oder weniger verschieden sind, der Mittelwert von t&sub1; und t&sub2; immer den Zeitpunkt, zu dem das Referenzsignal am Verteilungsziel 40 ankommt. Wenn die Pegelschiebestufen 1403 und 1404 innerhalb desselben LSI-Chips ausgebildet sind, ist es möglich, wechselseitige Schwankungen derselben zu verringern.
Jedoch arbeitet der Phasenreguliermechanismus, da sich die Signalverzögerungszeit im LSI-Chip abhängig von der Temperatur ändert, wenn das Steuersignal für die variable Verzögerungsstufe nach Abschluß der Phasenregulierung fixiert ist, nicht für nachfolgende Temperaturänderungen. Andererseits ist es schwierig, die Temperatur eines LSI-Chips in einem elektronischen Computer usw. immer konstant zu halten, in dem eine große Wärmemenge erzeugende LSI-Chips mit hoher Dichte angebracht sind, und die Temperatur ändert sich innerhalb eines Bereichs über mehrere Grade nach plus und minus um eine bestimmte Temperatur herum, während der Antrieb einer Kühleinrichtung unter Verwendung eines Temperatursensors unterbrochen wird. Demgemäß bestimmt die Grenze der Verringerung von Temperaturschwankungen die Grenze der Verringerung von Taktversätzen. Um dies zu vermeiden, ist es denkbar, die Schaltung so aufzubauen, daß der Schaltungsstrom erhöht wird, um die Lasttreiberleistung zu erhöhen, wenn die Temperatur ansteigt, um die Verzögerungszeit konstant zu halten. Jedoch nimmt durch diesen Aufbau, wenn die Temperatur ansteigt, die Wärmeerzeugung noch weiter zu und es besteht daher die Gefahr, daß thermisch unbesonnenes Ansteuern erfolgt. Demgemäß ist es erforderlich, Schwankungen der Verzögerungszeit auf Grund Temperaturschwankungen zu verringern, während darauf geachtet wird, daß es nicht zu thermisch unbesonnenem Ansteuern kommt. Zu diesem Zweck kann eine durch die Temperatur gesteuerte variable Verzögerungsschaltung angebracht werden. Fig. 19 zeigt ein zugehöriges Ausführungsbeispiel Diese Schaltung ist in den Pfad des Original-Taktsignals eingefügt (z. B. zwischen den Anschluß für das Original-Taktsignal und den Eingangsanschluß 450 der in Fig. 4 gezeigten variablen Verzögerungsstufe). Obwohl diese Stufe ähnlich der in Fig. 4 gezeigten variablen Verzögerungsstufe 51 ist, unterscheidet sich die erstere von der letzteren dadurch, daß zwischen dem Anschluß für das Steuersignal 1561 und der Wählstufe ein Flipflop 1501 vorhanden ist und daß die Umschaltbreite der Verzögerungszeit für alle Bits derjenigen für das Bit mit der kleinsten Umschaltbreite in der in Fig. 4 gezeigten Stufe entspricht. Da die Steuersignale 1561 bis 1563 für diese Stufe umgeschaltet werden können, wenn sich die Temperatur ändert, ist es auch nach dem Start der Zufuhr des Taktsignals zu den Endverteilungszielen, damit sich die Stufe in einem Arbeitszustand befindet, erforderlich, die Erzeugung von Gefahren auf Grund Änderungen des Steuersignals zu verhindern. Zu diesem Zweck ist das Flipflop 1501 vorhanden. Die Schaltung ist so aufgebaut, daß unmittelbar nach einer Änderung des Spannungspegels am Anschluß 1552, d.h. dann, wenn die Signale an den Anschlüssen 1551 und 1552 miteinander übereinstimmen, die Wählstufe umgeschaltet wird.
Fig. 20 ist ein Schema, das den Aufbau eines Ausführungsbeispiels der Temperaturerfassungsschaltung 160 veranschaulicht. In Fig. 20 bezeichnen die Bezugszahlen 1650 und 1651 Spannungsquellen; 1561 bis 1563 bezeichnen Anschlüsse für die an die variable Verzögerungsstufe angelegte Steuersignale; und 464 bezeichnet einen Anschluß für das von der Verzögerungssteuerstufe in Fig. 5 oder 6 angelegte Steuersignal. In der in Fig. 20 dargestellten Schaltung besteht der die Temperatur erfassende Teil aus einer Diode 1601 und einem Widerstand 1602. Wenn die Temperatur ansteigt, nimmt der Spannungsabfall an der Diode 1601 ab und die Spannung am Anschluß 1652 steigt an. Dann wird diese Spannung über einen aus einer Differenzstufe 1603 bestehenden Puffer an die Eingänge der Seite des positiven Pols der Differenzschaltungen 1604 bis 1606 gegeben. Andererseits werden Spannungen an Anschlüssen 1654 bis 1656, die durch Teilen der Versorgungsspannung durch Widerstände so erhalten wurden, daß sie leicht voneinander verschieden sind, an die Eingänge auf der negativ gepolten Seite der Differenzschaltungen 1604 bis 1606 gegeben. Wenn die Temperatur niedrig ist, sind alle Spannungspegel an den Anschlüssen 1561, 1661 und 1563 hoch und die Verzögerungszeit in der variablen Verzögerungsstufe von Fig. 19 ist am längsten. Mit zunehmender Temperatur gehen sie in der Reihenfolge der Anschlüsse 1563, 1661 und 1561 zu niedrigem Pegel über. Demgemäß ist es möglich, den Anstieg der Verzögerungszeit im LSI-Chip und die Verringerung der Verzögerungszeit durch die variable Verzögerungsstufe auf Grund der Temperaturänderungen gegeneinander zu kompensieren. Ferner ist eine UND-Stufe vorhanden, um die Empfindlichkeit der Änderungen der Verzögerungszeit hinsichtlich Temperaturänderungen der in Fig. 19 gezeigten variablen Verzögerungsstufe abhängig vom Zustand der variablen Verzögerungsstufe, wie in Fig. 4 gezeigt, zu ändern. Das heißt, daß dann, wenn die Verzögerungszeit durch die in Fig. 4 gezeigte variable Verzögerungsstufe lang ist, es erforderlich ist, da das Verhältnis von Änderungen der Verzögerungszeit in bezug auf Temperaturänderungen groß ist, die in Fig. 5 gezeigte variable Verzögerungsstufe mit hoher Empfindlichkeit zu steuern. Demgemäß wird in diesem Fall die Steuerung unter Verwendung aller drei Bits ausgeführt. Wenn dagegen die Verzögerungszeit auf Grund der in Fig. 4 gezeigten variablen Verzögerungsstufe kurz ist, ist das Verhältnis der Änderungen der Verzögerungszeit hinsichtlich Temperaturänderungen klein. In diesem Fall würde eine übermäßige Ansteuerung erfolgen, wenn die Steuerung unter Verwendung aller drei Bits erfolgen würde. Daher wird in diesem Fall der Spannungspegel am Anschluß 1562 immer, unabhängig von der Temperatur, auf den niedrigen Pegel gesetzt und die Steuerung wird unter Verwendung der zwei restlichen Bits ausgeführt. Ferner ist zwar bei der in Fig. 20 gezeigten Ausführungsform ein Beispiel dargestellt, bei dem die Verzögerungszeit durch die in Fig. 4 gezeigte variable Verzögerungsstufe nur durch den Spannungspegel am Anschluß 464 repräsentiert ist, jedoch ist es selbstverständlich, daß Einflüsse durch Temperaturänderungen weiter verringert werden können, wenn mehrere Bits im Steuersignal der in Fig. 4 gezeigten variablen Verzögerungsstufe verwendet werden und die Stufe so aufgebaut wird, daß die Anzahl von Abgriffen der Anschlüsse 1654 bis 1656 erhöht ist, so daß ein Vergleich mit einer größeren Anzahl von Arten von Spannungen erfolgen kann.
Fig. 21 ist ein Schema, das den Aufbau noch eines anderen Ausführungsbeispiels der Erfindung veranschaulicht. Ähnlich wie in Fig. 2 usw. bezeichnet die Bezugszahl 10 einen Taktsignal-Erzeugungsabschnitt; 20 bezeichnet ein ranghöheres Verteilungsziel; 30 bezeichnet einen diese verbindenden Signalpfad; 40 bezeichnet ein rangniedrigeres Verteilungsziel und 50 bezeichnet ein noch rangniedrigeres Verteilungsziel. Beim vorliegenden Ausführungsbeispiel ist der Frequenzteiler 12 auf der Seite des Taktsignal-Erzeugungsabschnitts 10 angeordnet, ähnlich wie beim bekannten, in Fig. 1 gezeigten Beispiel, und Taktsignale werden gesondert für jede Phase an Verteilungsziele übertragen. Das Referenzsignal wird bei diesem Ausführungsbeispiel übertragen, während eines der durch Frequenzunterteilung der Taktsignale verschiedener Phasen erhaltenen Signale im Zeitmultiplex mittels einer Wählstufe ausgewählt wird. Die Phase wird unter Verwendung der Schrittweite der Schwingungsfrequenz des Oszillators 11 mittels eines Flipflops 1702 wiedereingestellt. Auf der Seite des Verteilungsziels 40 ist ein Paar variable Verzögerungsstufen für jede Phase angeordnet, und während das Taktsignal, das durch die variablen Verzögerungsstufen gelaufen ist, mit der Phase des im Zeitmultiplex übertragenen Referenzsignal verglichen wird, wird die variable Verzögerungsstufe mit der dem zu diesem Zeitpunkt übertragenen Referenzsignal entsprechenden Phase gesteuert. Gemäß dem vorliegenden Ausführungsbeispiel wird das vom Oszillator 11 erzeugte hochfrequente Signal nur bis zum Frequenzteiler 12 im Taktsignal-Erzeugungsabschnitt 10 übertragen, und das Flipflop 1702 und die darüber hinaus übertragenen Signale weisen Frequenzen auf, die niedriger als die Hälfte desselben sind. Demgemäß ist es gemäß dem vorliegenden Ausführungsbeispiel möglich, die Schwingungsfrequenz des Oszillators 11 unter Verwendung eines teuren Hochgeschwindigkeitselernents nur für den Frequenzteiler 12 und das Flipflop 1702 zu erhöhen, die jeweils nur einzeln im gesamten System vorliegen. Ferner ist beim in Fig. 21 gezeigten Ausführungsbeispiel auch ein anderes Verfahren denkbar, gemäß dem Signale mit Frequenzen noch unter der der Taktsignale verschiedenen Phasen als Referenzsignale übertragen werden, während nur die Phase im Zeitmultiplex so eingestellt wird, daß Übereinstimmung mit den verschiedenen Phasen besteht, und im Verteilungsziel 40 Signale, die durch Frequenzteilung der Taktsignale erhalten wurden, die durch die variablen Verzögerungsstufen gelaufen sind, im Zeitmultiplex nacheinander eingestellt werden, während sie mit den Referenzsignalen verglichen werden. Auf diese Weise ist es möglich, die Frequenz der Referenzsignale zu erhöhen und die Teile, durch die hochfrequente Signale laufen, auf einen extrem kleinen Teil des Taktsignal-Erzeugungsabschnitts zu beschränken. Ferner ist es auch beim in Fig. 21 gezeigten Ausführungsbeispiel möglich, variable Verzögerungsstufen und Phasenvergleicherstufen im noch rangniedrigeren Verteilungsziel 50 anzuordnen. Noch weiter ist es beim in Fig. 21 gezeigten Ausführungsbeispiel auch denkbar, die Schaltung so aufzubauen, daß eine Feineinstellung mittels einer variablen Verzögerungsstufe erzielt wird, die in einem noch rangniedrigeren Verteilungsziel eine kleine variable Breite aufweist, nachdem in einem Verteilungsziel 40 mittels einer variablen Verzögerungsstufe mit großer variabler Breite eine Grobeinstellung ausgeführt wurde.
Die Fig. 22, 23 und 24 zeigen Schaltungskonstruktionen, wie sie bei einigen Ausführungsbeispielen der Erfindung verwendet werden. Obwohl es sich um wohlbekannte Schaltungen handelt, werden sie nachfolgend erläutert. Fig. 22 zeigt eine für den Frequenzteiler 15 in Fig. 2 oder 17 verwendete Schaltung, in der die Frequenz eines über einen Anschluß 1851 eingegebenen Signals durch 2 jedesmal dann geteilt wird, wenn es durch ein Master-Slave-Flipflop läuft. Demgemäß ist die Frequenz des Signals am Anschluß 1852 die Hälfte derjenigen am Anschluß 1851; diejenige des am Anschluß 1853 erhaltenen Signals ist ein Viertel hierzu; und diejenige des an einem Anschluß 1854 erhaltenen Signals ist ein Achtel hierzu. Die in Fig. 23 gezeigte Schaltung ist die in der in Fig. 4 oder 19 gezeigten Schaltung verwendete Wählstufe, in der ein über einen Anschluß 1956 ausgegebenes Signal ein an einem Anschluß 1954 eingegebenes Signal ist, wenn an einem Anschluß 1953 ein Signal hohen Pegels eingegeben wird, und es ein über einen anderen Anschluß 1955 eingegebenes Signal ist, wenn über den Anschluß 1953 ein Signal niedrigeren Pegels eingegeben wird. Ferner kann eine Wählstufe, die eines unter mehr als drei Signalen auswählt, wie mit 1701 in Fig. 21 gezeigt, dadurch realisiert werden, daß mehrere der in Fig. 23 gezeigten Schaltungen angeordnet werden. Wenn z. B. eines unter vier Signalen A, B, C und D ausgewählt wird, wählt eine erste Wählstufe eines unter A und B aus; eine zweite Wählstufe wählt eines unter C und D aus; eine dritte Wähltstufe wählt entweder das Ausgangssignal der ersten Wählstufe oder das Ausgangssignal der zweiten Wählstufe aus. Eine Wählstufe, die eines von vier Signalen A, B, C und D auswählt, kann dadurch realisiert werden, daß sie so aufge baut wird, daß sie so wie oben beschrieben arbeitet. Fig. 24 zeigt eine in der in Fig. 18A gezeigten Schaltung verwendete Pegelschiebestufe, in der eine über einen Anschluß 2051 eingegebene Spannung in eine Spannung umgesetzt wird, die um die Spannung zwischen der Basis und dein Emitter eines Transistors niedriger als die eingegebene Spannung ist, und die an einem Anschluß 2052 auftritt.

Claims

1. Taktsignal-Versorgungseinrichtung, umfassend

einen Taktgenerator (11), der ein Original-Taktsignal erzeugt,

eine erste Signalübertragungseinrichtung (30) zur Übertragung des Original-Taktsignals,

mehrere variable Verzögerungsstufen (51), die das Taktsignal nach Durchlaufen der ersten Signalübertragungseinrichtung empfangen und nach Einstellung seiner Phase an Verteilungsziele ausgeben,

einer Einrichtung (15) zur Erzeugung eines Phasenreferenzsignals auf der Basis des Original-Taktsignals,

eine zweite Signalübertragungseinrichtung (31) zur Übertragung des Phasenreferenzsignals,

mehrere Phasenvergleicherstufen (52), die die Ausgangssignale der variablen Verzögerungsstufen (51) und das Phasenreferenzsignal nach Durchlaufen der zweiten Signalübertragungseinrichtung empfangen und Signale (359) ausgeben, die die Phasen-Vor/Nacheilung zwischen den beiden Signalen anzeigen, und

mehrere Verzögerungssteuerstufen (500), die Ausgangssignale (461 bis 464) zur Anderung der Beträge der Phasenregulierung durch die variablen Verzögerungsstufen (51) entsprechend den Ausgangssignalen der Phasenvergleicherstufen (52) in Richtung einer Verringerung der Phasendifferenz ausgeben,

gekennzeichnet durch Fehlerverhütungseinrichtungen (700), die jeweils zwischen der Phasenvergleicherstufe (52) und der Verzögerungssteuerstufe (500) angeordnet sind und dann, wenn n Ausgangssignale der Phasenvergleicherstufen (52) aufgenommen worden sind, die Differenz zwischen der Anzahl von eine Phasenvoreilung anzeigenden Signalen und der Anzahl von eine Phasennacheilung anzeigenden Signalen bestimmen und, wenn diese Differenz einen vorgegebenen Wert m überschreitet, bewirken, daß die betreffende variable Verzägerungsstufe (51) das Maß der Phasenregulierung modifiziert.

2. Taktsignal-Versorgungseinrichtung nach Anspruch 1, wobei die Fehlerverhütungseinrichtung Zähistufen (701 und 702) enthält, die die Anzahl von die Phasenvoreilung anzeigenden Signalen bzw. die Anzahl der die Phasennacheilung anzeigenden Signale zählen.

3. Taktsignal-Versorgungseinrichtung nach Anspruch 1, wobei die variable Verzögerungsstufe (51) mit mehreren Verzögerungselementen mit unterschiedlichen Verzögerungswerten versehen ist und Wähistufen (401 bis 404) enthält, um die Verzögerungselemente je nach dem Ausgangssignal der Phasenvergleicherstufe (52) auszuwählen.

4. Taktsignal-Versorgungseinrichtung nach Anspruch 3, wobei das Ausgangssignal der Verzögerungssteuerstufe (500) ein bitweise variierendes Digitalsignal ist und die Wählstufen (401 bis 404) von diesem Digitalsignal gesteuert sind.

5. Taktsignal-Versorgungseinrichtung nach Anspruch 4, wobei die Verzögerungssteuerstufe (500) eine Zählerstufe (701, 702) aufweist, deren Ausgang sich je nach dem Ausgangssignal der Phasenvergleicherstufe (52) bitweise ändert.

6. Taktsignal-Versorgungseinrichtung nach Anspruch 5, wobei die Verzögerungssteuerstufe (500) eine Einrichtung zur Erzeugung eines Ausgangssignals aufweist, die bewirkt, daß die Wählstufe (401 bis 404) je nach dem Ausgangssignal der Phasenvergleicherstufe (52) zu Beginn einer Steuerung ein Verzögerungselement mit hohem Verzögerungswert auswählt.

7. Taktsignal-Versorgungseinrichtung nach einem der vorhergehenden Ansprüche, mit einer Halteeinrichtung (550), die das Ausgangssignal jeder der Verzögerungssteuerstufen (500) zu demjenigen Zeitpunkt hält, zu dem die Phasenregulierung durch die jeweilige variable Verzögerungsstufe (51) beendet ist.

8. Taktsignal-Versorgungseinrichtung nach Anspruch 7, wobei die Halteeinrichtung (550) einen Zeitgeber enthält, der der Verzögerungssteuerstufe ein Signal zuführt, aufgrund dessen sie das Ausgangssignal der Verzögerungssteuerstufe (500) nach einer vorgegebenen Zeitspanne, gemessen vom Betriebsbeginn der Verzögerungssteuerstufe, hält.

9 Taktsignal-Versorgungseinrichtung nach einen der vorhergehenden Ansprüche, mit einer Schiebestufe zur Abgabe des Phasenreferenzsignals nach Durchlaufen der zweiten Signalübertragungseinrichtung (31) und Verschiebung seiner Phase, wobei das Ausgangssignal (851) der Schiebestufe die Frequenzteilerstufen (12) miteinander synchronisiert.

10. Taktsignal-Versorgungseinrichtung nach Anspruch 9, wobei die Schiebestufe eine Einrichtung zur Erzeugung eines Synchronisiersignals für die Frequenzteiler auf der Grundlage entweder der ansteigenden oder der abfallenden Kante des Phasenreferenzsignals nach Durchlaufen der zweiten Signalübertragungseinrichtung (31) enthält.

11. Taktsignal-Versorgungseinrichtung nach Anspruch 10, mit einer zwischen der Schiebestufe und jedem der Frequenzteiler angeordneten Wählstufe, an der das Ausgangssignal des Frequenzteilers (12) und das der Schiebestufe liegen und die dem Frequenzteiler das Ausgangssignal der Schiebestufe zuführt, während die variable Verzögerungsstufe gerade die Phase reguliert, wobei das Ausgangssignal des Frequenzteilers als Synchronisiersignal an den Frequenzteiler selbst zurückgeführt wird, wenn die variable Verzögerungsstufe die Phasenreguherung beendet hat.

12. System mit einer Taktsignal-Versorgungseinrichtung nach einem der vorhergehenden Ansprüche, zur Verteilung eines Taktsignals von einer Taktsignalquelle (10) an mit dem Taktsignal arbeitende Geräte (20),

wobei zu den mit dem Taktsignal arbeitenden Geräten mehrere Moduln (40) gehören, die mit der Taktsignalquelle über die erste und die zweite Signalübertragungseinrichtung (30, 31) zur Übertragung des Phasenreferenzsignals verbunden sind, wobei jeder Modul (40) mehrere der variablen Verzögerungsstufen (51), mehrere der Phasenvergleicherstufen (52) und mehrere der Verzögerungssteuerstufen (500) umfaßt, und wobei jeder Modul (40) aus mehreren LSI-Chips (41, 42, 45) besteht und die Phasensteuerstufen in jedem der Moduln auf dem gleichen LSI-Chip angeordnet sind.

13. System nach Anspruch 12, wobei jeder Modul (40) so aufgebaut ist, daß sämtliche Phasenvergleicherstufen (52) auf demselben LSI-Chip (41) angeordnet sind und die Anzahl der Phasenvergleicherstufen (52) gleich ist der Anzahl von LSI- Chips (42) mit Ausnahme dessen, auf dem sie angeordnet sind, wobei die einzelnen variablen Verzögerungsstufen (51) jeweils auf den übrigen LSI-Chips (42) angeordnet sind.

14. System nach Anspruch 12, wobei jeder Modul (40) derart aufgebaut ist, daß eine gemeinsame Phasenvergleicherstufe (52) und eine gemeinsame variable Verzögerungsstufe (51) auf einem einzelnen LSI-Chip (41) angeordnet sind und das phasenregulierte Taktsignal von der gemeinsamen variablen Verzögerungsstufe (51) an die übrigen LSI-Chips (50) verteilt wird.

15. System nach Anspruch 12, wobei die Taktsignalquelle (10) weiterhin enthält:

einen Frequenzteiler (15), der die Frequenz des von der Taktsignalquelle erzeugten Taktsignals in Ausgangstaktsignale mehrerer Phasen unterteilt und diese der ersten Signalübertragungseinrichtung (30) zuführt,

eine Einrichtung zur Erzeugung des Phasenreferenzsignals auf der Basis des von der Taktsignalquelle erzeugten Taktsignals, und

eine Wählstufe (1701, 1702), die das Phasenreferenzsignal im Time-Sharing-Betrieb über die zweite Signalübertragungseinrichtung (31) den Moduln (40) zuführt.

16. Einrichtung nach einem der Ansprüche 1 bis 15, ferner umfassend:

eine zweite variable Verzögerungsstufe (1301), die das Phasenreferenzsignal von der es erzeugenden Einrichtung empfängt, um dessen Phase einzustellen,

eine Einrichtung (1303, 1304) zur Erfassung des Zeitpunktes, zu dem das von der zweiten variablen Verzögerungsstufe an die zweite Signalübertragungseinrichtung (31) übertragene Phasenreferenzsignal einen vorgegebenen Bezugspunkt durchläuft, sowie des Zeitpunktes, zu dem das über die zweite Signalübertragungseinrichtung übertragene und an dessen Ende reflektierte Phasenreferenzsignal zu dem vorgegebenen Bezugspunkt zurückkehrt, und

eine Einrichtung (1308, 1309) zur Anderung des Verzögerungswertes in der zweiten variablen Verzögerungsstufe (1301) entsprechend dem Abstand zwischen den beiden Zeitpunkten.

17. System nach einem der Ansprüche 12 bis 16, mit einer Einrichtung (160) zur Erfassung der Temperatur des LSI-Chips und zur Ausgabe eines dieser Temperatur entsprechenden Signals sowie einer Einrichtung (1550 bis 1553) zur Steuerung des Verzögerungswertes in der variablen Verzögerungsstufe entsprechend dieser Temperatur.