DE3632205A1 - Aus mehreren parallel arbeitenden datenverarbeitungsmoduln bestehende datenverarbeitungsanordnung mit einer mehrfach redundanten taktanordnung - Google Patents

Aus mehreren parallel arbeitenden datenverarbeitungsmoduln bestehende datenverarbeitungsanordnung mit einer mehrfach redundanten taktanordnung

Info

Publication number
DE3632205A1
DE3632205A1 DE19863632205 DE3632205A DE3632205A1 DE 3632205 A1 DE3632205 A1 DE 3632205A1 DE 19863632205 DE19863632205 DE 19863632205 DE 3632205 A DE3632205 A DE 3632205A DE 3632205 A1 DE3632205 A1 DE 3632205A1
Authority
DE
Germany
Prior art keywords
clock
signal
output
majority
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863632205
Other languages
English (en)
Other versions
DE3632205C2 (de
Inventor
Carel Jan Leendert Van Driel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3632205A1 publication Critical patent/DE3632205A1/de
Application granted granted Critical
Publication of DE3632205C2 publication Critical patent/DE3632205C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1604Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187Voting techniques
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G06F11/185Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality and the voting is itself performed redundantly

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

Die Erfindung betrifft eine Datenverarbeitungsanordnung, die aus mehreren parallel arbeitenden Datenverarbeitungsmoduln besteht und in der eine mehrfach redundante Taktanordnung vorgesehen ist, die aus jeweiligen, je einem eigenen Datenverarbeitungsmodul zugeordneten Taktschaltungen besteht und weiter ein Verbundnetz zum Kommunizieren von Ausgangstaktsignalen zwischen den betreffenden Taktsignalen enthält, wobei jede Taktschaltung einen Eingangsmehrheitsbestimmer zur Bestimmung eines Mehrheitssignals aus den erhaltenen Ausgangstaktsignalen, einen Taktfunktionsgeber, der eine Nachstellschaltung zum Nachstellen dieser Schaltung durch eine Steuerfunktion vom Mehrheitssignal in dem Sinne enthält, dass eine Abweichung zwischen dem Taktfunktionssignal und dem Mehrheitssignal reduziert wird, und ein Ausgangselement zur Bildung des Ausgangstaktsignals der betreffenden Taktschaltung aus dem Taktfunktionssignal enthält.
Eine derartige Datenverarbeitungsanordnung ist aus der US-PS 44 02 045 bekannt. Die bekannte Anordnung ist ein sog. (n, k)-System und insbesondere ein (4, 2)-System, bei dem durch Vervierfachung der Prozessorkapazität und Verdoppelung der Speicherkapazität (= Verdoppelung der Speicherkapazität je Datenwort) erreicht wird, dass die Anordnung auch bei Ausfall eines der Datenverarbeitungsmoduln betriebsfähig bleibt. Dabei ist eine derartige Datenverarbeitungsanordnung mit einer mehrfach redundanten Taktanordnung (EMR ID=4t111, Zeile 25 . . . 30) dieser Patentschrift) versehen, so dass auch in der Taktanordnung ein bestimmter Ausfall möglich ist, und zwar entsprechend der Veröffentlichung von D. Davies et al.; Synchronizing and Matching in Redundant Systems, IEEE. Tr. Comp. Vol. C27, Nr. 6, Juni 1978, S. 531 . . . 539. Die in Fig. 9 dieser Veröffentlichung dargestellte Taktanordnung enthält drei Taktschaltungen, die die Ausgangstaktsignale aller drei Taktschaltungen empfangen. Auf mathematischer Grundlage wurde gefunden, dass eine derartige Verdreifachung ungenügenden Schutz bietet, so dass immer noch Störungen möglich sind, auch wenn zwei Taktmoduln intakt sind.
Der Erfindung liegt die Aufgabe zugrunde, eine Datenverarbeitungsanordnung eingangs erwähnter Art zu schaffen, bei der die Synchronisation zwischen dem Taktgeber auf dem Pegel des Taktimpulszyklus auch bei Fehlbetrieb von höchstens einer oder höchstens zwei Taktschaltungen unter einer beliebigen Signalkonfiguration dieses Fehlbetriebs aufrechterhalten bleibt, wobei der Eingangsmehrheitsbestimmer und die Nachstellschaltung eine einfache logische Struktur aufweisen, so dass ein schneller Signaldurchfluss und dadurch eine hohe Taktfrequenz möglich sind, dass auf dem Pegel des einfachen Taktzyklus Schwingungen selbstdämpfend sind und dass die Unterschiede zwischen den synchronisierten Taktschaltungen durch die einschränkende Wirkung der Genauigkeit der elektronischen Bauteile immer klein bleiben. Obige beliebige Signalkonfiguration kann einerseits die Form des Signals selbst bedeuten. Zum andern kann sie auch die Form sein, in der die anderen Taktschaltungen das betreffende Ausgangstaktsignal empfangen. Diese Form braucht nicht für alle diese anderen Taktschaltungen gleich zu sein.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass vier Datenverarbeitungsmoduln mit je einer eigenen Taktschaltung vorgesehen sind, dass jeder Eingangsmehrheitsbestimmer ausschliesslich die Ausgangstaktsignale der anderen Taktschaltungen zur Bestimmung einer Zweidrittelmehrheit daraus empfängt, und dass die Steuerfunktion des Mehrheitssignals je Signalübergang im binären Mehrheitssignal einen Abweichungsverringerungsfaktor wesentlich kleiner als 1 implementiert. Insbesondere sind keine Exklusiv-ODER-Funktionen erforderlich, deren verhältnismässig lange Durchflusszeit der Signale eine bekannter Nachteil ist. Wenn beispielsweise eine Taktfrequenz von 8 MHz angestrebt wird, bedeutet dies eine Halbperiode von etwa 60 Nanosekunden. Die Durchflusszeit vieler im Handel erhältlicher Bauteile liegt in der Nähe von 10 Nanosekunden. Auch die Streuung dieser Durchflusszeit liegt in der gleichen Grössenordnung. Durch diese beiden Effekte wird bei der Anwendung eines sehr einfachen Eingangsmehrheitsbestimmers der Störausgleichsbereich um einen derartigen Wert verringert. Durch die Verwendung einer komplizierten Abweichungsbestimmungsanordnung mit mehreren derartigen Bauteile in Serienschaltung würde die Störfestigkeit einer derartigen Taktanordnung häufig unzureichend werden.
Die Erfindung bezieht sich weiter auf eine mehrfach redundante Taktanordnung zur Verwendung in einer derartigen Datenverarbeitungsanordnung und auf eine Taktschaltung zur Verwendung in einer derartigen Datenverarbeitungsanordnung bzw. in einer derartigen Taktanordnung.
Für weitere vorteilhafte Eigenschaften sei auf die Unteransprüche verwiesen.
Im allgemeinen liefert der Mehrheitsbestimmer ein zweiwertiges Mehrheitssignal. Der Taktfunktionsgeber liefert das zur Taktperiode periodische Taktfuntkionssignal. Die Taktfunktion wird durch die das Mehrheitssignal empfangende Nachstellschaltung nachgeregelt. In vielen Ausführungsbeispielen ist die Nachstellschaltung mit weiteren Teilen des Taktfunktionsgebers funktionell verknüpft, so dass er darin keinen getrennten Teil bildet. Das Ausgangselement leitet das Ausgangstaktsignal aus dem Taktfunktionssignal zum Zuführen zu den Mehrheitsbestimmern ab. In manchen Ausführungsbeispielen ist dieses Ausgangselement in irgendeiner Form vorhanden. In anderen Ausführungsbeispielen kann das Ausgangselement eine Phasendrehung beispielsweise durch eine Inversion einführen.
Beschreibung der Ausführungsbeispiele
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung und einiger Tabellen näher erläutert. Es zeigen
Fig. 1 eine erfindungsgemässe Datenverarbeitungsanordnung,
Fig. 2 eine in der Anordnung nach Fig. 1 zu verwendende mehrfach redundante Taktanordnung,
Fig. 3 einen schematischen Entwurf einer vierfach redundanten Taktanordnung,
Fig. 4 eine mehrfache Taktanordnung, die einen bestimmten Fehlbetriebszustand nicht aushält,
Fig. 5 diesen Fehlbetriebszustand und seine Folgen,
Fig. 6 den Verlauf verschiedener Grössen in einem Zeitablaufdiagramm,
Fig. 7 eine mit einem Filterschwingkreis versehene Taktschaltung,
Fig. 8 eine mit einem Kristall ausgeführte Taktschaltung,
Fig. 9 eine Abwandlung der Fig. 8,
Fig. 10 eine zweite Abwandlung der Fig. 8,
Fig. 11 eine Abwandlung mit einer phasenverriegelten Schleife,
Tabellen 1 . . . 4 verschiedene Gleichungen.
Aufbau eines Mehrprozessorrechnersystems
In Fig. 1 ist ein einfaches Blockschaltbild eines erfindungsgemässen Mehrprozessorrechners mit einer mehrfach redundanten Taktanordnung dargestellt. Der Rechner enthält vier Rechnermoduln. Jeder Rechnermodul enthält einen Prozessormodul, eine eigene Taktschaltung und einen Datenwortrekonstruktionsmodul. Es sind vier Prozessormoduln 200 . . . 206 vorgesehen. Jede Taktschaltung 220 . . . 226 liefert dem zugeordneten Prozessor Taktsignale. Jede Taktschaltung liefert auch Taktsignale an alle übrigen Taktschaltungen und damit mittelbar an die übrigen Prozessormoduln. Jeder Prozessormodul gibt an alle vier Datenwortrekonstruktionsmoduln 210 . . . 216, die zusammen eine Datenwortrekonstruktionsanordnung bilden, seine Ausgangsinformation aus. In jedem Datenwortrekonstruktionsmodul können bestimmte Informationsfehler detektiert und/oder korrigiert werden: Dabei wird die richtige Information dem zugeordneten Prozessormodul zugeführt, in dem eine Informationsbearbeitung erfolgen kann. An sich ist ein in eine Anzal von Moduln unterteilter Rechner in der genannten US-Patentschrift 44 02 045 beschrieben; darin wird auf Basis eines aus Datensymbolen bestehenden Datenwortes ein Codewort gebildet, das aus Codesymbolen besteht. Nach der Codierung bearbeitet jeder Rechner nur einen Teil des Codewortes, beispielsweise ein Codesymbol. Diese Bearbeitung bezieht sich beispielsweise auf einen Einschreibvorgang in einen Speicher, gefolgt vom Lesen und Regenerieren des Codesymbols. Zur Rekonstruktion des ganzen Datenwortes für eine Rechenbearbeitung werden alle Codesymbole allen Rechnermoduln zugeführt. Es zeigt sich, dass die Bearbeitung fehlerfrei erfolgen kann, auch wenn beispielsweise ein Rechnermodul völlig versagt. Entsprechend dem Aufbau in Fig. 1 erfolgt eine Synchronisierung der unterschiedlichen Bearbeitungen in den betreffenden Rechnermoduln durch die aus den Taktschaltungen 220 . . . 226 bestehende Taktanordnung. Die Wirkungsweise der Datenwortrekonstruktionsmoduln kann ebenfalls auf diese Weise synchronisiert werden, aber dies ist nicht dargestellt. Wenn einer der Rechnermoduln, beispielsweise der Moduln mit den Blöcken 202, 212, 222 zusammenbricht (Daten oder Takt), können die drei anderen auf normale Weise weiterarbeiten. Bezugsmässig braucht das System bei einer vierfachen Verarbeitungskapazität in der ALU- Einheit u. dgl. nur eine zweifache Speicherkapazität im Speicher im Vergleich zu einem einfachen, nicht redundanten Prozessor zu besitzen (in der benutzten Terminologie enthält der Prozessor also auch den Vordergrundspeicher; Hintergrundspeicher und weitere Peripheriegeräte werden hier nicht beschrieben). Auf entsprechende Weise kann eine andere mehrfach redundante Datenverarbeitungsanordnung (beispielsweise Kommunikationssystem, Textverarbeitungssystem) mit einer derartigen mehrfach redundanten Taktanordnung ausgerüstet sein. Die verbesserte Taktanordnung wird nachstehend beschrieben. Auf der Ebene der Datenverarbeitungsanordnung bedeutet es eine Verbesserung, dass das Ausgangstaktsignal nur drei anderen Taktschaltungen zugeführt wird.
Beschreibung einer Taktanordnung
In Fig. 2 ist ein Beispiel einer erfindungsgemässen mehrfach redundanten Taktanordnung zur Verwendung in der Datenverarbeitungsanordnung nach Fig. 1 dargestellt. Es sind vier Taktschaltungen 20, 22, 24, 26 vorgesehen, von denen eine bis auf Gatterebene erörtert ist. Die Taktschaltung 20 ist an sich in der eingangs genannten Veröffentlichung von Davies et al. anhand der Fig. 9 beschrieben. Diese Taktschaltung enthält drei UND-Gatter 28, 30, 32 sowie ein ODER-Gatter 34. Zusammen bilden diese Gatter den Mehrheitsbestimmer 54. Die übrigen Elemente bilden den Taktfunktionsgeber 56. Sie sind ein 8-MHz-Kristall 36, Widerstände 38, 40, 42 (1000 Ohm), ein Kondensator 46 (10 pF), ein Verstärker 50 (gebildet durch ein UND-Gatter vom ECL-Typ 10104) mit einem nicht invertierten Ausgang und einem invertierten, mittels eines Kreises angegebenen Ausgang und ein Spannungskomparator 48 vom Typ LM 311, der auf die dargestellte Weise angeschlossen ist. Die Rückkopplung über die Bauteile 40, 42, 48, 50 dient zum Einstellen des Tastverhältnisses (die Zeit, die das Ausgangstaktsignal hoch ist, geteilt durch die Schwingungsperiode) auf nahezu 50%. Das Nachstellen der Oszillatorschaltung erfolgt durch direktes Zuführen des Ausgangssignals der Mehrheitsschaltung zum Anschluss des Kristalls. Andere mögliche Taktschaltungen werden unten beschrieben.
Die erwähnte Veröffentlichung beschreibt eine Taktanordnung, die aus drei Taktschaltungen besteht, von denen die Ausgangstaktsignale den Eingängen aller drei Mehrheitsschaltungen zugeführt werden. Der Erfinder der vorliegenden Erfindung hat festgestellt, dass auf diese Weise unter bestimmten Bedingungen ein fehlerhaft arbeitendes System entsteht, auch wenn sich der Fehlbetrieb auf eine einzige Taktschaltung beschränkt. Erfindungsgemäss besteht eine erste Massnahme aus der Erweiterung der Anzahl von Taktschaltungen auf vier. Wie noch beschrieben wird, kann die Taktanordnung dabei fehlerfrei weiterarbeiten, auch wenn eine auf beliebige Weise fehlerhaft arbeitende Taktschaltung vorhanden ist. In Fig. 2 gelangt das Ausgangstaktsignal der Taktschaltung 20 nur an die anderen drei Taktschaltungen 22, 24, 26, und es wird nicht zum Mehrheitsbestimmer der eigenen Taktschaltung zurückgeführt. Gleiches gilt für die Ausgangstaktsignale der anderen Taktschaltungen. Die Rückführung eines Ausgangstaktsignals zu einem Eingang der eigenen Taktschaltung könnte nämlich dazu führen, dass das "eigene" Ausgangstaktsignal auf andere Weise bearbeitet werden muss, was wieder langsam arbeitende Schaltungen beispielsweise mittels Exklusiv-ODER-Gatter erfordern würde.
Beschreibung des Synchronisationsproblems
In Fig. 3 ist ein schematischer Aufbau einer vierfach redundanten Taktanordnung dargestellt. Jede Taktschaltung enthält einen Mehrheitsbestimmer V 1 . . . V 4, die je Mehrheitssignale d 1 . . . d 4 liefern. Weiter ist in jeder Taktschaltung ein Taktfunktionsgeber F 1 . . . F 4 vorgesehen, der ein Ausgangstaktsignal c 1 . . . c 4 liefert. Innerhalb jedes Taktfunktionsgebers sind noch eine Nachstellschaltung B 1 . . . B 4 und ein Taktgeber K 1 . . . K 4 angegeben.
In diesem Zusammenhang veranschaulichen Fig. 4 und 5 eine dreifache Taktanordnung bzw. einen Fehlbetriebszustand, den diese Anordnung nicht ausgleicht. Fig. 4 enthält drei Taktschaltungen, die alle drei die Ausgangstaktsignale a 1 . . . a 3 empfangen. Die Mehrheitsbestimmer V 1 . . . V 3 -arbeiten, wie anhand der Fig. 2 beschrieben, und liefern die Signale b 1 . . . b 3. Die Elemente T 1, T 2, T 3 sind Verzögerungsleitungen mit einer Verzögerung von einer örtlichen Takthalbperiode. An sich ist es bekannt, mit derartigen Elementen, die beispielsweise als eine Serienschaltung aus einer geraden Anzahl von Umkehrstufen gebildet sind, eine Oszillatorschaltung aufzubauen. Schliesslich ist am Ausgang der Verzögerungsleitungen immer eine weitere Umkehrstufe eingefügt. In Fig. 5 ist ein möglicher Fehlbetriebszustand angegeben, wenn die zweite Taktschaltung Fehlbetrieb aufweist: Diese Taktschaltung sendet ein Signal zur oberen Taktschaltung, das gleich a 1(t) ist, und ein Signal zur unteren Taktschaltung, das gleich a 3(t) ist. Die ersten drei Kurven in Fig. 5 zeigen nunmehr die drei Signale a 1 . . . a 3 von der oberen Taktschaltung gesehen. Die vierte Kurve zeigt das vom Mehrheitsbestimmer V 1 gebildete Signal b 1(t). Die folgenden drei Kurven zeigen die drei Signale a 1 . . . a 3 von der unteren Taktschaltung gesehen. Die letzte Kurve zeigt das vom Mehrheitsbestimmer V 3 gebildete Signal b 3(t). Auf diese Weise zeigt der Phasenunterschied zwischen den Ausgangstaktsignalen b 1(t) und b 3(t) einen ständigen Zuwachs. Wenn das gleiche Fehlermuster in der Schaltung nach der genannten Veröffentlichung auftritt, wird im wesentlichen das gleiche fehlerhafte Verhalten festgestellt. Weiter gibt es noch verschiedene andere Fehlbetriebszustände, die zu einem desynchronisierenden System führen können.
Die Anforderungen an eine Fehler zulassende mehrfache Taktanordnung sind damit folgende:
a) Wenn der Phasenunterschied zwischen einem Paar fehlerfrei arbeitender Taktschaltungen nicht grösser als ein erster Grenzbetrag ist, darf dieser Phasenunterschied zu einem späteren Zeitpunkt auch nicht grösser als dieser Grenzbetrag sein (dies ergibt sich aus der weiter unten zu beschreibenden Gleichung 4.2 nach Tabelle 4);
b) Wenn der Phasenunterschied zwischen einem Paar fehlerfrei arbeitender Taktmoduln grösser als ein zweiter Grenzbetrag ist, muss dieser Unterschied mit der Zeit kleiner werden (selbstsynchronisierend). Der Rückgang braucht nicht immer monoton zu sein (dies zeigt die Gleichung 4.3). Die zwei Grenzbeträge können gleich oder ungleich sein; sie sind jedenfalls kleiner als eine Takthalbperiode.
Formelle Beschreibung eines fehlerzulassenden Systems
Unten wird die "Taktzeit" eines Binärsignals als eine ganze Zahl bestimmt, die bei jedem Signalübergang um eins erhöht wird. Die Taktzeit des Signals ci(t) beträgt ni, und die Taktzeit des Signals di(t) beträgt m(i). Die Verschiebung des Signals ci(t) bei der Taktzeit ni = k heisst xi(k). Die Verschiebung des Signals di(t) bei der Taktzeit m(i) = k heisst yi(k). Fig. 6 zeigt ein Beispiel dieser Grössen in einem Zeitablaufdiagramm, bei dem die Zeit beispielsweise in Nanosekunden (10-9 Sekunden) gemessen ist. Zwischen zwei aufeinanderfolgenden Signalübergängen bleibt die Verschiebung des betreffenden Signals ungeändert.
Es wird noch der Unterschied in der Zeitverschiebung zwischen zwei Taktsignalen bestimmt:
r(i, j)(k) = xi(k) - xj(k) für ci(t), cj(t)
s(i, j)(m) = yi(k) - yj(k) für di(t), dj(t)
In der untenstehenden Beschreibung sei angegenommen, dass der Mehrheitsbestimmer augenblicklich die Mehrheitsfunktion bestimmt, und dieser Bestimmung folgt eine Verzögerung, nach der das binäre Mehrheitssignal wirksam wird. Auch am Eingang des Taktfunktionsgebers liegt eine Verzögerung: zusammen werden diese Verzögerungen durch Ti dargestellt. Am Ausgang dieser Verzögerung erscheint das Signal di.
Sei D das geschlossene Intervall zwischen zwei Echtgrenzen, für die die Funktion Fi bestimmt ist. Für Fi gilt, dass für jeden Wert von x im Intervall D die Funktion Fi kontinuierlich und differenzierbar ist und dass seine Abgeleitete positiv und kleiner als 1 ist. Diese Ableitung ist der Abweichungsverkleinerungsfaktor, d. h. der Faktor, mit dem eine Abweichung zwischen zwei Signalen reduziert wird. Für einen hohen Wert dieses Faktors, beispielsweise nahe bei 1, wird die Abweichung schnell auf einen kleineren Wert zurückgeführt. Bei einem kleinen Wert dieses Faktors dauert die Rückführung der Abweichung auf einen kleinen Wert länger. Dem Erfinder wurde klar, dass es vorteilhaft ist, wenn der Abweichungsverkleinerungsfaktor im wesentlichen weniger als 1 beträgt, beispielsweise unter 0,8, denn dadurch wird die Störanfälligkeit verringert, weil die Störung nur teilweise bzw. um eine oder mehrere Perioden verzögert im Ausgangssignal zum Ausdruck kommt. Eine zufällige Störung braucht dabei keinen Verlust der Stabilität zur Folge zu haben. Die unvorteilhaften Eigenschaften der Schaltung nach Fig. 4 wird auch dadurch verursacht, dass der Abweichungsverkleinerungsfaktor den Wert 1 hat: Jede Abweichung wird direkt vollständig weitergeleitet. Häufig ist ein noch kleinerer Wert vorteilhaft, beispielsweise kleiner als oder gleich 0,5 oder sogar zwischen 0,01 und 0,1. Im allgemeinen gilt, dass bei einem niedrigeren Wert des Abweichungsverkleinerungsfaktors die Stabilität jeder getrennten Taktschaltung vergrössert ist. Dagegen verringert sich die Ansprechgeschwindigkeit auf eine Änderung, beispielsweise auf eine Einschalterscheinung. In manchen Fällen wird das Erreichen des Synchronisationszustandes bei einem niedrigen Verkleinerungsfaktor stark erschwert. Dennoch wurden mit derartigen niedrigen Werten auch positive Ergebnisse erhalten. Für einen Kristall kann durch seine grosse Stabilität ein Abweichungsverkleinerungsfaktor beispielsweise von 0,001 auftreten. Die Ableitung von Fi heisst Fi′. Jetzt sei
Fi(yi(k) - xi(k)) - Fj(yi(k) - xi(k)) = ei, j(k);
xi(k+1) = xi(k) + Fi(yi(k) - xi(k)).
Dabei gilt, dass eine Grösse zi, j(k) zwischen yi(k) - xi(k) und yj(k) - xj(k) vorhanden ist, für die die Gleichung 1 nach Tabelle 4 gilt (Angabe 4.1). Diese Gleichung bedeutet wörtlich, dass der Unterschied zwischen den zwei Signalen zum Zeitpunkt (k+1) gleich dem Unterschied zwischen diesen zwei Signalen zum Zeitpunkt (k) um einen Betrag erhöht bzw. verringert ist, der von den Signalen zum Zeitpunkt k abhängig ist. Faktisch wird die Abweichung mit dem Verkleinerungsfaktor (erster Ausdruck) korrigiert, und anschliessend wird der bekannte Mittelwertsatz angewendet. Grundsätzlich kann als Funktionsgeber für Fi eine Verzögerungsleitung genommen werden. Weil dafür der Abweichungsverkleinerungsfaktor F′i = 1 ist, ist dieser dennoch ungeeignet. Es können jedoch gute Ergebnisse mit einer phasenverriegelten Schleife (PLL), einem Bandfilter (Kerbfilter) und einem Kristall erhalten werden.
Wenn danach die Phasenverschiebungen (Verzerrung) zwischen den Taktmoduln gering sind, gilt für eine mehrfach redundante Taktanordnung mit n Taktschaltungen, von denen zumindest G fehlerfrei arbeiten, dass es eine endliche Zahl A max und eine ganze Zahl k ≦λτ 0 gibt, so dass für den Teilvorrat der fehlerfrei arbeitende Taktmoduln die Gleichung 4.2 gilt (siehe den vorbeschriebenen Punkt a). Diese Gleichung bedeutet, dass eine genügend enge Synchronisierung nicht mehr verloren geht, wenn wenigstens kein neuer Fehlbetrieb zwischen den untereinander synchronisierten Taktschaltungen auftritt. Ausserdem gilt die Bedingung der Gleichung 4.3.
Der Beweis der zweiten Bedingung (der frühere Punkt b) für ein System mit vier fehlerfreien Moduln ist in Tabelle (1) angegeben, wobei ohne Verlust der allgemeinheit gilt: xi(k) x2(k) x3(k) x4(k). Es folgen daraus die Gleichungen 1.1 . . . 1.4. Aus der Definition von r i, j (k+1) folgen die Gleichungen 1.5 . . . 1.10. Wenn erfordert wird, dass r i, j (k+1) r 4,1(k)), gilt die notwendige und hinreichende Bedingung der Gleichung 1.11 mit den bei 1.12 genannten Definitionen und Unterbedingungen.
Die oben genannte erste Anforderung gilt für A max A min , denn wenn 0 ≦ωτ r i, j (k) A max , i ≦λτ j und 0 ≦ωτ f′(x) ≦ωτ 1 sind, finden wir ≦Χεθβαθ r i, j (k+1) ≦Χεθβαθ A max .
Beweis für einen versagenden Modul
Wenn es nur einen versagenden Taktmodul gibt (z. B. Nummer 4), gestalten sich die Gleichungen für y i (k) anders. Angenommen sei, dass Tabelle 2, Gleichung 2.1 gilt, gelten die Gleichungen 2.2 bis 2.4. Darin gibt h i (k) den Einfluss des Signals des versagenden (vierten) Moduls auf den Vorgang im i. (i = 1, 2, 3) Modul an. Der Vorfaktor 0,5 gibt die Auswirkung der Mehrheitsbestimmung an. Unter der Bedingung der Gleichung 2.8, die nach dem obigen keine weitere Beschränkung ergibt, gilt die ursprüngliche zweite Bedingung für die Gleichung 2.9. Die ursprüngliche erste Bedingung gilt für A max A min .
Mogliche Implementierungen für die Taktschaltungen
In Fig. 7 ist eine Taktschaltung mit einem Filterschwingkreis dargestellt. Die Funktion F kann in diesem Fall als die Gleichung 3.1 geschrieben werden, in der T die Periode des Eingangssignals und Ai viel grösser als Bi ist. Unter der Bedingung 3.2 kann 3.1 durch 3.3 angenähert werden. Dies ergibt 3.4. Der Faktor E wird vorwiegend durch die Genauigkeit der Bauteile bestimmt. Wenn 3.5 gilt, folgt 3.6 daraus. Wenn zum Beispiel max i (e i ) = 0,05 und T = 125 ns ist, gilt 0 ≦ωτ E ≦ωτ 1.4 ns. Elektrische Bauteile mit geringer Verzögerung undverhältnismässig geringer Streuung im Wert dieser Verzögerung sind beispielsweise im Katalog FAST TTL LOGIC SERIES von Signetics Corporation, Buch IC 15 N vom Februar 1984 veröffentlicht. Der Merheitsbestimmer kann mit dem Bauteil 74F64 (Seite 35.7 ff. dieses Buches) gebildet werden. Dieser Bauteil hat eine Verzögerung zwischen 2.5 und 7 ns, also eine Streuung von höchstens 4,5 ns. Ein oft notwendiger invertierenden Pufferspeicher impliziert häufig ebenfalls eine Streuung von 2 ns. Die Fehleinstellung der Frequenz in bezug auf die optimale Frequenz des betreffenden Kristalls kann häufig ebenfalls eine Streuung von 2 ns implizieren, insgesamt 8,5 ns. Zusammen mit einer zusätzlichen Streuung infolge des Vergleichs der Frequenzen ergibt dies insgesamt etwa 10 ns, was ein für die betreffende Anwendung zulässiger Wert ist. Das Ausgangs-ODER-Gatter des Mehrheitsbestimmers ist binnen der Fast-Schaltung in verdrahteter Logik ausgeführt. Zwei Widerstände bilden einen Spannungsteiler zwischen der Speisespannung (+) und Erde, wie angegeben. Der Ausgang enthält einen Pufferspeicher 100, der ein Rechtecksignal erzeugt.
Die gleiche Analyse gilt bei der Anwendung eines Kristalls (Fig. 8). Das einzige Problem bilden höhere Harmonischen der Schwingungsfrequenz. Sie können durch geeignete Wahl der Belastungskapazität C b und des Belastungswiderstandes R b des Serienschwingkreises vernachlässigbar klein gehalten werden. Für T = 125 ns (8 MHz) kann berechnet werden: R b = 2,5-5 kOhm, C b = 10-20 pF. In einer praktischen Verwirklichung bringen Lötverbindungen und Anschlusspunkte schon etwa 10 pF mit sich. Der Faktor ei ist etwa gleich der Summe der Genauigkeiten von Belastungswiderstand und Belastungskapazität, denn die Genauigkeit der Resonanzfrequenz des Kristalls liegt bei 10-5 bis 10-6 und ist in der gleichen Ordnung wie die der Bauteile im Ersatzschaltbild. Wenn die Bauteile eine Streuung von 5% aufweisen (ei = 0,05), beträgt die unvorteilhafteste Phasendrehung etwa 10 ns. Die Schaltung enthält noch einen Einstellwiderstand 102, einen Dämpfungswiderstand 104 und eine Umkehrstufe 106 (vom Typ 74 F 04) zum Ausgleichen der Inversionsauswirkung des Mehrheitsbestimmers.
In Fig. 9 ist eine Abwandlung zum Fixieren des Tastverhältnisses auf 50% dargestellt. Dazu ist neben dem Kondensator 108 und dem Spannungsteiler 110/112 eine Rückkopplung des Ausgangstaktsignals ci(t) über das Halbierungselement 114 zum Knotenpunkt zwischen dem Kondensator 108 und dem Widerstand 110 vorgesehen. Das Halbierungselement 114 halbiert die empfangene Spannung unter dem Einfluss der Speisespannung an einem Pluspol. Eine andere Ausführungsform ist, dass das invertierende Pufferelement (74 LS 04) und das Halbierungselement 114 durch einen Pufferspeicher mit einem nicht invertierten und einem invertierten Ausgang ersetzt werden, der vom Verbindungspunkt zwischen den Widerständen 110 und 112 gespeist wird. Beide Ausgänge gelangen an einen Differenzverstärker, dessen Ausgang mit dem Verbindungspunkt zwischen dem Kondensator und dem Widerstand 110 verbunden ist.
In Fig. 10 ist eine weitere Abwandlung der Taktschaltung nach Fig. 8 dargestellt, die einigermassen einer Implementierung mit einer Phasenverriegelungsschleife ähnelt. Neben dem Kristall 120, dem Ausgangsverstärker 122 und dem Mehrheitsbestimmer 124 sind hierzu folgende Elemente vorgesehen:
- eine Rückkopplung des Ausgangstaktsignals zum negativen Eingang des Differenzbestimmers 126,
- ein Integrationsnetz, aufgebaut aus dem Widerstand 128 und dem Kondensator 130,
- einen Kondensator 132, dessen Kapazität durch das Integrierungsergebnis einstellbar ist, wodurch sich die Schwingungsfrequenz nachstellen lässt.
In Fig. 11 ist eine Abwandlung mit einer Phasenverriegelungsschleife dargestellt. Die Schaltung enthält einen Mehrheitsbestimmer 140, eine Multiplizierschaltung 142, ein Tiefpassfilter 144 LOPAS, einen spannungsgesteuerten Oszillator 146 und eine Ausgangspufferstufe 148. Eine Änderung in der Phase des Signals di(t) wird vom Tiefpassfilter LOPAS gesteuert: Schnelle Änderungen haben also keinen Einfluss und werden zeitlich gestreut. Die Funktion F wird von der Schleife 0 ≦ωτ F′ « 1 implementiert. Die Phasenverriegelungsschleife arbeitet nicht genau bei ihrer eigenen Resonanzfrequenz, weil die Frequenz des Signals di(t) auch von den Phasenverriegelungsschleifen der anderen Taktschaltungen abhängig ist. Die Genauigkeit der Phasenverriegelungsschleife und ihrer inneren Phasendrehung sind auf gleiche Weise wie bei den Abwandlungen mit dem Bandfilter und dem Kristall zu berücksichtigen.
Es sei noch daraufhin gewiesen, dass die verschiedenen Taktschaltungen in einem mehrfach redundanten Taktsystem auf mehrere der Grundsätze nach Fig. 7 bis 11 basieren können. Weiter sind unterschiedliche Änderungen der Schaltungen nach Fig. 7 bis 11 möglich.
Tab. 1
Tab. 3
Tab. 2

Claims (8)

1. Datenverarbeitungsanordnung, die aus mehreren parallel arbeitenden Datenverarbeitungsmoduln besteht und in der eine mehrfach redundante Taktanordnung vorgesehen ist, die aus jeweiligen, je einem eigenen Datenverarbeitungsmodul zugeordneten Taktschaltungen besteht, und weiter ein Verbundnetz zum Kommunizieren von Ausgangstaktsignalen zwischen den betreffenden Taktsignalen enthält, wobei jede Taktschaltung einen Eingangsmehrheitsbestimmer zum Bestimmen eines Mehrheitssignals aus den erhaltenen Ausgangstaktsignalen, einen Taktfunktionsgeber, der eine Nachstellschaltung zum Nachstellen dieser Schaltung durch eine Steuerfunktion vom Mehrheitssignal in dem Sinne enthält, dass eine Abweichung zwischen dem Taktfunktionssignal und dem Mehrheitssignal reduziert wird, und ein Ausgangselement zur Bildung des Ausgangstaktsignals der betreffenden Taktschaltung aus dem genannten Taktfunktionssignal enthält, dadurch gekennzeichnet, dass vier Datenverarbeitungsmoduln mit je einer eigenen Taktschaltung vorgesehen sind, dass jeder Eingangsmehrheitsbestimmter ausschliesslich die Ausgangstaktsignale der anderen Taktschaltungen zur Bestimmung einer Zweidrittelmehrheit daraus empfängt und dass die Steuerfunktion durch das Mehrheitssignal je Signalübergang im binären Mehrheitssignal einen Abweichungsverkleinerungsfaktor im wesentlichen kleiner als 1 implementiert.
2. Datenverarbeitungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerfunktion je Signalübergang im binären Mehrheitssignal einen Abweichungsverkleinerungsfaktor kleiner als oder gleich 0,5 implementiert.
3. Mehrfach redundante Taktanordnung zur Verwendung in einer Datenverarbeitungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Steuerfunktion je Signalübergang im binären Mehrheitssignal einen Abweichungsverkleinerungsfaktor unter 0,1 implementiert.
4. Taktschaltung zur Verwendung in der mehrfach redundanten Taktanordnung nach einem der Ansprüche 1, 2, oder 3, dadurch gekennzeichnet, dass der Taktfunktionsgeber ein LCR-Bandfilter enthält, dass auch die Nachstellschaltung enthält und von dem ein Eingang an einen Ausgang des Mehrheitsbestimmers angeschlossen ist, und dass ein gepufferter Ausgang des Bandfilters das Ausgangstaktsignal liefert.
5. Taktschaltung zur Verwendung in der mehrfach redundanten Taktanordnung nach einem der Ansprüche 1, 2, oder 3, dadurch gekennzeichnet, dass der Taktfunktionsgeber einen Kristall enthält, von dem ein erster Anschluss an einen Ausgang des Mehrheitsbestimmers angeschlossen ist, wodurch auch die Nachstellschaltung verwirklicht ist, und dass ein gepufferter zweiter Anschluss des Kristalls das Ausgangstaktsignal erzeugt.
6. Taktschaltung nach Anspruch 5, dadurch gekennzeichnet, dass der zweite Anschluss des Kristalls mit einem Spannungsteiler verbunden ist, von dem ein Ende mit einem ersten Speisepotential verbunden ist und das zweite Ende über einen zweiten Kondensator an ein zweites Speisepotential und ausserdem über ein Rückkopplungselement an den das Ausgangstaktsignal liefernden Pufferverstärker angeschlossen ist.
7. Taktschaltung zur Verwendung in der mehrfach redundanten Taktanordnung nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass der Taktfunktionsgeber einen Kristall enthält, von dem ein erster Anschluss direkt und ein zweite Anschluss über ein Pufferelement das Ausgangstaktsignal liefern, das einem Differenzbestimmer zugeführt ist, der zum andern mit einem Ausgang des Mehrheitsbestimmers verbunden ist, und dass ein Ausgang des Differenzbestimmers über ein Integratorelement einen im Kristallkreis geschalteten einstellbaren Kondensator steuert.
8. Taktschaltung zur Verwendung in der mehrfach redundanten Taktanordnung nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass der Taktfunktionsgeber einen gesteuerten Oszillator enthält, von dem ein Ausgang einerseits über ein Pufferelement das Ausgangstaktsignal liefert und zum andern zusammen mit einem Ausgang des Mehrheitsbestimmers einem Multiplizierelement direkt zugeführt ist, und dass ein Ausgang des Multiplikationselement über ein Tiefpassfilter mit einem Eingang des gesteuerten Oszillators verbunden ist und so mittels einer Phasenverriegelungsschleife auch die Nachstellschaltung bildet.
DE3632205A 1985-10-10 1986-09-23 Aus mehreren parallel arbeitenden Datenverarbeitungsmoduln bestehende Datenverarbeitungsanordnung mit einer mehrfach redundanten Taktanordnung Expired - Fee Related DE3632205C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8502768A NL8502768A (nl) 1985-10-10 1985-10-10 Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting.

Publications (2)

Publication Number Publication Date
DE3632205A1 true DE3632205A1 (de) 1987-04-16
DE3632205C2 DE3632205C2 (de) 1995-11-16

Family

ID=19846697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3632205A Expired - Fee Related DE3632205C2 (de) 1985-10-10 1986-09-23 Aus mehreren parallel arbeitenden Datenverarbeitungsmoduln bestehende Datenverarbeitungsanordnung mit einer mehrfach redundanten Taktanordnung

Country Status (7)

Country Link
US (1) US4839855A (de)
JP (1) JP2505771B2 (de)
DE (1) DE3632205C2 (de)
FR (1) FR2591770B1 (de)
GB (1) GB2181580B (de)
NL (1) NL8502768A (de)
SE (1) SE469097B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154351A1 (de) * 2000-05-11 2001-11-14 Alcatel Mehrrechner-System

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204952A (en) * 1988-07-18 1993-04-20 Northern Telecom Limited Duplex processor arrangement for a switching system
US4984241A (en) * 1989-01-23 1991-01-08 The Boeing Company Tightly synchronized fault tolerant clock
ATE134284T1 (de) * 1989-04-28 1996-02-15 Siemens Ag Taktverteilereinrichtung
US5204944A (en) * 1989-07-28 1993-04-20 The Trustees Of Columbia University In The City Of New York Separable image warping methods and systems using spatial lookup tables
DE59010159D1 (de) * 1989-08-28 1996-04-04 Siemens Ag Betriebs-Ersatz-Taktversorgung für digitale Systeme
US5263163A (en) * 1990-01-19 1993-11-16 Codex Corporation Arbitration among multiple users of a shared resource
FI87867C (fi) * 1991-01-09 1993-02-25 Telenokia Oy Oskillatorenhet med en saekrad frekvensstabilitet
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
US5726593A (en) * 1992-10-27 1998-03-10 Nokia Telecommunications Oy Method and circuit for switching between a pair of asynchronous clock signals
US5377206A (en) * 1993-02-03 1994-12-27 Honeywell Inc. Multiple-channel fault-tolerant clock system
US5377205A (en) * 1993-04-15 1994-12-27 The Boeing Company Fault tolerant clock with synchronized reset
US5642069A (en) * 1994-04-26 1997-06-24 Unisys Corporation Clock signal loss detection and recovery apparatus in multiple clock signal system
US5537583A (en) * 1994-10-11 1996-07-16 The Boeing Company Method and apparatus for a fault tolerant clock with dynamic reconfiguration
US5477180A (en) * 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal
US5689643A (en) * 1994-12-09 1997-11-18 O'hanlan; Thomas B. Communication device for transmitting asynchronous formatted data synchronously
US5559459A (en) * 1994-12-29 1996-09-24 Stratus Computer, Inc. Clock signal generation arrangement including digital noise reduction circuit for reducing noise in a digital clocking signal
KR960024899A (ko) * 1994-12-31 1996-07-20 김주용 대표값 선택기와 그 구현 방법
US5568097A (en) * 1995-09-25 1996-10-22 International Business Machines Inc. Ultra high availability clock chip
US5886557A (en) * 1996-06-28 1999-03-23 Emc Corporation Redundant clock signal generating circuitry
US5784386A (en) * 1996-07-03 1998-07-21 General Signal Corporation Fault tolerant synchronous clock distribution
SE9702176L (sv) * 1997-06-06 1998-12-07 Ericsson Telefon Ab L M En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval
US7350116B1 (en) 1999-06-08 2008-03-25 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
US6631483B1 (en) * 1999-06-08 2003-10-07 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
DE19947662A1 (de) * 1999-10-04 2001-04-12 Bayerische Motoren Werke Ag Betriebsverfahren für einen Datenbus
US6718474B1 (en) 2000-09-21 2004-04-06 Stratus Technologies Bermuda Ltd. Methods and apparatus for clock management based on environmental conditions
US6525590B2 (en) * 2001-02-01 2003-02-25 Intersil Americas Inc. Spatially redundant and complementary semiconductor device-based, single event transient-resistant linear amplifier circuit architecture
JP3492655B2 (ja) 2001-08-20 2004-02-03 エヌイーシーシステムテクノロジー株式会社 電子機器
US7288980B2 (en) * 2002-11-05 2007-10-30 Ip-First, Llc Multiple mode clock receiver
US6970045B1 (en) 2003-06-25 2005-11-29 Nel Frequency Controls, Inc. Redundant clock module
US7224178B2 (en) * 2004-12-17 2007-05-29 National Tsing Hua University Circuit re-synthesis and method for delay variation tolerance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402045A (en) * 1979-12-20 1983-08-30 U.S. Philips Corporation Multi-processor computer system
EP0107236A1 (de) * 1982-10-11 1984-05-02 Koninklijke Philips Electronics N.V. Mehrfachredundantes Taktsystem eine Anzahl von gegenseitig synchronisierenden Takten enthaltend, und Taktschaltung zum Gebrauch in einem solchen Taktsystem

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3667057A (en) * 1970-05-22 1972-05-30 Bendix Corp Method and means for providing an output corresponding to the average of acceptable input signals
US3805235A (en) * 1972-12-26 1974-04-16 Collins Radio Co Equalization means for multi-channel redundant control system
US3900741A (en) * 1973-04-26 1975-08-19 Nasa Fault tolerant clock apparatus utilizing a controlled minority of clock elements
US4239982A (en) * 1978-06-14 1980-12-16 The Charles Stark Draper Laboratory, Inc. Fault-tolerant clock system
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit
US4644498A (en) * 1983-04-04 1987-02-17 General Electric Company Fault-tolerant real time clock

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402045A (en) * 1979-12-20 1983-08-30 U.S. Philips Corporation Multi-processor computer system
EP0107236A1 (de) * 1982-10-11 1984-05-02 Koninklijke Philips Electronics N.V. Mehrfachredundantes Taktsystem eine Anzahl von gegenseitig synchronisierenden Takten enthaltend, und Taktschaltung zum Gebrauch in einem solchen Taktsystem

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAVIES, D. et al: Synchronizing and Matching in Redundant Systems, in IEEE Transactions on Computers, Vol. C-27, No. 6, Juni 1978, S.531-539 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154351A1 (de) * 2000-05-11 2001-11-14 Alcatel Mehrrechner-System

Also Published As

Publication number Publication date
DE3632205C2 (de) 1995-11-16
JPS6292062A (ja) 1987-04-27
GB2181580A (en) 1987-04-23
FR2591770A1 (fr) 1987-06-19
SE8604262L (sv) 1987-04-11
SE8604262D0 (sv) 1986-10-07
SE469097B (sv) 1993-05-10
GB8623975D0 (en) 1986-11-12
NL8502768A (nl) 1987-05-04
US4839855A (en) 1989-06-13
FR2591770B1 (fr) 1988-06-10
JP2505771B2 (ja) 1996-06-12
GB2181580B (en) 1989-09-13

Similar Documents

Publication Publication Date Title
DE3632205C2 (de) Aus mehreren parallel arbeitenden Datenverarbeitungsmoduln bestehende Datenverarbeitungsanordnung mit einer mehrfach redundanten Taktanordnung
DE68926598T2 (de) Vorrichtung zur Taktsignalversorgung
DE10302128B3 (de) Pufferverstärkeranordnung
DE69324451T2 (de) Digitaler programmierbarer Frequenzgenerator
DE68926842T2 (de) Vorrichtung für ein Taktverteilungssystem mit geringer Taktverschiebung und Erzeugung von doppelfrequenten Taktsignalen
DE69416586T2 (de) Digital gesteuerter quarzoszillator
DE69410410T2 (de) Taktsignalgenerator für eine Vielzahl nicht überlappender Taktsignale
DE2723707C2 (de) Schaltung zur Erzeugung nicht-überlappender Taktimpuls-Züge
DE102005024648B4 (de) Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten
EP1554803B1 (de) Verfahren und vorrichtung zum erzeugen eines taktsignals mit vorbestimmten taktsignaleigenschaften
DE19531962A1 (de) Taktsignalverteilerschaltung
DE10312261A1 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE3850808T2 (de) Erzeugung von Taktimpulsen.
DE69508766T2 (de) Genauer digitaler, fehlertoleranter taktgeber
DE19850476C2 (de) Integrierte Schaltung
DE69109888T2 (de) Taktfrequenzverdoppler.
EP1004972A1 (de) Kurvenformgenerator
EP0220413B1 (de) Anordnung zur individuellen Anpassung einer seriellen Schnittstelle eines datenverarbeitenden Systems an eine Datenübertragungsgeschwindigkeit eines Kommunikationspartners
DE2805075C2 (de)
DE68919376T2 (de) In einer digitalen Toranordnung eingebettete analoge Makroschaltung.
DE10058231B4 (de) Datensynchronisationsschaltung und diese enthaltendes Mehrfachbank-Speicherbauelement
DE10018190C2 (de) Unterbrechnungsloses Umschalten zwischen zwei Oszillator-Präzisionstaktgebern
EP0303916A2 (de) Taktstromversorgung
DE69422078T2 (de) Schaltung und Verfahren zum Synchronisieren von Taktsignalen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee