NL8502768A - Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting. - Google Patents

Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting. Download PDF

Info

Publication number
NL8502768A
NL8502768A NL8502768A NL8502768A NL8502768A NL 8502768 A NL8502768 A NL 8502768A NL 8502768 A NL8502768 A NL 8502768A NL 8502768 A NL8502768 A NL 8502768A NL 8502768 A NL8502768 A NL 8502768A
Authority
NL
Netherlands
Prior art keywords
clock
signal
output
majority
circuit
Prior art date
Application number
NL8502768A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8502768A priority Critical patent/NL8502768A/nl
Priority to DE3632205A priority patent/DE3632205C2/de
Priority to GB8623975A priority patent/GB2181580B/en
Priority to SE8604262A priority patent/SE469097B/sv
Priority to JP61237265A priority patent/JP2505771B2/ja
Priority to US06/916,348 priority patent/US4839855A/en
Priority to FR8613924A priority patent/FR2591770B1/fr
Publication of NL8502768A publication Critical patent/NL8502768A/nl

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1604Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187Voting techniques
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G06F11/185Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality and the voting is itself performed redundantly

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

ΡΗΝ 11.515 1 *· .....;:·ά (- N.V. Philips' Gloeilampenfabrieken te Eindhoven.
Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataver-werkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting.
BESCHRIJVING: ACHTERGROND VAN DE UITVINDING:
De uitvinding betreft een dataverwerkingsinrichting die uit meerdere parallel-werkende dataverwerkingsmodules bestaat, en voor-5 zien is van een multipel redundante klokinrichting, die bestaat uit res-pektievelijke, elk aan een eigen dataverwerkingsmodule geassigneerde klokschakelingen, welke klokinrichting voorts een interkonnektienetwerk bevat om uitgangskloksignalen tussen de respektievelijke kloksignalen te kommuniceren, waarbij elke klokschakeling bevat een ingangsmeerderheids-10 bepaler om uit de ontvangen uitgangskloksignalen een meerderheidssignaal te bepalen, een klokfunktiegenerator die een bijstelschakeling bevat om middels een stuurfunktie door het meerderheidssignaal te worden bijgesteld in de zin dat een afwijking tussen het klokfunktiesignaal en het meerderheidssignaal wordt verminderd, en een uitgangselement om uit ge-15 noemd klokfunktiesignaal het uitgangskloksignaal van de betreffende klokschakeling te vormen. Zo een dataverwerkingsinrichting is bekend uit het Amerikaanse octrooischrift 4 402 045 (PHN 9652) op naam van dezelfde aanvrager. De bekende inrichting is een zogenoemd (n, k)-systeem, met name een (4, 2)-systeem, waarbij door verviervoudiging van de processorkapaci-20 teit en verdubbeling van de geheugenkapaciteit (= verdubbeling van de op-slagkapaciteit per datawoord) bereikt wordt dat de inrichting operationeel blijft ook al valt één van de dataverwerkingsmodules uit. Er is voorgesteld om zo'n dataverwerkingsinrichting te voorzien van een multipel redundante klokinrichting (kolom 11 regels 25-30 van genoemd 25 octrooischrift) zodat ook in de klokinrichting een zekere uitval mogelijk is, en wel volgens het artikel door D. Davies et al., Synchronizing and Matching in Redundant Systems, IEEE. Tr. Comp. Vol. C27, No. 6, juni 1978, pagina's 531-539. De in figuur 9 van dat artikel getoonde klokinrichting bevat drie klokschakelingen, en deze ontvangen de uitgangs-30 kloksignalen van alle drie de klokschakelingen. Het is op mathematische grondslag gebleken dat zo'n verdrievoudiging onvoldoende bescherming biedt, zodat alsnog storingen mogelijk zijn, ook als er twee klokmodules ·* — ^ if ? PHN 11.515 2 korrekt funktioneren.
SELEKTIE UIT DE DOELSTELLING VAN DE UITVINDING:
Het is een doelstelling van de uitvinding om een data-5 verwerkingsinrichting volgens de aanhef te verschaffen, waarbij de synchronisatie tussen de klok op het niveau van de klokpulscyklus ook in geval van malfunktioneren van hoogstens één of hoogstens twee klok-schakelingen, gehandhaafd blijft onder een willekeurige signaalkonfigu-ratie van deze malfunktie, waarbij de ingangsmeerderheidsbepaler en bij-10 stelschakeling een eenvoudige logische struktuur hebben zodat een snelle signaaldoorloop en daarmee een hoge klokfrequentie mogelijk zijn, dat op het niveau van de enkelvoudige klokcyklus oscillaties zelf-dempend zijn, en dat de verschillen tussen de gesynchroniseerde klokschakelingen altijd klein blijven als beperkt door de nauwkeurigheid van de βίβλοι 5 nische komponenten. De bovenbedoelde willekeurige signaalkonfiguratie kan enerzijds de vorm van het signaal zelf betekenen. Anderzijds kan het ook de vorm zijn waarin de andere klokschakelingen het betreffende uit-gangskloksignaal ontvangen. Deze vorm behoeft niet voor al deze andere klokschakelingen hetzelfde te zijn.
20 SAMENVATTING VAN DE UITVINDING:
De uitvinding realiseert de doelstelling doordat hij het kenmerk heeft, dat er vier dataverwerkingsmodules zijn, deze elk voorzien zijn van een eigen klokschakeling, dat elke ingangsmeerderheids-25 bepaler uitsluitend de uitgangskloksignalen van de andere klokschakelingen ontvangt om daaruit een tweederde meerderheid te bepalen, en dat de stuurfunktie door het meerderheidssignaal per signaalovergang in het binaire meerderheidssignaal een afwijkingsverkleiningsfaktor substantieel kleiner dan 1 implementeert. Met name zijn geen Exclusief-0F-30 funkties noodzakelijk, waarvan de relatief grote doorlooptijd der signalen een bekend bezwaar is. Wanneer bijvoorbeeld gemikt wordt op een klokfrequentie van 8 MHz, dan betekent dit een halve periode van ongeveer 60 nsek. De doorlooptijd van vele kommercieel verkrijgbare komponenten ligt in de buurt van 10 nsek. Ook de variatie(spreiding) van deze door-35 looptijd ligt in dezelfde orde van grootte. Door deze beide effekten wordt bij toepassing van een zeer eenvoudige ingangsmeerderheidsbepaler de storingsmarge met een dergelijke waarde verminderd. Door toepassing •ί '> · V / % Η
' - '-'is ·*«» & w ‘'V
ΡΗΝ 11.515 3 ^Γ' è 4 van een gecompliceerder afwijkingsbepaalinrichting met meerdere van dergelijke komponenten in serie geschakeld zou de storingsbestendigheid van een der gelijke klokinrichting veelal illusoir worden.
De uitvinding betreft mede een multipel redundante klok-5 inrichting voor gebruik in zo een dataverwerkingsinrichting, en een klok-schakeling voor gebruik in zo een dataverwerkingsinrichting, respektieve-lijk in zo een klokinrichting.
Verdere voordelige aspekten worden gereciteerd in onder-conclusies.
10 In het algemeen levert de meerderheidsbepaler een meerder- heidssignaal dat tweewaardig is. De klokfunktiegenerator levert het klok-funktiesignaal dat periodiek is met de klokperiode. De klokfunktie wordt bijgeregeld door de bijstelschakeling die het meerderheidssignaal ontvangt. In vele uitvoeringsvormen is de bijstelschakeling funktioneel ver-15 enigd met verdere delen van de klokfunktiegenerator, zodat hij niet een afzonderlijk deel daarvan vormt. Door het uitgangselement wordt uit het klokfunktiesignaal het uitgangskloksignaal gevormd ter toevoering aan de meerderheidsbepalers. In sommige uitvoeringsvoorbeelden is dat uitgangselement notioneel. In andere uitvoeringsvoorbeelden kan het uitgangsele-20 ment een faseverschuiving introduceren, bijvoorbeeld door een inversie.
KORTE BESCHRIJVING VAN DE FIGUREN:
De uitvinding wordt hierna nader toegelicht aan de hand van enkele figuren en tabellen.
25 Figuur 1 geeft een dataverwerkingsinrichting volgens de uitvinding;
Figuur 2 geeft een multipel redundante klokinrichting te gebruiken in de inrichting van figuur 1;
Figuur 3 geeft een schematische opzet van een viervoudig 30 redundante klokinrichting;
Figuur 4 illustreert een multipele klokinrichting die tegen een bepaalde foutsituatie niet bestand is;
Figuur 5 illustreert deze foutsituatie en de gevolgen;
Figuur 6 geeft het verloop van verschillende grootheden 35 in een tijdsdiagram;
Figuur 7 geeft een klokschakeling uitgevoerd met een filterkring; * 5> f> J* «· -- -i.
; o y L· / U O
ί ϊ ΡΗΝ 11.515 4
Figuur 8 geeft een klokschakeling uitgevoerd met een kristal;
Figuur 9 geeft een variant van figuur 8;
Figuur 10 geeft een tweede variant van figuur 8; 5 Figuur 11 geeft een variant met een fasegekoppelde lus;
Tabellen 1-4 geven verschillende formules.
SCHETS VAN EEN MULTIPROCESSORREKENMACHINESYSTEEM:
Figuur 1 geeft een eenvoudig blokschema van een multi-10 processorrekenmachine volgens de uitvinding met een multipel redundante klokinrichting. De rekenmachine bevat vier rekenmachinemodules. Elke rekenmachinemodule bevat een processormodule, een eigen klokschakeling, en een datawoordrekonstruktiemodule. Er zijn vier processormodules 200-206. Elke klokschakeling 220-226 geeft aan de bijbehorende processorklok-15 signalen af. Elke klokschakeling geeft ook kloksignalen aan alle overige klokschakelingen af, en daarmee indirekt aan de overige processormodules. Elke processormodule geeft zijn uitgangsinformatie af aan alle vier de datawoordrekonstruktiemodules 210-216 die samen een datawoordrekon-struktie-inrichting vormen. In elke datawoordrekonstruktiemodule kunnen 20 bepaalde informatiefouten worden gedetekteerd en/of gekorrigeerd: de korrekte informatie wordt dan aan de bijbehorende processormodule toegevoerd, alwaar een informatiebewerking plaats kan vinden. Op zichzelf is een in een aantal modules verdeelde rekenmachine beschreven in het geciteerde Amerikaanse octrooischrift 4 402 045; daar wordt op basis van een 25 datawoord, bestaande uit datasymbolen, een kodewoord gevormd, dat bestaat uit kodesymbolen. Na de kodering behandelt elke rekenmachine slechts een deel van het kodewoord, bijvoorbeeld één kodesymbool.
Deze behandeling betreft bijvoorbeeld een geheugenopslag, gevolgd door uitlezen en regenereren van het kodesymbool. Om voor een rekenbewerking 30 het hele datawoord te rekonstrueren, worden alle kodesymbolen toegevoerd aan alle rekenmachinemodules. Het blijkt dat de bewerking foutloos plaats kan vinden, ook als bijvoorbeeld één rekenmachinemodule geheel faalt. Volgens de opzet van figuur 1 vindt synchronisatie van de onderscheidene bewerkingen in de respektievelijke rekenmachinemodules 35 plaats door de klokinrichting die bestaat uit de klokschakelingen 220-226. De werking van de datawoordrekonstruktiemodules kan ook zo worden gesynchroniseerd, maar dat is niet getoond. Als een der rekenmachine- Μ is s ,· ", ϊ*λ Ί·ν -r W - * <4 PHN 11.515 5 modules, bijvoorbeeld die welke bevat de blokken 202, 212, 222, defekt raakt (data of klok), dan kunnen de andere drie normaal doorwerken.
Volgens de referentie behoeft bij een viervoudige verwerkingskapaciteit in arithmetische en logische (ALO)-eenheid en dergelijke het systeem 5 slechts een tweevoudige opslagkapaciteit in het geheugen te bezitten, in vergelijking met een enkelvoudige, niet-redundante processor (in de gebruikte terminologie bevat de processor dus ook het voorgrondgeheu-gen; achtergrondgeheugen en verdere randapparatuur worden hier niet beschouwd). Op overeenkomstige manier kan een andere multipel redundan-10 te dataverwerkingsinrichting (bijvoorbeeld kommunikatiesysteem, tekst-verwerkend systeem), met een dergelijk multipel redundante klokinrich-ting zijn uitgerust. De verbeterde klokinrichting wordt hierna beschreven. Op het niveau van de dataverwerkingsinrichting is het een verbetering dat het uitgangskloksignaal slechts naar drie andere klokschake-15 lingen wordt gevoerd.
BESCHRIJVING VAN DE KLOKINRICHTING:
Figuur 2 geeft een voorbeelduitvoering van een multipel redundante klokinrichting volgens de uitvinding te gebruiken in de data-20 verwerkingsinrichting van figuur 1. Er zijn vier klokschakelingen 20, 22, 24, 26, waarvan er één tot op poortniveau is gedetailleerd. Klok-schakeling 20 is op zichzelf beschreven in het artikel van Davies et al., figuur 9. Deze klokschakeling bevat drie EN-poorten 28, 30, 32, en een 0F-poort 34. Deze poorten vormen samen de meerderheidsbepaler 54. De 25 overige elementen vormen de klokfunktiegenerator 56. Dit zijn een 8 MHz kristal 36, weerstanden 38, 40, 42 (1000 Ohm), een kondensator 46 (10 pF), een versterker 50 (evenals de En-poorten van het ECL-type 10104) met een rechtop-uitgang en een geïnverteerde uitgang die door een rondje is aangegeven, en een spanningsvergelijker 48 van het type LM311 30 die op de getoonde manier is aangesloten. De terugkoppeling middels de onderdelen 40, 42, 48, 50 dient voor het instellen van de duty cycle (de tijd dat het uitgangskloksignaal hoog is gedeeld door de oscillatie-periode) op nagenoeg 50%. Het bijstellen van de oscillatorschakeling gebeurt door de direkte inkoppeling van het uitgangssignaal van de meer-35 derheidsschakeling op de aansluiting van het kristal. Andere mogelijke klokschakelingen worden hierna beschreven.
Het geciteerde artikel geeft een klokinrichting die be-
33O 2 7 5S
« t PHN 11.515 6 staat uit drie klokschakelingen, terwijl daarvan de uitgangskloksigna-len toegevoerd worden aan de ingangen van alle drie de meerderheidsschakelingen. Het is de uitvinder van de onderhavige uitvinding gebleken, dat op die manier in bepaalde omstandigheden een inkorrekt-werkend 5 systeem ontstaat, ook al beperkt zich het malfunktioneren tot één enkele klokschakeling. Volgens de uitvinding is een eerste maatregel het uitbreiden van het aantal klokschakelingen tot vier. Zoals beschreven zal worden, kan de klokinrichting dan korrekt doorwerken, ook al is een op willekeurige manier inkorrekt-werkende klokschakeling aanwezig.
10 Volgens figuur 2 wordt het uitgangskloksignaal van klokschakeling 20 alleen aan de andere drie klokschakelingen 22, 24, 26 toegevoerd, en niet teruggekoppeld naar de meerderheidsbepaler van de eigen klokschakeling. Ditzelfde geldt voor de uitgangskloksignalen van de andere klokschakelingen. Het terugkoppelen van een uitgangskloksignaal naar een in-15 gang van de eigen klokschakeling zou namelijk noodzaken tot het op een andere manier behandelen van het "eigen" uitgangskloksignaal waartoe traag-werkende schakelingen, bijvoorbeeld met behulp van Exclusief-OF-poorten nodig zouden zijn.
20 BESCHRIJVING VAN HET SYNCHRONISATIEPROBLEEM:
Figuur 3 geeft een schematische opzet van een viervoudig redundante klokinrichting. Elke klokschakeling bezit een meerderheidsbepaler (voter) V1..V4 die respektievelijk meerderheidssignalen d1..d4 afgeven. Verder is in elke klokschakeling een klokfunktiegenerator 25 F1..F4 aanwezig die een uitgangskloksignaal c1..c4 afgeeft. Binnen elke klokfunktiegenerator is nog aangegeven een bijstelschakeling B1..B4 en een klok K1..K4.
In dit verband illustreren figuren 4, 5 respektievelijk een drievoudige klokinrichting en een foutsituatie waartegen deze in-30 richting niet bestand is. Figuur 4 bevat drie klokschakelingen, die alle drie de uitgangskloksignalen a1..a3 ontvangen. De meerderheidsbepalers V1..V3 werken als bij figuur 2 besproken en geven de signalen b1..b3 af. De elementen T1, T2, T3 zijn vertraaglijnen met een vertraging van een halve lokale klokperiode. Op zichzelf is het bekend om met zulke 35 elementen, die bijvoorbeeld als een serieschakeling van een even aantal inverteurs zijn gevormd, een oscillatorschakeling te bouwen. Tenslotte is aan de uitgang van de vertraaglijnen steeds een verdere inverteur ge- S302 768 * * .
PHN 11.515 7 schakeld. Figuur 5 geeft een mogelijke foutsituatie aan, als de tweede klokschakeling een malfunktie vertoont: deze klokschakeling stuurt naar de bovenste klokschakeling een signaal dat hetzelfde is als a1(t) en naar de onderste klokschakeling een signaal dat hetzelfde is als a3(t).
5 De drie eerste curves in figuur 5 geven nu de drie signalen a1..a3 als gezien door de bovenste klokschakeling. De vierde curve geeft het door meerderheidsbepaler V1 gevormde signaal b1(t). De volgende drie curves geven de drie signalen a1..a3 als gezien door de onderste klokschakeling. De laatste curve geeft het door meerderheidsbepaler V3 gevormde 10 signaal b3(t). Het blijkt dat op deze manier het faseverschil tussen de uitgangskloksignalen b1(t) en b3(t) voortdurend toeneemt. Als hetzelfde foutpatroon optreedt in de schakeling volgens het geciteerde artikel wordt in essentie eenzelfde onjuist gedrag waargenomen. Voorts zijn er nog verschillende andere foutsituaties die tot zo een desynchroniserend 15 systeem kunnen leiden.
De eisen aan een fout-tolerant multipele klokinrichting zijn daarmee de volgende: a) als het faseverschil tussen enig paar korrekt-werkende klokschakelingen niet groter is dan een eerste grensbedrag mag dit 20 faseverschil voor een later tijdstip ook niet groter zijn dat dit grensbedrag (dit zal blijken uit de later te bespreken formule 4.2 uit tabel 4); b) als het faseverschil tussen enig paar korrekt-werkende klokmodules groter is dan een tweede grensbedrag, moet dit verschil met de 25 tijd afnemen (zelf-synchroniserend). De afname behoeft niet steeds monotoon te zijn (dit zal blijken uit formule 4.3). De twee grensbedragen kunnen al dan niet gelijk zijn; ze zijn in elk geval kleiner dan een halve klokperiode.
30 FORMELE BESCHRIJVING VAN EEN FOUT-TOLERANT SYSTEEM:
In het hiernavolgende wordt de 'kloktijd" van een binair signaal gedefinieerd als een geheel getal dat bij elke signaalovergang met één wordt opgehoogd. De kloktijd van het signaal ci(t) is ni en de kloktijd van het signaal di(t) is m(i). De verschuiving van signaal 35 ci(t) op kloktijd ni=k heet xi(k). De verschuiving van signaal di(t) op kloktijd m(i)=k heet yi(k). Figuur 6 geeft een voorbeeld van deze grootheden in een tijdsdiagram, waarbij de tijd bijvoorbeeld gemeten is in 3-532 78 8 * τ ΡΗΝ 11.515 8 nsek (10-9 sec). Tussen twee opeenvolgende signaalovergangen blijft de verschuiving van het betreffende signaal onveranderd.
Er wordt nog gedefinieerd het verschil in de tijdsver-schuiving tussen twee kloksignalen: 5 r(i,j)(k) = xi(k) - xj(k) voor ci(t), cj(t) s(i,j)(m) = yi(k) - yj(k) voor di(t), dj(t).
In de hierna te geven beschouwing wordt verondersteld dat de meerderheidsbepaler instantaan de meerderheidsfunktie bepaalt welke bepaling dan gevolgd wordt door een vertraging waarna het binaire meer-10 derheidssignaal beschikbaar komt. Ook op de ingang van de klokfunktie-generator is een vertraging aanwezig: tesamen worden deze vertragingen voorgesteld door Ti. Aan de uitgang van deze vertraging treedt het signaal di op.
Laat D het gesloten interval zijn tussen twee reële 15 grenzen waarvoor de funktie Fi is gedefinieerd. Voor Fi geldt dat voor elke waarde van x in het interval D de funktie Fi continu en differentieerbaar is en dat zijn afgeleide positief is en kleiner dan 1. Deze afgeleide is de afwijkingsverkleiningsfaktor, dat is de faktor, waarmee een afwijking tussen twee signalen verkleind wordt. Voor een grote waar-20 de van deze faktor, bijvoorbeeld vlak bij 1, wordt de afwijking snel teruggebracht tot een kleinere waarde. Bij een kleine waarde van deze faktor duurt het terugbrengen van de afwijking tot een kleine waarde.
Het is de uitvinder gebleken dat het voordelig is dat de afwijkingsverkleiningsfaktor substantieel minder dan 1 bedraagt, bijvoorbeeld minder 25 dan 0,8. Daardoor wordt namelijk de gevoeligheid voor storingen verminderd omdat de storing slechts gedeeltelijk, respektievelijk met één of meer perioden vertraagd, in het uitgangssignaal tot uiting komt. Een incidentele storing hoeft dan geen verloren gaan van de stabiliteit tot gevolg te hebben. De ongunstige eigenschappen van de schake-30 ling volgens figuur 4 worden mede daardoor veroorzaakt dat de afwijkingsverkleiningsfaktor de waarde 1 heeft: elke afwijking wordt direkt in zijn geheel doorgegeven. Veelal zal een nog kleinere waarde voordelig zijn, bijvoorbeeld kleiner dan of gelijk aan 0,5 of zelfs tussen 0,01 en 0,1. In het algemeen geldt dat bij een lagere waarde van de afwijkings-35 verkleiningsfaktor de stabiliteit van elke afzonderlijke klokschakeling vergroot is. Daarentegen wordt de snelheid van reageren op een verandering, bijvoorbeeld op een inschakelverschijnsel, verminderd. In sommige
^ 7 n S
« φ· ΡΗΝ 11.515 9 gevallen wordt het in synchronisatie-komen bij een lage verkleinings-faktor sterk bemoeilijkt. Toch zijn met zulke lage waardes ook positieve resultaten verkregen. Voor een kristal kan door de grote stabiliteit daarvan een afwijkingsverkleiningsfaktor van bijvoorbeeld 0,001 5 optreden. De afgeleide van Fi heet Fi'. Nu zij:
Fi(yi(k) - xi(k)) - Fj(yi(k) - xi(k)) = ei,j(k); xi(k+1) = xi{k) + Fi{yi(k) - xi(k)).
Dan geldt dat er een grootheid zi,j(k) is tussen yi(k) - xi{k) en yj(k) - xj(3c) waarvoor de formule 1 van tabel 4 geldt (notatie 4.1). Die 10 formule betekent in woorden dat het verschil tussen de twee signalen op tijdstip (k+1) is gelijk aan het verschil tussen die twee signalen op tijdstip (k), vermeerderd, respektievelijk verminderd met een bedrag dat afhangt van de signalen op tijdstip k. In feite wordt de afwijking gekor-rigeerd met de verkleiningsfaktor (eerste expressie) en daarop wordt de 15 bekende middelwaardestelling toegepast. In principe kan als funktiegene-rator voor Fi een vertraaglijn worden genomen. Omdat daarvoor de afwijkingsverkleiningsfaktor F'i=1 is deze toch niet geschikt. Goede resultaten kunnen wél worden bereikt met een fase-gekoppelde lus (PLL), een bandfilter (notch filter) en een kristal.
20 Vervolgens: als de faseverschuivingen (skew) tussen de klokmodules klein zijn, geldt voor een multipel redundante klokinrich-ting met n klokschakelingen waarvan er tenminste G goed werken, dat er een eindig getal is Alaax en een geheel getal k > 0 zodat voor de deelverzameling korrekt-funktionerende klokmodules geldt de formule 4.2 (zie 25 het eerdere punt a). Deze betekent dat een voldoend nauwe synchronisatie niet meer verloren gaat als er tenminste geen nieuwe malfunktie optreedt tussen de onderling gesynchroniseerde klokschakelingen. Bovendien geldt de voorwaarde van formule 4.3.
Het bewijs van de tweede voorwaarde (het eerdere punt b) 30 voor een systeem van vier korrekte modules wordt in tabel (1) gegeven, waarbij zonder verlies van algemeenheid geldt: x1(k) 4 x2(k) 4 x3(k) x< x4(k). Daaruit volgen de formules 1.1..1.4. Hit de definitie van ri,j(k+1) volgen de formules 1.5..1.10. Als we eisen dat |ri,j(k+1)I 4 r4,1(k)), dan geldt de noodzakelijke en voldoende voorwaarde van formule 35 1.11 met de bij 1.12 genoemde definities en subvoorwaarden.
De bovengenoemde eerste eis geldt voor Afflax >, A^ want als 0 < ri,j(k) A^,^, i > j, en 0 < F'(x) < 1 vinden we • ; 1 7 5 8 PHN 11.515 10 |ri,j(k+1) | N< Amax.
BEWIJS VOOR EEN FALENDE MODULE:
In het geval er één falende klokmodule (no. 4 bijvoor-5 beeld) is, worden alleen de formules voor yi(k) anders. Stel dat geldt (tabel 2, formule 2.1) dan gelden de formules 2.2..2.4. Daarin geeft hi(k) de invloed van het signaal van de falende (vierde) module op de gang van zaken in de i-de (i * 1, 2, 3) module. De voorfaktor 0,5 geeft het effekt van de meerderheidsbepaling. Onder de voorwaarde van formule 10 2.8 die na het voorgaande geen verdere beperking oplevert geldt dan dat de oorspronkelijke tweede voorwaarde geldt voor formule 2.9. De oorspronkelijke eerste voorwaarde geldt voor >, Am;^n.
MOGELIJKE IMPLEMENTATIES VOOR DE KLOKSCHAKELINGEN: 15 Figuur 7 geeft een klokschakeling uitgevoerd met een filterkring. De funktie F kan in dit geval geschreven worden als formule 3.1, waarin T de periode van het ingangssignaal is en Ai veel groter is dan Bi. Onder de voorwaarde 3.2, kan 3.1 benaderd worden door 3.3. Dit levert 3.4. De faktor E wordt voornamelijk bepaald door de nauwkeurig-20 heid van de komponenten. Als geldt (3.5), dan volgt daaruit 3.6. Als bijvoorbeeld maxjje^) = 0.05 en T=125 nsek dan geldt 0 < E < 1.4 nsek. Elektronische komponenten met kleine vertraging en relatief kleine spreiding in de waarde van deze vertraging zijn bijvoorbeeld gepubliceerd in de katalogus FAST TTL LOGIC SERIES door Signetics 25 Corporation, boek IC 15 N, februari '84. De meerderheidsbepaler kan gevormd worden middels de komponent 74F64 (pagina 35.7 ff. van dat boek). Deze heeft een spreiding in de vertraging tussen 2.5 en 7 nsek, dus maximaal 4.5 nsek. Een veelal noodzakelijke inverterende buffer zal veelal ook een spreiding van 2 nsek impliceren. De mis-instelling van de 30 frekwentie ten opzichte van de optimum-frekwentie van het betreffende kristal kan veelal ook een spreiding van 2 nsek impliceren, in totaal 8.5 nsek. Samen met een extra spreiding veroorzaakt door de vergelijking der frekwenties komt dit in totaal op ongeveer 10 nsek neer, hetgeen een voor de betreffende toepassing acceptabele waarde is. De uitgangs-OF-35 poort van de meerderheidsbepaler is intern in de FAST-schakeling in bedrade logika uitgevoerd. Twee weerstanden vormen een spanningsdeler tussen de voedingsspanning (+) en aarde, als aangegeven. De uitgang :-· ; y i. 7 o a Γ .* ΡΗΝ 11.515 11 bevat een buffer 100, die een blokvormig signaal afgeeft.
Dezelfde analyse geldt bij toepassing van een kristal (figuur 8). Het enige probleem wordt gevormd door hogere harmonischen van de oscillatiefrequentie. Deze kunnen verwaarloosbaar klein gehouden 5 worden door een juiste keuze van de belastingskapaciteit en belas-tingsweerstand van de seriekring. Voor T=125 nsek (8 MHz) is te berekenen Rb = 2.5 - 5 kOHm, Cb = 10 - 20 pF. In een praktische realisatie brengen soldeerverbindingen en aansluitpunten al ongeveer 10 pF met zich mee. De faktor ei is ongeveer gelijk aan de som van de 10 nauwkeurigheden van belastingsweerstand en belastingscapaciteit. Immers, de resonantiefrequentie van het kristal is nauwkeurig op 10"5 a 10"6 en van dezelfde orde als die van de komponenten in het ver-vangingsschema. Als de komponenten een spreiding van 5% hebben (ei * 0,05) dan is de ongunstigste faseverschuiving 10 nsek ongeveer. De 15 schakeling bevat nog een instelbare weerstand 102, een dempweerstand 104 en een inverteur 106 (type 74 F 04), om het inversie-effekt van de meer-derheidsbepaler te kompenseren.
Figuur 9 geeft een variant om de duty cycle op 50% vast te stellen. Hiertoe zijn naast kondensator 108 en de spanningsdeler 20 110/112 aanwezig een terugkoppeling van het uitgangskloksignaal ci(t) via halveringselement 114 naar het knooppunt tussen kondensator 108 en weerstand 110. Halveringselement 114 halveert de ontvangen spanning onder invloed van de voedingsspanning op een 'plus"-pool. Een andere uitvoering is dat inverterend bufferelement (74 LS 04) en halverings-25 element vervangen worden door een buffer met een rechtop en een geïnverteerde uitgang die gevoed wordt door het verbindingspunt tussen de weerstanden 110 en 11. Beide uitgangen worden toegevoerd aan een ver-schilversterker waarvan de uitgang verbonden is met het verbindingspunt tussen de kondensator en weerstand 110.
30 Figuur 10 geeft een verdere variant op de klokschakeling van figuur 8 die enigszins lijkt op een implementatie met een fasege-koppelde lus. Naast kristal 120, uitgangsbuffer 122 en meerderheids-bepaler 124 zijn hiertoe aanwezig de volgende elementen: - een terugkoppeling van het klokuitgangssginaal naar de negatieve ingang 35 van verschilbepaler 126; - een integrerend netwerk bestaande uit weerstand 128 en kondensator 130; ». — ! J ft 't j , - J 13 PHN 11.515 12 - een kondensator 132 waarvan de kapaciteit instelbaar is door het integratieresultaat, waardoor de oscillatiefrekwentie bijgesteld kan worden.
Figuur 11 geeft een variant met een fasegekoppelde lus.
5 De schakeling bevat een meerderheidsbepaler 140, een vermenigvuldigings-schakeling 142, een laagdoorlaatfilter 144 LOPAS, een spanningsgestuurde oscillator 146, en een uitgangsbuffertrap 148.
Een verandering in de fase van het signaal di(t) wordt door laagdoorlaatfilter LOPAS gestuurd: snelle veranderingen hebben dus geen invloed en 10 worden in de tijd gespreid. De funktie F wordt door de lus geïmplementeerd 0 < F' << 1. De fasegekoppelde lus werkt niet op zijn eigen resonantiefrequentie omdat de frequentie van het signaal di(t) ook afhangt van de fasegekoppelde lussen van de andere klokschakelingen. De nauwkeurigheid van de fasegekoppelde lus en zijn interne faseverschui-15 ving moeten op dezelfde manier in aanmerking genomen worden als bij de varianten met het bandfilter en met het kristal.
Er wordt nog op gewezen dat de verschillende klokschakelingen in een multipel redundant kloksysteem op verschillende van de principes van figuren 7 .. 11 kunnen berusten. Voorts zijn onderschei-20 dene wijzigingen van de schakelingen van figuren 7 .. 11 mogelijk.
Λ % * ··? *7' .:¾ «5 'j "rf ·'- i

Claims (8)

1. Dataverwerkingsinrichting die uit meerdere parallel- werkende dataverwerkingsmodules bestaat, en voorzien is van een multipel redundante klokinrichting, die bestaat uit respektievelijke, elk aan een eigen dataverwerkingsmodule geassigneerde klokschakelingen, 5 welke klokinrichting voorts een interkonnektienetwerk bevat om uitgangs-kloksignalen tussen de respektievelijke kloksignalen te kommuniceren, waarbij elke klokschakeling bevat een ingangsmeerderheidsbepaler om uit de ontvangen uitgangskloksignalen een meerderheidssignaal te bepalen, een klokfunktiegenerator die een bijstelschakeling bevat om middels een 10 stuurfunktie door het meerderheidssignaal te worden bijgesteld in de zin dat een afwijking tussen het klokfunktiesignaal en het meerderheidssignaal wordt verminderd, en een uitgangselement om uit genoemd klokfunktiesignaal het uitgangskloksignaal van de betreffende klokschakeling te vormen, met het kenmerk, dat er vier dataverwerkingsmodules zijn, deze 15 elk voorzien zijn van een eigen klokschakeling, dat elke ingangsmeerderheidsbepaler uitsluitend de uitgangskloksignalen van de andere klokschakelingen ontvangt om daaruit een tweederde meerderheid te bepalen, en dat de stuurfunktie door het meerderheidssignaal per signaalovergang in het binaire meerderheidssignaal een afwijkingsverkleiningsfaktor 20 substantieel kleiner dan 1 implementeert.
2. Dataverwerkingsinrichting volgens conclusie 1, met het kenmerk, dat de stuurfunktie per signaalovergang in het binaire meerderheidssignaal een afwijkingsverkleiningsfaktor kleiner dan of gelijk aan 0,5 implementeert.
3. Multipel redundante klokinrichting voor gebruik in een dataverwerkingsinrichting volgens conclusie 1 of 2, met het kenmerk, dat de stuurfunktie per signaalovergang in het binaire meerderheidssignaal een afwijkingsverkleiningsfaktor kleiner dan 0,1 implementeert.
4. Klokschakeling voor gebruik in de multipele redundante 30 klokinrichting vermeld in één der conclusies 1, 2 of 3, met het kenmerk, dat de klokfunktiegenerator een LCR-bandfilter bevat dat mede de bijstelschakeling omvat en waarvan een ingang op een uitgang van de meerderheidsbepaler is aangesloten en dat een gebufferde uitgang van het bandfilter het uitgangskloksignaal levert.
5. Klokschakeling voor gebruik in de multipele redundante klokinrichting vermeld in één der conclusies 1, 2 of 3, met het kenmerk, dat de klokfunktiegenerator een kristal bevat waarvan een ^ V ^ ί/ i / D ö ~ * PHN 11.515 14 eerste aansluiting op een uitgang van de meerderheidsbepaler is aangesloten waardoor mede de bijstelschakeling is gerealiseerd, en dat een gebufferde tweede aansluiting van het kristal het uitgangskloksignaal levert.
6. Klokschakeling volgens conclusie 5, met het kenmerk, dat genoemde tweede aansluiting verbonden is met een spanningsdeler, waarvan één uiteinde verbonden is met een eerste voedingspotentiaal, en een tweede uiteinde via een tweede kondensator met een tweede voedingspotentiaal en bovendien via een terugkoppelelement met de buffer die het 10 uitgangskloksignaal levert.
7. Klokschakeling voor gebruik in de multipele redundante klokinrichting vermeld in één der conclusies 1, 2 of 3, met het kenmerk, dat de klokfunktiegenerator een kristal bevat waarvan een eerste aansluiting direkt, en een tweede aansluiting via een bufferelement ge-15 noemd uitgangskloksignaal leveren en voorts met een verschilbepaler zijn verbonden die ten andere met een uitgang van de meerderheidsbepaler verbonden is, en dat een uitgang van de verschilbepaler via een integrator-element een in de kristalkring geschakelde instelbare kondensator bestuurt..
8. Klokschakeling voor gebruik in de multipele redundante klokinrichting vermeld in één der conclusies 1, 2 of 3, met het kenmerk, dat de klokfunktiegenerator een gestuurde oscillator bevat, waarvan een uitgang ten ene via een bufferelement het uitgangskloksignaal levert, en ten andere, direkt, tesamen met een uitgang van de meerder-25 heidsbepaler aan een vermenigvuldigingselement is toegevoerd, en dat een uitgang van het vermenigvuldigingselement via een laagdoorlaatfilter verbonden is met een ingang van de gestuurde oscillator is verbonden, aldus middels een fase-gekoppelde lus mede genoemde bijstelschakeling vormende. Λ \ "7 f ·''' ··-, . .· ; /? 'J ♦/ v’ *= i w ""
NL8502768A 1985-10-10 1985-10-10 Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting. NL8502768A (nl)

Priority Applications (7)

Application Number Priority Date Filing Date Title
NL8502768A NL8502768A (nl) 1985-10-10 1985-10-10 Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting.
DE3632205A DE3632205C2 (de) 1985-10-10 1986-09-23 Aus mehreren parallel arbeitenden Datenverarbeitungsmoduln bestehende Datenverarbeitungsanordnung mit einer mehrfach redundanten Taktanordnung
GB8623975A GB2181580B (en) 1985-10-10 1986-10-06 Data processing device
SE8604262A SE469097B (sv) 1985-10-10 1986-10-07 Databehandlingsanordning bestaaende av ett flertal parallellarbetande databehandlingsmoduler
JP61237265A JP2505771B2 (ja) 1985-10-10 1986-10-07 デ―タ処理装置
US06/916,348 US4839855A (en) 1985-10-10 1986-10-07 Multiple redundant clock circuit
FR8613924A FR2591770B1 (fr) 1985-10-10 1986-10-07 Dispositif de traitement de donnees forme de plusieurs modules de traitement de donnees fonctionnant en parallele, dispositif d'horloge a redondance multiple comportant plusieurs circuits d'horloge a autosynchronisation reciproque a utiliser dans un tel dispositif de traitement de donnees et circuit d'horloge a utiliser dans un tel dispositif d'horloge

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8502768 1985-10-10
NL8502768A NL8502768A (nl) 1985-10-10 1985-10-10 Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting.

Publications (1)

Publication Number Publication Date
NL8502768A true NL8502768A (nl) 1987-05-04

Family

ID=19846697

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8502768A NL8502768A (nl) 1985-10-10 1985-10-10 Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting.

Country Status (7)

Country Link
US (1) US4839855A (nl)
JP (1) JP2505771B2 (nl)
DE (1) DE3632205C2 (nl)
FR (1) FR2591770B1 (nl)
GB (1) GB2181580B (nl)
NL (1) NL8502768A (nl)
SE (1) SE469097B (nl)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204952A (en) * 1988-07-18 1993-04-20 Northern Telecom Limited Duplex processor arrangement for a switching system
US4984241A (en) * 1989-01-23 1991-01-08 The Boeing Company Tightly synchronized fault tolerant clock
EP0394725B1 (de) * 1989-04-28 1996-02-14 Siemens Aktiengesellschaft Taktverteilereinrichtung
US5204944A (en) * 1989-07-28 1993-04-20 The Trustees Of Columbia University In The City Of New York Separable image warping methods and systems using spatial lookup tables
ATE134803T1 (de) * 1989-08-28 1996-03-15 Siemens Ag Betriebs-ersatz-taktversorgung für digitale systeme
US5263163A (en) * 1990-01-19 1993-11-16 Codex Corporation Arbitration among multiple users of a shared resource
FI87867C (fi) * 1991-01-09 1993-02-25 Telenokia Oy Oskillatorenhet med en saekrad frekvensstabilitet
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
US5726593A (en) * 1992-10-27 1998-03-10 Nokia Telecommunications Oy Method and circuit for switching between a pair of asynchronous clock signals
US5377206A (en) * 1993-02-03 1994-12-27 Honeywell Inc. Multiple-channel fault-tolerant clock system
US5377205A (en) * 1993-04-15 1994-12-27 The Boeing Company Fault tolerant clock with synchronized reset
US5642069A (en) * 1994-04-26 1997-06-24 Unisys Corporation Clock signal loss detection and recovery apparatus in multiple clock signal system
US5537583A (en) * 1994-10-11 1996-07-16 The Boeing Company Method and apparatus for a fault tolerant clock with dynamic reconfiguration
US5477180A (en) * 1994-10-11 1995-12-19 At&T Global Information Solutions Company Circuit and method for generating a clock signal
US5689643A (en) * 1994-12-09 1997-11-18 O'hanlan; Thomas B. Communication device for transmitting asynchronous formatted data synchronously
US5559459A (en) * 1994-12-29 1996-09-24 Stratus Computer, Inc. Clock signal generation arrangement including digital noise reduction circuit for reducing noise in a digital clocking signal
KR960024899A (ko) * 1994-12-31 1996-07-20 김주용 대표값 선택기와 그 구현 방법
US5568097A (en) * 1995-09-25 1996-10-22 International Business Machines Inc. Ultra high availability clock chip
US5886557A (en) * 1996-06-28 1999-03-23 Emc Corporation Redundant clock signal generating circuitry
US5784386A (en) * 1996-07-03 1998-07-21 General Signal Corporation Fault tolerant synchronous clock distribution
SE9702176L (sv) * 1997-06-06 1998-12-07 Ericsson Telefon Ab L M En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval
US6631483B1 (en) * 1999-06-08 2003-10-07 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
US7350116B1 (en) 1999-06-08 2008-03-25 Cisco Technology, Inc. Clock synchronization and fault protection for a telecommunications device
DE19947662A1 (de) * 1999-10-04 2001-04-12 Bayerische Motoren Werke Ag Betriebsverfahren für einen Datenbus
DE10023166A1 (de) * 2000-05-11 2001-11-15 Alcatel Sa Mehrrechner-System
US6718474B1 (en) 2000-09-21 2004-04-06 Stratus Technologies Bermuda Ltd. Methods and apparatus for clock management based on environmental conditions
US6525590B2 (en) * 2001-02-01 2003-02-25 Intersil Americas Inc. Spatially redundant and complementary semiconductor device-based, single event transient-resistant linear amplifier circuit architecture
JP3492655B2 (ja) 2001-08-20 2004-02-03 エヌイーシーシステムテクノロジー株式会社 電子機器
US7288980B2 (en) * 2002-11-05 2007-10-30 Ip-First, Llc Multiple mode clock receiver
US6970045B1 (en) 2003-06-25 2005-11-29 Nel Frequency Controls, Inc. Redundant clock module
US7224178B2 (en) * 2004-12-17 2007-05-29 National Tsing Hua University Circuit re-synthesis and method for delay variation tolerance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3667057A (en) * 1970-05-22 1972-05-30 Bendix Corp Method and means for providing an output corresponding to the average of acceptable input signals
US3805235A (en) * 1972-12-26 1974-04-16 Collins Radio Co Equalization means for multi-channel redundant control system
US3900741A (en) * 1973-04-26 1975-08-19 Nasa Fault tolerant clock apparatus utilizing a controlled minority of clock elements
US4239982A (en) * 1978-06-14 1980-12-16 The Charles Stark Draper Laboratory, Inc. Fault-tolerant clock system
NL7909178A (nl) * 1979-12-20 1981-07-16 Philips Nv Rekenmachine met verspreide redundantie welke is verdeeld over verschillende isolatiegebieden voor fouten.
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit
NL8203921A (nl) * 1982-10-11 1984-05-01 Philips Nv Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem.
US4644498A (en) * 1983-04-04 1987-02-17 General Electric Company Fault-tolerant real time clock

Also Published As

Publication number Publication date
FR2591770B1 (fr) 1988-06-10
GB2181580A (en) 1987-04-23
US4839855A (en) 1989-06-13
DE3632205A1 (de) 1987-04-16
DE3632205C2 (de) 1995-11-16
JP2505771B2 (ja) 1996-06-12
GB8623975D0 (en) 1986-11-12
SE8604262D0 (sv) 1986-10-07
SE8604262L (sv) 1987-04-11
SE469097B (sv) 1993-05-10
JPS6292062A (ja) 1987-04-27
FR2591770A1 (fr) 1987-06-19
GB2181580B (en) 1989-09-13

Similar Documents

Publication Publication Date Title
NL8502768A (nl) Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting.
US5321368A (en) Synchronized, digital sequential circuit
JP4090088B2 (ja) 半導体装置システム及び半導体装置
US20140312946A1 (en) Methods and Systems for Calibration of a Delay Locked Loop
US6104228A (en) Phase aligner system and method
US7323918B1 (en) Mutual-interpolating delay-locked loop for high-frequency multiphase clock generation
JPH06103881B2 (ja) クロックスキュー補正回路
BR112020013384A2 (pt) dispositivo de sincronização temporal, dispositivo eletrônico, sistema de sincronização temporal e método de sincronização temporal
EP0723718A1 (en) Clock frequency multiplying and squaring circuit and method
CN110492872B (zh) 数字占空比校正电路系统
US7642865B2 (en) System and method for multiple-phase clock generation
WO1992013305A1 (en) Synchronization of hardware oscillators in a mesh-connected parallel processor
US4788670A (en) Clock voltage supply
US5646562A (en) Phase synchronization circuit, one-shot pulse generating circuit and signal processing system
NL8502234A (nl) Kloksignaalinrichting voor het regeneren van een kloksignaal.
KR100861340B1 (ko) 지연 고정 루프 및 지연 체인을 설정하는 방법
US6157267A (en) Variable frequency multiple loop ring oscillator
NL8800390A (nl) Tellerschakeling met foutendetectie, alsmede schakeling bevattende zo een tellerschakeling.
JP7338685B2 (ja) 可変遅延回路および半導体集積回路
JP2000195263A (ja) 半導体記憶装置
US4658161A (en) Split phase loop
CN107634739B (zh) 关于可变分频比的分频器
JP2015133733A (ja) 同期化結晶発振器ベースのクロックを採用するシステム
CN114008921B (zh) 可变延迟电路和半导体集成电路
JP3401683B2 (ja) 信号遅延装置

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed