DE2805075C2 - - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur Erzeugung mehrerer Untertaktsignale, nach dem Oberbegriff des Patentanspruchs 1.

Zur Ableitung von Untertaktsignalen aus einem Haupttaktsignal können Verzögerungsleitungen mit konzentrierten Schaltungselementen verwendet werden. Diese Technik ergibt jedoch eine gewisse Anzahl von Nachteilen; insbesondere zwingt sie den die Einstellung vornehmenden Techniker, die Längen der Verzögerungsleitungen so einzustellen, daß der gewünschte Abstand zwischen den Untertaktimpulsen erhalten wird. Eine andere Schwierigkeit beruht darin, daß die Verzögerungsleitungen für Laständerungen empfindlich sind, so daß es notwendig ist, für jede Verzögerungsleitung die an ihr Ende angeschlossenen elektronischen Geräte einzujustieren, damit der durch die Fehlanpassung der Leitung verzerrte Untertaktimpuls wieder geformt wird. Diese Einstellschwierigkeiten erhöhen zwangsläufig die Kosten der Inbetriebnahme der elektronischen Anordnung, insbesondere bei Datenverarbeitungssystemen, bei denen eine hohe Güte des Taktgebers für die Synchronisation der Datenverarbeitungsoperationen unerläßlich ist.

Eine andere Technik besteht in der Verwendung von Ringzählern, wobei die verschiedenen Untertaktsignale am Ausgang einer Decodiermatrix abgenommen werden. Bei dieser Technik sind die Einstellschwierigkeiten, die bei der Verwendung von Verzögerungsleitungen angetroffen werden, beträchtlich verringert, aber die Notwendigkeit der Einjustierung der an die Ausgänge der Decodiermatrix angeschlossenen elektronischen Geräte ist nicht beseitigt. Diese Schwierigkeiten beruhen auf der Verwendung des Ringzählers, dessen Ausbildung interne Schleifenbildungen zwischen den verschiedenen Kippschaltungen erfordert, aus denen er besteht, wodurch sehr veränderliche Belastungsunterschiede von einem Untertaktgeber zum andern auftreten. Ein anderer Nachteil des Ringzählers besteht darin, daß die Erweiterung der Untertaktgeber auf die verschiedenen eine elektronische Anordnung bildenden Karteneinschübe beschränkt ist, denn die Untertaktgeber sind dann nicht synchronisiert.

Bei bestimmten Anwendungsfällen in der Datenverarbeitung kann es erwünscht sein, die Taktgeber in jedem beliebigen Zeitpunkt und in jedem beliebigen Zustand anhalten zu können. Diese Möglichkeit besteht offensichtlich nicht bei den Systemen, bei denen Verzögerungsleitungen zur Erzeugung der Untertaktsignale verwendet werden. Anordnungen mit Ringzählern erlauben kein Anhalten des Ringzählers in einem bestimmten Zustand und auch kein Anhalten in einem beliebigen Zustand.

Schließlich ist aus US-IBM Technical Disclosure Bulletin, Vol. 17, Nr. 11, S. 3356-3357, April 1975, eine Anordnung zur Erzeugung mehrerer Untertaktsignale aus einem Haupttaktsignal mittels eines Schieberegisters und eines Zählers bekannt. Der Zähler steuert das Laden des Schieberegisters. Über eine AND-Schaltung wird jeweils eine digitale "1" in die erste Stufe des Schieberegisters geladen, wenn an den Eingängen dieser AND-Schaltung die geeignete Signalkombination ansteht. Auf diese Weise kann aber stets nur die Eingangskonfiguration "1000" am Schieberegister erhalten werden, so daß die verschiedenen Ausgänge des Schieberegisters nacheinander den Digitalzustand "1" übernehmen, und alle anderen Ausgänge jeweils das Digitalsignal "0" führen. Weiterhin ist der Ausgang des Zählers unmittelbar an einen Eingang der AND-Schaltung angelegt, so daß ein Stillsetzen der Anordnung stets nur im Zustand "0000" möglich ist. Diese bekannte Anordnung ist daher nur verwendbar, wenn in aufeinanderfolgenden Zyklen jeweils die Ausgänge des Schieberegisters nacheinander den Digitalzustand "1" und anschließend wieder den Zustand "0" annehmen sollen.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Erzeugung mehrerer Untertaktsignale mittels eines Haupttaktsignals dahingehend weiterzubilden, daß sie in jedem beliebigen Zeitpunkt und in jedem beliebigen Zustand angehalten werden kann.

Diese Aufgabe wird bei einer gattungsgemäßen Anordnung zur Erzeugung mehrerer Untertaktsignale erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Eine bevorzugte Ausführungsform der Erfindung wird nun unter Bezugnahme auf die Zeichnung näher beschrieben. In der Zeichnung zeigt

Fig. 1 eine Ausführungsform der Anordnung zur Erzeugung von Untertaktsignalen und

Fig. 2 Zeitdiagramme der Zustände von Untertaktsignalen, die von den Ausgängen des Schieberegisters der Anordnung von Fig. 1 in Abhängigkeit von den Zuständen des die Fortschaltung der Bits im Schieberegister überwachenden Zählers abgegeben werden.

Die in Fig. 1 gezeigte Anordnung enthält ein Schieberegister 11, eine Torschaltung 12 für die Steuerung der Ausgänge des Schieberegisters, einen Zähler 13, der die Fortschaltung der Bits in dem Schieberegister 11 kontrolliert, einen Quarzoszillator 14, der Rechtecksignale abgibt, einen Decodierer 29, der durch eine Und-Schaltung 15 gebildet ist, deren drei Eingänge mit den Ausgängen von drei invertierenden Verstärkern 26, 27, 28 verbunden sind, und eine Gruppe von Dreizustands-Verstärkern 16 bis 23, welche die Einstell- und Nachbildungsanordnung für den gewünschten Zustand der verschiedenen Untertaktsignale bei einem bestimmten Zustand des Zählers 13 bildet.

Für eine praktische Ausführung der beschriebenen Anordnung kann ein Schieberegister des Typs SN 74 S 299 und ein Zähler des Typs SN 5490 A verwendet werden; die Kenngrößen dieser integrierten Schaltungen sind in dem von der Firma "Texas Instruments" herausgegebenen Buch "Supplement to the TTL Data Book for Design Engineers" angegeben.

Der Quarzoszillator 14 liefert an seinem Ausgang H das Haupttaktsignal. Die Klemme H ist mit der Klemme 2 einer Und-Schaltung 24 verbunden, die an ihrem Ausgang das Haupttaktsignal zum Eingang CK des Schieberegisters 11 und zum Eingang A des Zählers 13 überträgt.

Das Haupttaktsignal schaltet somit das Schieberegister 11 und den Zähler 13 fort. Das Schieberegister 11 hat eine Kapazität von 8 Bits und ist für eine Rechtsverschiebung verdrahtet; sein Ausgang SR ist mit seinem Eingang QH′ verbunden, so daß das Ausgangsbit des Schieberegisters zu seinem Eingang zurückgeführt wird. Die Rechtsverschiebung wird erhalten, wenn der Eingang "clear" auf hohem Potential liegt, die Klemme S₁ auf dem Potential Null liegt, der Eingang S₀ auf hohem Potential liegt und die Eingänge und der Und-Schaltung 12 auf niedrigem Potential liegen. Der Eingang "clear" wird durch das Nullstellsignal RAZ gesteuert; wenn das Signal RAZ den hohen Signalwert hat, ist die Verschiebung möglich, und wenn das Signal RAZ den niedrigen Signalwert hat, werden alle Kippschaltungen des Schieberegisters 11 auf Null zurückgestellt. Das Nullstellsignal RAZ wird auch an die Klemmen R ₀₍₁₎ und R ₀₍₂₎ des Zählers 13 angelegt. Die Klemme S₁ des Schieberegisters 11 ist mit dem Ausgang der Und-Schaltung 15 in dem Decodierer 29 verbunden. Die Eingänge der Verstärker 26 bis 28 sind mit den Ausgängen QA, QB, bzw. QC des Zählers 13 verbunden. Die Fortschaltung des Zählers 13 findet im reflektierten Binärcode statt.

Der Ausgang 4 der Und-Schaltung 15 des Decodierers 29 nimmt den binären Zustand "1" (hohes Potential) an, wenn alle Ausgänge des Zählers 13 im Zustand "0" sind. Der Übergang des Ausgangssignals der Und-Schaltung 15 auf den Zustand "1" ergibt die Wirkung, daß die Beschickung des Schieberegisters 11 an seinen Paralleleingängen A/QA, B/QB, C/QC, D/QD, E/QE, F/QF, G/QG, H/QH von den Ausgängen der Dreizustands-Verstärker 16 bis 23 zugelassen wird. Diese Verstärker übertragen über die Leitung Bus A die Eingabe-Codegruppen für den Zustand der Untertaktsignale, der an den Klemmen C₁ bis C₈ der Anordnung eingestellt ist, die jeweils mit der Klemme "1" eines der Verstärker 16 bis 23 verbunden sind. Die Übertragung der Eingabe-Codegruppe über die Verstärker 16 bis 23 wird vom Ausgang der Und-Schaltung 15 des Dekodierers 29 freigegeben, der mit den Eingängen "2" der Verstärker verbunden ist. Wenn sich der Eingang "2" der Dreizustands-Verstärker 16 bis 23 im Binärzustand "0" befindet, weist der entsprechende Ausgang "3" eine unendlich große Ausgangsimpedanz auf, wodurch jede Überlastung der Ausgänge des Schieberegisters 11 vermieden wird. Nach der vorstehenden Beschreibung ist es möglich, in das Schieberegister einen beliebigen Binärcode einzugeben, wenn der Zähler an allen Ausgängen QA, QB, QC den Zustand "0" aufweist. Es ist offensichtlich stets möglich, eine Beschickung des Schieberegisters bei einem beliebigen Zustand der acht Zustände des Zählers 13 vorzunehmen, wobei dann die Verbindungen zwischen dem Decodierer 29 und den Ausgängen des Zählers 13 entsprechend ausgeführt sein müssen. Es ist auch möglich, einen Decodierer 29 zu bilden, der mehrere Beschickungen des Schieberegisters 11 im Verlauf der acht Zyklen des Zählers ermöglicht. Wenn im Fall von Fig. 1 der Zähler 13 den Zustand QA*, QB*, QC* verläßt, nimmt der Ausgang des Decodierers 29 und somit auch der Eingang S₁ des Schieberegisters 11 den Zustand "0" an, wodurch die Rechtsverschiebung aller im Schieberegister 11 enthaltenen Bits möglich ist, die im vorhergehenden Zyklus eingegeben worden sind. Die Zustände alle Kippschaltungen des Schieberegisters 11 werden von den Klemmen A/QA, B/QB, C/QC, D/QD, E/QE, F/QF, G/QG, H/QH über die Sammelleitung Bus B zu den Klemmen HA, HB, HC, HD, HE, HF, HG, HH übertragen, an denen die Untertaktsignale abgegeben werden.

Eine NAND-Schaltung 25 hat die Aufgabe, das Stillsetzen aller Untertaktsignale in einem beliebigen Zustand zu ermöglichen, der an den Eingängen C₁ bis C₈ der Anordnung programmiert ist. Der Eingang "1" der NAND-Schaltung 25 ist mit dem Ausgang der Und-Schaltung 15 verbunden, und ihr Eingang "2" empfängt ein Steuersignal A für das Stillsetzen der Taktsignale. Wenn das Signal A den digitalen Signalwert "1" hat und wenn sich das Ausgangssignal der Und-Schaltung 15 auf dem Signalwert "1" befindet, nimmt der Ausgang "3" der NAND-Schaltung 25 sowie der damit direkt verbundene Eingang "1" und der Und-Schaltung 24 den Zustand "0" an, wodurch verhindert wird, daß das von der Klemme H des Oszillators 14 abgegebene Signal zu den Eingängen S₁ bzw. A des Schieberegisters 11 bzw. des Zählers 13 übertragen wird. Die Untertaktsignale bleiben somit in dem Zustand der an den Eingängen C₁ bis C₈ eingegebenen Kombination stehen.

In dieser Anordnung kann das Stillsetz-Steuersignal A den digitalen Signalwert "1" in jedem beliebigen Zeitpunkt annehmen, außer während der Hälfte des ersten Zustandes des Zählers 13, in der sich das Signal H gleichfalls auf dem Signalwert "1" befindet. Die Tatsache, daß das Signal A in allen übrigen Zuständen des Zählers 13 vorkommen kann, macht diese Anordnung sehr interessant, denn es entfallen praktisch vollständig die zeitlichen Beschränkungen hinsichtlich des Stillsetzens der Taktsignale, die im allgemeinen störend sind.

Die beschriebene Anordnung ermöglicht das Stillsetzen der Untertaktsignale in einem beliebigen Zustand; eine andere Ausführungsform besteht darin, daß man das Stillsetz-Steuersignal A am Eingang des Schieberegisters zur Wirkung bringt und die Haupttaktsignale vom Eingang H ohne Unterbrechung an den Takteingang CK des Schieberegisters 11 und an den Eingang A des Zählers 13 anlegt, so daß ein digitaler Signalwert "1" am Eingang des Schieberegisters in jedem Zeitpunkt zugeführt wird, in welchem im normalen Zyklus ein Untertaktsignal den Signalwert "0" hat.

Dies hat den Vorteil, daß alle Untertaktsignale im Zustand "1" angehalten werden können, also in einem Zustand, der normalerweise nicht erhalten wird.

Diese Ausführungsform ergibt jedoch gegenüber der zuvor beschriebenen den Nachteil, daß der Taktgeber nur im Zustand 11111111 angehalten werden kann.

Fig. 2 zeigt in Form von Zeitdiagrammen die verschiedenen Zustände, die vom Schieberegister 11 und vom Zähler 13 angenommen werden, wenn an den Eingängen C₁ bis C₈ die Codegruppe 10 111 111 angelegt wird. Das Signal am Ausgang H des Oszillators 14 ist in der obersten Zeile dargestellt, und unmittelbar darunter sind die Nummern der Zyklen dieses Signals angegeben. Die Zeilen QA, QB, QC zeigen den Verlauf der Ausgangssignale des Zählers 13. Die Zeile S₁ stellt den Verlauf des Signals am Eingang S₁ des Schieberegisters 11 dar, das den hohen Signalwert hat, wenn die Signale QA, QB, QC gleichzeitig den niedrigen Signalwert haben. Der hohe Signalwert des Signals S₁ erscheint alle acht Zyklen und gibt den Zeitpunkt 0 an, in welchem die Eingabe der Kombination 10 111 111 in das Schieberegister erfolgt. Die Zeilen AQ/A, BQ/B, CQ/C, DQ/D, EQ/E, FQ/F, GQ/G, HQ/H zeigen den Verlauf der Ausgangssignale an den entsprechenden Klemmen des Schieberegisters 11. Die folgende Tabelle gibt die Zustände der Ausgänge des Schieberegisters 11 für die Zyklen des Signals H an:

Claims (3)

1. Anordnung zur Erzeugung mehrerer Untertaktsignale (HA, HB, . . .) mittels eines Haupttaktsignals (H), mit einem Schieberegister (11), an dessen Verschiebeeingang das Verschiebesignal (CK) angelegt ist, und einem Zähler (13), an dessen Zähleingang das Verschiebesignal (CK) angelegt ist und der das Laden des Schieberegisters (11) bei einem vorbestimmten Zählerstand ermöglicht, dadurch gekennzeichnet, daß der Serienausgang (SR) des Schieberegisters (11) mit seinem Serieneingang (QH′) verbunden ist,
daß das Schieberegister (11) durch eine Eingabeschaltung (16, 17, . . . 23) an seinen Paralleleingängen (AQ/A, BQ/B, . . . HQ/H) geladen wird,
daß eine Dekodierschaltung (29) vorgesehen ist, deren Eingänge mit den Ausgängen des Zählers (13) verbunden sind und deren Ausgang ein Steuersignal (S 1) zum Laden des Schieberegisters (11) abgibt, wenn der Zähler (13) den vorbestimmten Zählerstand aufweist, und
daß das Verschiebesignal (CK) am Schieberegister (11) und am Zähler (13) unterdrückt wird, wenn das Steuersignal (S 1) und ein Stillsetz-Steuersignal (A) vorhanden sind.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabeschaltung (16, 17, . . . 23) durch Dreizustands-Verstärker gebildet ist, deren Ausgänge mit den entsprechenden Paralleleingängen (AQ/A, . . . HQ/H) des Schieberegisters (11) verbunden sind.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Ausgangssignal der Decodierschaltung (29) den Wert "1" annimmt, wenn der Zähler (13) den vorbestimmten Zählerstand erreicht,
daß dieses Ausgangssignal an einen Eingang einer NAND-Schaltung (25) angelegt ist, an deren anderen Eingang das Stillsetz-Steuersignal (A) angelegt ist,
und daß der Ausgang der NAND-Schaltung (25) mit einem Eingang einer AND-Schaltung (24) verbunden ist, an deren anderen Eingang das Haupttaktsignal (H) angelegt ist und deren Ausgang das Verschiebesignal (CK) abgibt.