DE1925915B2 - Umsetzer - Google Patents

Description

Die Erfindung betrifft einen Umsetzer zur Erzeugung ständig zur Verfügung stehender Ausgangssignale in digitaler Form aufgrund von Eingangsgrößen in Form von Frequenzen. Umsetzer dieser Art werden beispielsweise als Dateneingabeeinrichtungen in direkt an eine Datenverarbeitungsanlage angeschlossenen digitalen Computer-Steuerungssystemen verwendet. Eine der Aufgaben dieser Einrichtungen besteht darin, ständig verfügbare, eindeutige digitale Angaben zu liefern, die

■> jederzeit abgefragt werden können.

Um eine schnelle, richtige Antwort auf ein Abfragesignal liefern zu können, müssen solche Einrichtungen die Eingabedaten in einen reflektierten Binärkode umsetzen, welcher keine willkürlichen Übergangszustände durchläuft, während sich die Werte ändern. Der einfachste Kode dieser Art ist der Graykode.

In verschiedenen bekannten Typen von Umsetzern, die analoge Größen in digitale Größen oder Frequenzen in digitale Größen umsetzen, wird das Prinzip der kontinuierlichen Rückkopplung angewendet Das britische Patent 10 71491 offenbart beispielsweise einen Frequenzmesser mit einem solchen Umsetzer. Diese bekannten digitalen Konverter verwenden jedoch reine Binärkode oder Binär-Dezimalkode zum Zwecke des Zählens, weshalb sie weitgestreut liegende Übergangszustände durchlaufen, weiche Fehler in der Ausgangsgröße verursachen können, wenn während der Abfragung eine Wertänderung erfolgt. Wenn die Ausgangsgröße solcher Umsetzer lediglich der visuellen Darstellung dient, wie zum Beispiel in einem digitalen Voltmeter, sind diese nur kurzzeitig auftretenden Fehler unbedeutend und würden von der Bedienungsperson wahrscheinlich nicht wahrgenommen. Wenn jedoch die Ausgangsgröße durch einen Computer abgefragt wird,

jo würden die speziellen Sicherheitsmaßnahmen, die notwendig wären, um eine fehlerhafte Ablesung zu verhindern, zu einer erheblichen Komplizierung des Umsetzers und zu einer Verzögerung bei der Abfrage führen.

Der Erfindung liegt die Aufgabe zugrunde, einen Umsetzer zu schaffen, der zu keinem Zeitpunkt eine falsche Ausgabegröße liefert, also ohne Verzögerung die Ausgangsgröße abgibt, trotzdem aber einfach im Aufbau ist. Diese Aufgabe ist erfindungsgemäß gelöst durch

a) einen ersten Impulszähler, der sowohl in der eine Addition als auch in der eine Subtraktion ergebenden Richtung zu zählen vermag und der mehrere bistabile Bauelemente in einer die Ausgangsgröße im Graykode abgebenden Schaltung besitzt, wobei die bistabilen Bauelemente zur Umsetzung der Ausgangsgröße vom Graykode in einen Binärkode mit mehreren Exklusiv-ODER-Verknüpfungsgliedern verbunden sind, sowie eine Einrichtung zur Erzeugung eines die Parität der im Graycode dargestellten Zahl angebenden Paritätssignals aufgrund der Ausgangsgröße im Binärkode und eine Einrichtung zur Zuführung des Paritätssignals zu den bistabilen Bauelementen in einer die Steuerung der Zählrichtung des ersten Impulszählers gestattenden Weise aufweist, ·
b) eine binäre Impulsfrequenz-Multiplizierschaltung, die direkt mit dem ersten Impulszähler gekoppelt

bo ist und mehrere bistabile Bauelemente besitzt, die zu einem zweiten, die Ausgangsgröße im Graykode abgebenden Impulszähler zusammengeschaltet <=ind, sowie eine Einrichtung, durch welche die an den Eingängen dieser bistabilen Bauelemente ankommenden Impulse zu einer gemeinsamen Ausgangsimpulsleitung über einzelne, zugeordnete Impulsfrequenzauswähltorschaltungen zugeleitet werden, wobei die Erregung der entsprechenden

9 25

U)

15

Auswähltorschaltungen eine Ausgangsimpulsfolge auf der Ausgangsimpulsleitung erzeugt, deren mittlere Impulsfrequenz ein ausgewählter binärer Bruchteil der mittleren Impulsfolgefrequenz der dem zweiten Zähler zugeführten Bezugsfrequenz ist,

c) einen Frequenzkomparator, der die dem Umsetzer zugeführten Eingangsfrequenzsignale sowie Rück kopplungssignale in Impulsform von der Viultipli· zierschaltung empfängt und Ausgangssigruile an den ersten Zähler liefert, wobei wegen der direkten Kopplung zwischen der binären Impulsfrequenz Multiplizierschaltung und dem ersten Impulszähler die Folgefrequenz der Rückkopplungssignule der Frequenz der Ausgangsgrößen im Graykode des ersten Zählers proportional ist, so diilJ die Ausgangsgröße des ersten Zählers im Graykode: die Ausgangsgröße des Umsetzers in digitaler Form bildet.

20

Vorzugsweise enthält der erste Zähler eine Einrichtung zur Richtungssteuerung, welche mittels eines Steuersignals zur Umkehrung des Paritätssignalü steuerbar ist, wodurch eine Umkehrung der Zählrichtung des Zählers erzielt werden kann. Vorzugsweise werden die bistabilen Bauelemente durch Flip-Flops gebildet, die zu einer Kaskade zusammengeschaltet sind.

Übergangsfehler sind bei den Zählern durch die Verwendung des Graykodes beseitigt, bei dem während des Obergangs von irgendeiner Zahl zur nächst en nur ein einziges bistabiles Bauelement des Zählers »einen Zustand wechselt.

Die Einrichtung zur Umkehrung des Paritätssignali; kann ein Nicht-Äquivalenz-Verknüpfungselemerr: oder ein weiteres Exklusiv-ODER-Verknüpfungselemem aufweisen. Die Nicht-Äquivalenz-Verknüpfungselieder

Tabelle I

oder die Exklusiv-ODER-Verknüpfungsglieder könnet aus NICHT-UND-Torschaltungen, auch NAND-Tor schaltungen genannt, aufgebaut sein. Die verwendete! Flip-Flops sind zweckmäßigerweise vom J-K-Typ, un die Änderung im Ausgangszustand des Elementes zi verzögern, bis der die Änderung auslösende Eingangs impuls zu Ende ist. Auf diese Weise wird verhindert, dal irgendein Eingangsimpuls mehr als eine Änderung in Zustand des Zählerausgangs hervorruft.

Der erste Zähler kann so ausgebildet sein, daß keil Überlaufen in irgendeiner Richtung erfolgen kann wenn additive Impulse, deren Zahl über die maximal« Kapazität des Zählers hinausgeht, empfangen werden oder wenn subtraktive Impulse empfangen werden, di< einen Wert unter Null ergeben würden.

Dieses Überlaufen wird durch die Paritätssteuerunj der Torschaltungen verhindert.

Der Zähler kann aber auch so ausgebildet sein, daß ei ein Überlaufen und infolgedessen ein kontinuierliche: Zählen gestattet. Dieses Merkmal kann mit Hilfe eine: zusätzlichen bistabilen Bauelementes erreicht werden das ein Signal zu übertragen vermag, welches ein< Umkehrung der Arbeitsweise des Zählers bewirkt. De; Zähler kann dann so geschaltet werden, daß e kontinuierlich Eingangsimpulse addiert, bis der volli Zustand erreicht ist und dann die Eingangsimpulsi subtrahiert, bis der leere Zustand erreicht ist. Ferne! kann, wenn dies erwünscht ist, das Maß der Füllung und/oder Leerung in Abhängigkeit von der Steuerunj einer äußeren Einrichtung gleich oder verschieden sein.

Der Aufbau des Graykodes und des üblichei Binärkodes geht aus Tabelle I hervor, in der die der dezimalen Zahlen von 0 bis 16 entsprechenden Zahler im Graykode und im gewöhnlichen Binärkode darge stellt sind, wobei die Spalten a\ und «2 die am wenigster bedeutenden Stellen im Binärkode bzw. Graykodf kennzeichnen.

Dezimal-	Binärcode	A ei	Öl	a\	Graycode	ώ	Ω	bi	Sl	Gray-
Zahl		) 0	0	0		0	0	0	0	Paritäl
	α <	) 0	0	1	a	0	0	0	1
0	0 (	) 0	1	0	0	0	0	1	1	gerade
1	0 (	) 0	1	1	0	0	0	1	0	ungerade
2	0 (	) 1	0	0	0	0	1	1	0	gerade
3	0 (	) 1	0	1	0	0	1	1	1	ungerade
4	0 (	) 1	1	0	0	0	1	0	1	gerade
5	0 (	) 1	1	1	0	0	1	0	0	ungerade
6	0 (	0	0	0	0	1	1	0	0	gerade
7	0 (	0	0	1	0	1	1	0	1	ungerade
8	0	0	1	0	0	1	1	1	1	gerade
9	0	0	i	1	0	1	1	1	0	ungeradel
10	0	1	0	0	0	1	0	1	0	gerade
11	0	1	0	1	0	1	0	1	1	ungerade
12	0	1	1	0	0	1	0	0	1	gerade
13	0	1	1	1	0	1	0	0	0	ungerade
14	0	3 0	0	0	0	1	0	0	0	genide
15	0			0				ungerade
16	1			1			gerade

Die Parität einer Zahl im Graykode ist damit definiert, ob in dieser Zahl eine ungerade odir eine gerade Zahl (einschließlich 0) der Ziffern »1« enthalten ist. Wenn die Parität einer Zahl im Graykode gerade ist, ist deshalb die am wenigsten bedeutende Stelle der äquivalenten binären Zahl eine 0, und wenn die Parität. einer Zahl im Graykode ungerade ist, ist die ar wenigsten bedeutende Stelle der äquivalenten binäre Zahl eine 1.

Die Parität einer Zahl im Graykode kann deshal durch eine Übersetzung der Graykode-Zahl in ein Binärkode-Zahl und die Prüfung des Zuslandcs der ar

wenigsten bedeutenden Stelle des binären Kodes bestimmt werden. Die Übersetzung vom Graykode in den Binärkode kann dadurch erfolgen, daß man die bedeutendste Stelle im Binärkode gleich der bedeutensten Stelle im Graykode setzt und dann die nächste Stelle im Binärkode durch Addition der nächsten Stelle im Graykode mit der bedeutendsten Stelle im Binärkode ermittelt. Die neue binäre Stelle, die auf diese

Graykode
Binärkode

Weise gebildet worden ist, wird dann zu der nächstniedrigeren Stelle des Binärkodes addiert, um die nächstniedrigere Stelle im Binärkode zu bilden, wobei die üblichen Regeln für die Addition binärer Zahlen angewendet werden, jedoch Übertragungen außer Betracht gelassen werden, wie dies das folgende Beispiel für die aus der Tabelle I entnommene dezimale Zahl 15 zeigt:

—Dezimal 15

a\

In einem Kreis für die Übersetzung einer Zahl von Graykode in den Binärkode können Nicht-Äquivalenz-Verknüpfungsglieder oder Exklusiv-ODER-Verknüpfungsglieder verwendet werden, um die notwendige Addition ohne Übertragungsoperationen ausführen zu können.

Eine Prüfung der Zahlen im Graykode in der Tabelle I zeigt, daß bei einem Zählvorgang mit zunehmendem Zahlenwert eine gerade Paritätsbedingung immer einer Änderung des Zustandes der am wenigsten bedeutenden Stelle ai vorausgeht. Umgekehrt geht bei einem Zählvorgang mit abnehmendem Zahlenwert immer eine ungerade Paritätsbedingung einer Änderung in der letzten Stelle ai voraus. Änderungen des Zustandes aller höheren Stellen geht eine ungerade Paritätsbedingung bei steigendem Zählvorgang und eine gerade Paritätsbedingung bei fallendem Zählvorgang voraus. Eine Umkehr des Paritätssignals stellte daher ein Mittel zur Umkehrung der Zählrichtung dar. Die allgemeine Bedingung für eine Änderung des Zustandes der höheren Stellen im Graykode ist, daß die nächstniedrigere Stelle im Zustand »1« und alle noch niedrigeren Stellen im »"«-Zustand sind.

Dies läßt sich durch die Verwendung von Zwischenverknüpfungsglieder erreichen, die zwischen die aufeinanderfolgenden bistabilen Elemente geschaltet sind, um eine Änderung des Zustandes festzustellen.

Die Zwischenverknüpfungsglieder können beispielsweise aus NAND-Torschaltungen oder NICHT-ODER-Torschaltungcn, auch NOR-Torschaltungen genannt, aufgebaut sein. Auch andere Zusammenstellungen von Verknüpfungsgliedern können verwendet werden, um die notwendigen Schaltbcdingungen, wie sie oben erwähnt wurden, festzustellen.

Verschiedene bekannte binäre Impulsfrequenz-Multiplizierschaltungen verwenden binäre Zähler, die eine Kaskade aus bistabilen Bauelementen oder Flip-Flops besitzen, wobei die Ausgangsgröße jedes Bauelements mit Ausnahme des letzten die Eingangsgröße des folgenden Elementes ergibt. Die zwei stabilen Zustände jedes dieser bistabilen Bauelemente sind normalerweise als »O«-Zusiand und »1«-Zustand bezeichnet, wobei der »O«-Zustand die »Aus«-Bedingung und der »1 «-Zustand die »Ein«-Bedingung repräsentiert. In einem solchen Zähler bewirkt die Ankunft eines Eingangsimpulses die Änderung vom »"«-Zustand in den »1 «-Zustand in nur einer einzigen Zählerstufe, wohingegen eine Änderung vom »!«-Zustand in den »O«-Zustand gleichzeitig in mehreren Stufen erfolgen kann. Diese Übergänge von »0« nach »1« werden als Nicht-Übertragungs-Bedingungen und die Übergänge von »1« nach »0« als Übertragungs-Bedingungen bezeichnet.

Die Impulse werden von den Übergängen von »0« nach »1« abgeleitet und können, da sie zu verschiedenen Zeiten erfolgen, zu einer einzigen Ausgangsfolge ohne die Gefahr einer Koinzidenz kombiniert werden. Eine Differenzierung der Ausgangszustände des binären Zählers kann einen positiven Impuls für jeden Übergang von »0« nach »1« und einen negativen Impuls für jeden Übergang von »1« nach »0« ergeben. Die negativen Impulse der Differenzierschaltung können unterdrückt

3« und die positiven Impulse zu rechteckigen Impulsen umgeformt werden. Da diese Impulse zeitlich nicht zusammenfallen, können die Ausgangsimpulsfolgen selektiv kombiniert werden, um Ausgangsimpuisfolgen zu erhalten, deren mittlere Folgefrequenz irgendein Bruchteil der Folgefrequenz der Eingangsimpulse ist.

In den bekannten binären Impulsfrequenz-Multiplizierschaltungen dieser Art sind jedoch sehr genaue Methoden erforderlich, um sicherzustellen, daß die Impulsfolgen jeder binären Zählerstufe aus Impulsen

4(i gleicher Länge und gleicher Amplitude bestehen. Im Gegensatz hierzu ist die bei dem erfindungsgemäßen Umsetzer verwendete Multiplizierschaltung mit diesen Nachteilen nicht behaftet. Dies rührt daher, daß diese Multiplizierschaltung auf einer modifizierten Version eines mit Torschaltungen versehenen Graykode-Impulszählers basiert.

Die Kopplung zwischen den bistabilen Elementen kann mittels Mehrfach-NICHT-UND-Torschaltungen, auch Mehrfach-NAND-Torschaltungen genannt, gesteuert sein. Die Kopplung zwischen den bistabilen Bauelementen kann aber auch mittels Verknüpfungsgliedern gesteuert sein, die dieselben logischen Entscheidungen treffen können, beispielsweise NICHT-ODER-Torschaltungen, auch NOR-Torschaltungen genannt, oder diskrete Kombinationen von UND-ODER-Torschaltungen und NICHT-Torschaltungen. Die Torschaltungen zwischen der Impulseingangsleitung und den Eingängen der einzelnen bistabilen Bauelemente mit Ausnahme des ersten werden durch die Zustände aller vorhergehenden bistabilen Bauelemente gesteuert. Vorzugsweise sind die verwendeten bistabilen Bauelemente vom J-K-Typ, da solche Elemente eine Änderung im Zustand der Ausgangsgröße verzögern, bis der die Änderung veranlassende Impuls zu Ende ist.

b5 Auf diese Weise ist verhindert, daß irgendeiner der Eingangsimpulse mehr als eine Änderung des Zustandes der Zählerausgangsgröße herbeiführt.
Die Betriebsweise der Impulsfrequenz-Multiplizier-

Schaltung und Verwendung der Torschaltungen ermöglicht es bei der Verwendung zusammen mit einem mehrphasigen Impulsgenerator, beispielsweise einem Taktgeber, mehrphasige Ausgangsgrößen zu erzeugen, die individuell gesteuerte Frequenzen besitzen. Ein mehrfacher Taktgeber kann verwendet werden, es ist jedoch nicht notwendig, eine exakte Steuerung zu haben, vorausgesetzt, daß die verschiedenen Phasen zeitlich nicht zusammenfallen. Eine der Phasen bewirkt die Tätigkeit des Zählers und erzeugt Ausgangsimpulsfolgen in derselben Weise wie bei einer einphasigen Multiplizierschaltung, jede der übrigen Phasen wird einem getrennten, zusätzlichen Satz von Torschaltungen zugeführt, die auch mittels derselben Schaltsignale wie diejenigen Torschaltungen gesteuert werden, welchen die Ausgangsgrößen der zugeordneten bistabilen Bauelemente direkt zugeleitet werden. Diese Torschaltungen sind aber nicht mit der Zählerimpulsleitung verbunden. Jede dieser zusätzlichen Torschaltungen ergibt eine weitere binäre Ausgangsimpulsfolge für jede Stufe des Zählers, welche in Phase mit der entsprechenden zusätzlichen Phase liegt. Versieht man diese zusätzlichen Torschaltungen je mit einer besonderen Eingangsklemme, so können sie auch als Impulsfrequenzauswähltorschaltungen zur Erzeugung kombinierter Ausgangsgrößen für die zugehörige Phase verwendet werden.

In einer Rechenanlage kann diese Multiplizierschaltung auch als Dividierschaltung verwendet werden, weil die Division einer Größe A durch eine Größe B nur die Multiplikation der Größe A mit dem reziproken Wert der Größe Bist.

Der Graykode ist, wie bereits erwähnt, ein reflektierter Binärkode, in dem nur ein einziges Element seinen Zustand für jedes Inkrement ändert. Alle Übergänge sind daher nicht koinzident. Die allgemeine Bedingung für eine Änderung des Zustandes einer höheren Stelle im Graykode besteht darin, daß sich die nächstniedrigere Stelle im »1 «-Zustand und alle noch niedrigeren Stellen im »O«-Zustand befinden. Wenn die Torschaltungen die Erzeugung eines Impulses am zugehörigen Ausgang zulassen, ändert jedesmal eines der Elemente seinen Zustand von »0« nach »1« oder von »1« nach »0«. Ein Zählvorgang von »0« bis »15« bewirkt deshalb acht Ausgangsimpulse in der der Spalte ai entsprechenden Stelle, vier Ausgangsimpulse in der der Spalte bi entsprechenden Stelle, zwei Ausgangsimpulse in der der Spalte C₂ entsprechenden Stelle und einen Ausgangsimpuls in der der Spalte cfe der Tabelle 1 entsprechenden Stelle. Die Impulse, die von den Torschaltungen verarbeitet werden, sind jene Eingangsimpulse, welche eine Zustandsänderung des Elementes bewirken.

Wie ferner der Tabelle I zu entnehmen ist, treten bei einem Zählvorgang von 0 bis 15 acht NICHT-Übertragungs-Bedingungen in der der Spalte a\ entsprechenden Stelle, vier in der der Spalte b\ entsprechenden Stelle, zwei in der der Spalte c\ entsprechenden Stelle und eine in der der Spalte d\ entsprechenden Stelle auf. Die Impulse, die der Graykode-Zähler liefert, treten in denselben Intervallen auf wie jene, die von den Übergängen von 0 nach 1 bei den verschiedenen bekannten binären Impulsfrequenz-Multiplizierschaltungen abgeleitet werden.

Das Eingangsfrequenzsignal kann mit zwei oder mehr Rückkopplungsfrequenzsignalen im Komparator verglichen werden, wodurch man ein jederzeit 7\ir Verfügung stehendes Ausgangsfrequenzsignal vom Komparator erhält, das in einem vorbestimmten Bereich zwischen 0 und einem Maximalwert liegt und dem ersten Zähler zugeleitet wird, wobei das Ausgangsfrequenzsignal des Komparators, das der mit 0 bezeichneten Ausgangsgröße am ersten Zähler entspricht, einen endlichen Wert besitzt.

Der erste Zähler und/oder die Multiplizierschaltung können noch verschiedene andere, bisher nicht erwähnte Merkmale aufweisen.

Einer oder mehrere der erfindungsgemäßen Umsetzer können in einem digitalen Computer-Steuerungssystem als asynchrone Dateneingabeeinrichtungen für dieses System verwendet werden.

Die Multiplizierschaltung ist vorzugsweise aus Widerständen, Halbleiterdioden und Transistoren aufgebaut.

Im folgenden ist die Erfindung anhand verschiedener auf der Zeichnung dargestellter Ausführungsbeispiele erläutert, wobei sich entsprechende Teile mit gleichen Bezugszahlen gekennzeichnet sind. Es zeigt
F i g. 1 ein Schaltbild eines einfachen Zählers mit einer Ausgabe im Binärkode,

Fig.2 ein Schaltplan der logischen Elemente eines siebenstufigen Zählers für eine Ausführungsform des erfindungsgemäßen Umsetzers,
F i g. 3 und 4 logische Schaltkreise,

F i g. 5 ein Schaltbild eines Zählers, der ein Überlaufen gestattet,

F i g. 6 ein Schaltbild eines Zählers, der eine Synchronisation ermöglicht,

jo F i g. 7 ein Schaltbild der logischen Elemente einer siebenstufigen binären Impulsfrequenz-Multiplizierschaltung für einphasige Impulse,

F i g. 8 ein Schaltbild entsprechend F i g. 7 einer vierstufigen binären Impulsfrequenz-Multiplizierschal-S5 tung für zweiphasige Impulse,

F i g. 9 ein Schaltbild gemäß F i g. 7 einer Abwandlung der Multiplizierschaltung gemäß F i g. 8,

Fig. 10 ein Blockschaltbild einer Ausführungsform eines erfindungsgemäßen Umsetzers,
F i g. 11 ein Schaltbild einer Frequenzmesser-Phasenverriegelung, wie sie in dem Umsetzer gemäß Fig. 10 verwendet ist,

Fig. 12 ein Schaltbild eines Frequenzkomparators und eines digitalen Filters, wie sie in der Ausführungsform des Umsetzers gemäß F i g. 10 verwendet sind,

Fig. 13 eine abgewandelte Ausführungsform des Umsetzers gemäß Fig. 10 für eine zweiphasige Eingangsgröße,

F i g. 14 ein Blockschaltbild eines digitalen Computer-Vielfachleitungssystems mit einem erfindungsgemäßen Umsetzer.

Ein in F i g. 1 dargestellter, bekannter Pulsationszähler besitzt eine Kaskade aus fünf bistabilen Bauelementen Λ1 bis A 5, die im Ausführungsbeispiel als Flip-Flops ausgebildet sind. Die binäre Ausgangsgröße der fünf Elemente steht an Ausgangsklemmen a bis e zur Verfügung. Die Ausgangsgröße jedes Elementes mit Ausnahme des letzten bildet die Eingangsgröße für das folgende Element. In der Kaskade der bistabilen Elemente ist an der Ausgangsklemme a der Wert der am wenigsten bedeutenden Stelle und an der Ausgangsklemme e der Wert der bedeutendsten Stelle der digitalen Größe abnehmbar. Die Zustände der Flip-Flops repräsentieren also die binäre Zahl, welche der Gesamtzahl der dem Zähler zugeführten Impulse entspricht. Jeder weitere Impuls, der den Zähler erreicht, muß die Zustände so vieler der Flip-Flops lindern, als dies zur Einstellung auf die entsprechende

neue binäre Zahl erforderlich ist. Wenn beispielsweise 15 Impulse im Zähler gespeichert sind und ein 16. Impuls empfangen wird, müssen die Zustände des Zählers von der binären Zahl 01111 (dezimal 15) zu der binären Zahl lOOOO (dezimal 16) geändert werden. Bei diesem Beispiel, in dem fünf Flip-Flops nacheinander ihren Zustand ändern müssen, ehe der der neuen Zahl entsprechende bistabile Zustand des Zählers erreicht ist, durchläuft der Zähler verschiedene binäre Zustände zwischen 00000 und 10000 während der Übergangsperiode. Es würden deshalb schwerwiegende Fehler auftreten, wenn der Zähler während der Übergangsperiode abgefragt werden würde.

Fig.2 zeigt einen Zähler mit sieben als Flip-Flops ausgebildeten bistabilen Bauelementen Fa bis Fg, welche mittels Mehrfach-NAND-Torschaltungen S miteinander verbunden sind. Jede NAND-Torschaltung & erzeugt die logische Ausgangsgröße »0«, wenn alle Eingangsgrößen »1« sind, und die logische Ausgangsgröße »1« bei allen anderen Eingangsbedingungen. Jedes bistabile Element Fa bis Fb bildet zusammen mit der zugeordneten NAND-Torschaltung & eine Stufe des Zählers, und alle Stufen mit Ausnahme der ersten und der letzten sind identisch ausgebildet, so daß der Zähler auf jede gewünschte Zahl von Stufen erweitert werden kann, wenn dies erwünscht ist.

Die bistabilen Elemente Fa bis Fg erzeugen Ausgangsgrößen an den zugeordneten Ausgangsklemmen a2 bis gi im Graykode.

Die Ausgangsgröße im Graykode wird in eine Ausgangsgröße im Binärkode umgesetzt, welche an den Ausgangsklemmen a\ bis g\ abnehmbar ist. Für diese Umsetzung ist jeder Stufe ein Nicht-Äquivalenz-Verknüpfungsglied oder Exklusiv-ODER-Verknüpfungsglied fk zugeordnet. Jedes Nicht-Äquivalenz-Verknüpfungsglied φ besitzt, wie F i g. 3 zeigt, zwei Eingangsklemmen Af und y und eine Ausgangsklemme S. Wie F i g. 3 ferner zeigt, kann ein solches Verknüpfungsglied aus mehreren NAND-Torschaltungen & aufgebaut sein.

Von der am wenigsten bedeutenden Stelle der Ausgangsgröße im Binärkode erhält man ein Paritätssignal für die Ausgangsgröße im Graykode, wie dies oben beschrieben worden ist. Dieses Paritätssignal wird der einen Eingangsklemme eines weiteren Nicht-Äquivalenz-Verknüpfungsgliedes Φ zugeführt. Zu der anderen Eingangsklemme dieses Nicht-Äquivalenz-Verknüpfungsgliedes gelangt ein Steuersignal. Die Ausgangsgröße dieses Verknüpfungsgliedes wird den bistabilen Bauelementen Fa bis Fg zugeführt. Die Ausgangsgröße dieses Nicht-Äquivalenz-Verknüpfungsgliedes }έ kann mittels des diesem Verknüpfungsglied zugeführten Steuersignals umgekehrt werden, welches die Zählrichtung des Zählers steuert.

Die erste Stufe, die das bistabile Bauelement Fa enthält, wird nur durch den Paritätszustand und die Eingangsimpulse gesteuert. Die höheren Stufen, welche das bistabile Bauelement Fe bis Fg enthalten, werden alle durch den Paritätszustand, die Eingangsimpulse und den Zustand aller vorhergehenden Stufen gesteuert. Zu addierende Impulse und zu subtrahierende Impulse werden, wenn die maximale Kapazität des Zählers bzw. sein Nullzustand erreicht sind, durch die Paritätssteuerung der Torschaltungen gesperrt, um ein Überlaufen des Zählers in beiden Richtungen zu verhindern.

Die bistabilen Bauelemente Fa bis Fg sind vom J-K-Typ genannt, weshalb sie eine Änderung im Zustand ihrer Ausgangsgröße verzögern, bis der die Änderung bewirkende Impuls zu Ende ist. Dadurch wird verhindert, daß ein Eingangsimpuls mehr als eine Änderung im Zustand des Zählers bewirkt.

F i g. 5 zeigt ein Blockschaltbild eines Zählers für den erfindungsgemäßen Umsetzer, der jedoch ein Überlau· fen zuläßt. Dieser Zähler besitzt drei als Flip-Flops ausgebildete bistabile Bauelemente Fa, Fb und Fc, zwischengeschaltete Verknüpfungsglieder A 1 und A 2 sowie die Übersetzung vom Graykode in den Binärkode ermöglichende Verknüpfungsglieder ^, welche ähnlich

H) den zum selben Zwecke vorgesehenen Verknüpfungsgliedern der Ausführungsform gemäß F i g. 2 sind. Um ein Überlaufen zu gestatten, unterscheidet sich der Zähler gemäß F i g. 5 von demjenigen gemäß F i g. 1 darin, daß ein zusätzliches Zwischenverknüpfungsglied A3 mit dem Verknüpfungsglied A2 und der Eingangsimpulsleitung verbunden ist und daß ihm ein zusätzliches bistabiles Bauelement FX nachgeschallct ist. Die Ausgangsgrößen dieses bistabilen Bauelements FX werden einem ersten Eingang und das Paritätssignal PAR einem zweiten Eingang einer Richtungssteuerungseinheit DCi/zugeführt.

Fig.6 zeigt das Blockschaltbild eines Hauptzählers MC und zweier Hilfszähler SCl und SC2. Der Hauptzähler MC enthält ein zusätzliches bistabiles, als Zwischenverknüpfung dienendes Bauelement FX entsprechend dem Bauelement FX des Zählers femäß Fig.5. Im übrigen ist der Hauptzähler in derselben Weise ausgebildet wie derjenige gemäß F i g. 2. Das Richtungssteuerungssignal, welches von dem Rauelement FX kommt, wird dem Hauptzähler MC und den Hilfszählern 5Cl und SC 2 zugeführt, die parallel geschaltet sind und auch die auf der Eingangsimpulsleitung ankommende Eingangsimpulse erhalten.
Ein solches System hält alle Zähler, also den Hauptzähler und die Hilfszähler, in Synchronismus, wenn das zusätzliche bistabile Bauelement FX, das dem Hauptzähler nachgeschaltet ist, wenigstens zweimal seinen Zustand geändert hat.

Ein System, wie es in F i g. 6 dargestellt ist, kann für eine periodische Fernmessung verwendet werden und kann die Basis für eine periodisch arbeitende Abtasteinrichtung für die Übertragung von Signalen über eine einzige Signalleitung und Extraktion der Signale, wie und wann erforderlich, bilden.

Die Schaltung der oben beschriebenen Zähler kann unter Verwendung von miniaturisierten und integrierten Bauteilen in Form von Baugruppen aufgebaut sein. Der Zähler gemäß F i g. 1 kann in einer binären Frequenz-Multiplizierschaltung verwendet werden, die

so Impulsfolgen mit einer gewissen Folgefrequenz empfängt und die Eingangsimpulse mit den binären Faktoren 2, 4, 8, 16 usw. dividiert. Dadurch erzeugt die Multiplizierschaltung getrennte, nicht koinzidente Impulsfolgen, deren Folgefrequenzen im Verhältnis der Binärzahlen stehen. Da diese Ausgangsimpulsfolgen inkoinzident sind, können sie einzeln zu einer Ausgangsimpulsfolge kombiniert werden, deren mittlere Folgefrequenz ein Bruchteil der Folgefrequenz der Eingangsimpulse ist. Beispielsweise können bei einer Eingabe von

bo X Impulsen pro Sekunde die Ausgangsgrößen mit den Folgefrequenzen X/2 und ΛΓ/8 ausgewählt und zu einer Ausgangsimpulsfolge kombiniert werden, die eine Frequenz von 5 XIi Impulse pro Sekunde besitzt. Dieser Vorgang stellt das logische Äquivalent der

f>5 Multiplikation der Größe AT mit der binären Zahl 01010 dar. Die Einrichtung arbeitet also als Multiplizierschaltung.
Wie Fig. 7 zeigt, besitzt die dort dargestellte

Multiplizierschaltung sieben Stufen, von denen alle mit Ausnahme der ersten und der letzten identisch ausgebildet sind. Die Multiplizierschaitung kann deshalb auf jede gewünschte Zahl von Stufen erweitert werden. Die Kopplung zwischen den Flip-Flops Fx und Va bis Ff ^r> ist je durch Mehrfach-NICHT-UND-Torschaltungen &, auch NAN D-Torschaltungen genannt, gesteuert. Jede NAND-Torschaltung & liefert die logische Ausgangsgröße »0«, wenn alle Eingänge auf »1« stehen und die logische Ausgangsgröße »1« unter jeder anderen Eingangsbedingung.

Alle Eingangsimpulse, die eine mittlere Folgefrequenz / ergeben, werden dem Flip-Flop Fx zugeführt, das deshalb seinen Zustand nach Beendigung jedes Impulses ändert. _

Die Torschaltungen & zwischen der Eingangsimpulsleitung und dem Eingang des Flip-Flops Fa werden durch den Zustand des Flip-Flops Fx gesteuert, was es gestattet, dem Flip-Flop Fa wechselnde_Einganj;simpulse zuzuführen. Die Torschaltungen & zwischen der Impulseingangsleitung und den Eingängen aller anderen Flip-Flops Fb bis Ff werden durch die Zustände aller vorhergehenden Flip-Flops gesteuert. Außerdem sind sie so ausgebildet, daß die Flip-Flops Fa, Fb usw. als ein Graykode-Zähler arbeiten. Es gelangt deshalb nur jeder vierte Impuls an den Eingang des Flip-Flops Fb, jeder achte Impuls an den Eingang des Flip-Flops Fc usw., wobei die Zahl der zu den folgenden Flip-Flops gelangenden Impulse entsprechend den Binärzahlen abnimmt.

Die Impulse, die den Eingängen der Flip-Flops Fa, Fb usw. des Graykode-Zählers zugeführt werden, könnten auch über einzelne Impulsfrequenz-Auswähltorschaltungen einer gemeinsamen Ausgangsimpulsleitung zugeführt werden. Durch eine Erregung der <:ntsprechenden Impulsfrequenz-Auswähltorschaltungen G1 bis G 7 kann eine Ausgangsimpulsfolge erzeugt werden, deren mittlere Folgefrequenz ein Bruchteil der Folgefrequenz der Eingangsimpulse ist, wobei dieser Bruchteil bei einem siebenstufigen Zähler zwischen 0 und 127/128 liegt.

Führt man dem Zähler eine kontinuierliche Folge von Eingangsimpulsen zu, so arbeitet er, als ob er die ersten Stufen eines Zählers mit unendlich vielen Stufen bilden würde. Der siebenstufige Zähler gemäß F i g. 7 kann für je 128 auf der Impulseingangsleitung zugeführten Eingangsimpulse maximal 127 Ausgangsimpulse abgeben. Das Maximum des Verhältnisses von Ausgangsimpulsen zu Eingangsimpulsen beträgt deshalb 127/128 entsprechend der Summe der Reihe 5»

1/2 + 1/4 + 1/8 + 1/16 + 1/32 + 1/64 + 1/128.

Jeweils einer von je 128 Eingangsimpulsen würde zu der nächsten Stufe gelangen, wenn der Zähler langer wäre. Die Anfügung einer geeigneten Torschaltung am Ende des Zählers erlaubt es, diese Impulse zu sammeln und einen Markierimpuls am Ende jeder vollständigen Gruppe von 0 bis 127 Ausgangsimpulsen zu erzeugen.

Fig.8 zeigt eine abgewandelte Ausführungsform eines Zählers gemäß Fig.7 für die Speisung mit t,o zweiphasigen Taktimpulsen. Diese Taktimpulse werden einem Flip-Flop Ft zugeführt, wodurch dieses am Ende jedes Impulses seinen Zustand umkehrt. An die beiden Ausgänge des Flip-Flops Ft ist je eine Torschaltung & angeschlossen, deren zweiter Eingang mit dem Eingang 1,5 des Flip-Flops Fl verbunden ist. Dadurch werden die ankommenden Eingangsimpulse abwechselnd einer ersten und einer zweiten Leitung zugeführt. Die eine Taktphase, im Ausführungsbeispiel die Phase 1, die dieselbe Folgefrequenz /besitzt wie die Phase 2, wird dem Zähler zugeführt und erzeugt in diesem Ausgangsimpulsfolgen, die mittels Impulsfrequenz-Auswähltorschaltungen Gi bis G 4 in derselben Weise wie bei einem Zähler für einphasige Eingangsirnpulse kombiniert werden können, was bereits im Zusammenhang mit der Ausführungsform gemäß F i g. 7 beschrieben worden ist. Die andere Phase wird einem zusätzlichen Satz von Torschaltungen A\ bis Aa zugeführt, die auch durch dieselben statischen Schaltsignale gesteuert werden wie die Torschaltungen, die direkt von den Flip-Flops Fa, Fa, Fb und Fc gespeist werden. Die Torschaltungen A\ bis A₄ sind jedoch nicht mit der Zählerimpulsleitung verbunden. Sie erzeugen eine zweite binäre Impulsfrequenzausgangsgröße für jede Stufe der Multiplizierschaltung, welche in Phase mit der zugeführten zweiten Phase der Eingangssignale sind. Sieht man an diesen zusätzlichen Torschaltungen A 1 bis A 4 je eine besondere Eingangsklemme vor, so können diese Torschaltungen auch als Jmpulsfrequenzauswähltorschaltungen für die Erzeugung kombinierter Ausgangsimpulsfolgen verwendet werden, wie dies F i g. 8 zeigt.

Die Schaltung gun aß Fig. 8 kann leicht auf jede gewünschte Zahl von Ausgangsphasen mit einzeln gesteuerten Frequenzen erweitert werden. Beispielsweise könnten die beiden getrennten Taktphasen der Ausführungsform gemäß F i g. 8 jeweils in zwei Phasen geteilt werden, wodurch man vier getrennte Phasen erhalten würde. Der Zähler würde dann drei zusätzliche Sätze von Torschaltungen steuern, um insgesamt vier individuell steuerbare Gruppen von Impulsfolgen zur Verfügung zu haben. Da die Ausgangsgrößen in diesem Falle von verschiedenen Phasen desselben Taktimpulsgenerators abgeleitet sind, können die Impulse nicht zeitlich zusammenfallen, weshalb die Ausgangsgrößen kombiniert werden können, wenn dies gewünscht wird.

F i g. 9 zeigt eine Abwandlung der Schaltung gemäß Fig.8, bei welcher die zweite Phase nicht den zusätzlichen NAND-Torschaltungen AX bis Λ4 zugeführt wird, sondern zwei zusätzlichen NAND-Torschaltungen 51 und 52. Die Torschaltungen A\ bis A 4 werden von denselben statischen Schaltsignalen gesteuert wie die Torschaltungen, welche direkt von den Flip-Flops Fxbzw. Fa bzw. Fb bzw. Fegespeist werden. Die Impulsfrequenz-Auswählsignale für die zweite Phase werden an die Torschaltungen A\ bis AA angelegt, so daß die Ausgangsgrößen dieser Torschaltungen als statische logische Signale kombiniert werden. Das Signal der zweiten Taktphase wird dann mittels der Torschaltungen 51 und 52 den kombinierten statischen logischen Signalen der Torschaltungen Ai bis A4 hinzugefügt.

Bei der Schaltung gemäß Fig.9 können die Torschaltungen Ai bis A 4 je als dreistellige NAND-Torschaltung anstelle einer vierstelligen NAND-Torschaltung ausgebildet sein, was die Kosten für die Multiplizierschaltung vermindert. Die Schaltung gemäß Fig.5 kann ebenfalls für jede gewünschte Zahl von Phasen erweitert werden.

Bei der Ausführungsform gemäß Fig. 10 wird einem eine Eingangsgröße in Form einer Frequenz in eine digitale Ausgangsgröße umwandelnden Umsetzer eine liingangsfrequenz als die eine Eingangsgröße zugeführt, und zwar über eine Phasenverriegelungseinrichtung PL, welche eine Ausgangsgröße Pi als die eine Eingangsgröße für einen Frequenzkomparator und ein digitales

Filter FC liefert Eine binäre Impulsfrequenz-Multiplizierschaltung B erzeugt Rückkopplungsimpulse Pz und Rückstellimpulse R als weitere Eingangsgrößen für den Frequenzkomparator und das mit ihm verbundene digitale Filter FC Ferner liefert diese Multiplizierschaltung die Rückstellimpulse R und Taktimpulse Ci als weitere Eingangsgrößen an die Phasenverriegelungseinrichtung PL· Ein Impulszähler A mit umkehrbarer Zählrichtung und Ausgabe sowohl im Graykode als auch im Binärkode, wie er im Zusammenhang mit den Fig.2 bis 6 bereits erläutert worden ist, und eine im Zusammenhang mit den F i g. 7 bis 9 bereits erläuterte binäre Impulsfrequenz-Multiplizierschaltung B sind direkt miteinander verbunden, so daß die Rückkopplungsfrequenz P₂ immer proportional der" kodierten Ausgangsgröße des Zählers A ist. Der Zähler A besitzt einen Graykode-Zählerteil GCl und einen den Graykode in den Binärkode umsetzenden Umsetzerteil GB. Die Multiplizierschaltung B besitzt einen Graykode-Zähler-Impulsgenerator-TeilGCZ

Der im einzelnen in Fig. 12 dargestellte Frequenzkomparator FC erzeugt als Ausgangsgröße eine Differenzfrequenz (P\ - P₂) und ein Richtungssignal »0« oder »1« für die Vorwärtszählweise bzw. Rückwärtszählweise des Zählers A.

Die Phasenverriegelungseinrichtung PL, die im einzelnen in F i g. 11 dargestellt ist, hat die Aufgabe, zu verhindern, daß die Eingangsimpulse und die Rückkopplungsimpulse gleichzeitig am Frequenzkomparator FC ankommen. Diese Phasenverriegelungseinrichtung wird von den Taktimpulsen C1 gesteuert, die von der binären Frequenz-Multiplizierschaltung B abgeleitet werden und eine Frequenz 2/besitzen, welche zweimal so groß ist wie die höchste Eingangsimpulsfrequenz. Eingangsimpulse, die an der Phasenverriegelungseinrichtung PL ankommen, wenn kein Taktimpuls Ct vorhanden ist, werden sofort in einem Phasenverriegelungs- Flip-Flop (Fig. 11) gespeichert. Hingegen werden Eingangsimpulse, die eintreffen, während ein Taktimpuls Ci anliegt, bis zum Ende dieses Taktimpulses Ci gespeichert. Gespeicherte Taktimpulse Cj werden vom nächsten Taktimpuls Ci freigegeben. Eine Sperre L in der Phasenverriegelungseinrichtung PL verhindert, daß ein Eingangsimpuls großer Länge mehr als einen einzigen Ausgangsimpuls erzeugt.

Mindestens zwei aufeinanderfolgende Impulse auf der gleichen Eingangsimpulsleitung Pl oder P 2 zum Frequenzkomparator FC und kein Impuls auf der anderen Eingangsimpulsleitung sind erforderlich, um einen Ausgangsimpuls (Pi — P₂) zu erzeugen und dem Zähler A zuzuführen. Impulse, die mit derselben Frequenz wechselweise auf den beiden Impulsleitungen Pl und P 2 des Frequenzkomparators FC ankommen, werden deshalb unwirksam gemacht und bewirken daher kein Zittern des Zählers A nach oben und unten.

Die Rückkopplungsimpulse von der Multiplizierschaltung B werden für die meisten Frequenzen aus einer Folge von Impulsen P₂ mit ungleichmäßigen Abständen bestehen, welche aber die gewünschte Folgefrequenz besitzen, wenn der Mittelwert über einen vollständigen Zyklus der Multiplizierschaltung B genommen wird. Da zwei aufeinanderfolgende Impulse Pl oder P2 am Frequenzkomparator FC notwendig sind, um eine Ausgangsgröße (Pl-P2) zu erzeugen, wird kein Zittern des Zählers A hervorgerufen, auch wenn die Ungleichmäßigkeit der Abstände der Impulse P₂ durch das Fehlen einzelner Impulse in der Rückkopplungsimpulsfolge bedingt ist. Ein im Zähler A durch das Fehlen von zwei oder mehr aufeinanderfolgenden Impulsen P2 bedingtes Zittern kann durch die Hinzufügung besonderer Stufen an den Eingang des Frequenzkomparators FC beseitigt werden, da hierdurch eine zusätzliche digitale Filterung erreicht wird. Da das Zittern im Zähler A normalerweise auf die am wenigsten bedeutende Stelle beschränkt ist, ist jedoch das Zittern bei einer Abfragung durch einen Computer verhältnismäßig unbedeutend. Die zusätzliche Filterung wäre deshalb nur gerechtfertigt, wenn auch eine visuelle Darstellung verlangt wird

Der Graykode-Zähler A und die binäre Frequenz-Multiplizierschaltung B können nur in Schritten entsprechend einem Bit der unbedeutendsten Stelle verstellt werden, aber die Eingangsfrequenz am Umsetzer kann kontinuierlich variieren. Ein Zwischenwert der Eingangsfrequenz könnte deshalb eine Änderung des Zählers zwischen zwei definierten Werten über und unter dem tatsächlichen Wert der Eingangsfrequenz hervorrufen, wenn der Wert nicht abgerundet würde. Dieser Abrundungsprozeß wird mittels eines Rückstellimpulses R durchgeführt, der am Ende jedes vollständigen Zyklus der Multiplizierschaltung B erzeugt wird und welcher dazu verwendet wird, die Phasenverriegelungseinrichtung PL und den Frequenzkomparator FC auf die gleichen Anfangsbedingungen zurückzustellen. Frequenzen mit Zwischenwerten werden deshalb im Zähler wie definierte Werte unter dem tatsächlichen Wert gespeichert.

Die Phasenverriegelungseinrichtung PL und der Frequenzkomparator FC bilden zusammen die Frequenzeingangseinheit C.

Der Abrundungsprozeß und die digitale Filterung führen, wenn sie in Kombination angewendet werden, zu einem Fehler von einem einzigen Bit, der auf das untere Ende der Skala beschränkt ist Der Fehler beeinflußt also nirgends die Genauigkeit Der Fehler entsteht, weil dann, wenn ein einzelnes Bit im Zähler A gespeichert ist, die Multiplizierschaltung B nur einen einzigen Rückkopplungsimpuls an das digitale Filter abgeben kann, ehe es zurückgestellt wird. Dieser einzelne Impuls reicht nicht aus, die Ausgabe einer Ausgangsgröße am Frequenzkomparator FC zu erzeugen. Der Zähler kann deshalb nicht auf 0 zurückkehren und ist deshalb auf einen Minimalwert von einem Bit begrenzt. Da die meisten Wandler, die ein Frequenzausgangssignal erzeugen, wie dies beispielsweise bei Laufradströmungsmessern der Fall ist nicht bis zur Frequenz 0 heruntergehen, ist diese Begrenzung des Zählers normalerweise ohne Folgen.

Fig. 13 zeigt einen Frequenzwerte in digitale Werte umwandelnden Umsetzer für eine zweiphasige Eingangsgröße. Diese Ausführungsform stellt eine Abwandlung der Ausführungsform gemäß Fig. 10 dar.

Getrennte Sätze von Torschaltungen PSl und PS 2 für die Auswahl und Kombination von Impulsfolgen sind hier in der binären Impulsfrequenz-Multiplizierschaltung B für zwei Phasen vorgesehen. Die Signale von diesen beiden Torschaltungssätzen PSl und P52 werden als Eingangsgrößen dem Frequenzkomparator und dem digitalen Filter FC eingegeben. Die zweiphasige Multiplizierschaltung B wurde im einzelnen im Zusammenhang mit den F i g. 7 bis 9 beschrieben. Sie kann für jede gewünschte Zahl von Phasen erweitert

bs werden.

Die Schaltung gemäß Fig. 13 kann auch zum Eichen oder Einstellen einer 0-Skala der Ausgangsgröße im Graykode für einen Computer verwendet werden. Zu

diesem Zwecke kann der Frequenzmesser der Multiplizierschaltung B so ausgebildet sein, daß er erhöhte 0-Signale aus einem Frequenzbereich von beispielsweise 5000 bis 6000 Zyklen aufnimmt und eine entsprechende Ausgangsgröße im Graykode erzeugt, deren Skala beispielsweise von 0 bis 1000 reicht Man erreicht dies durch die Verwendung der mehrphasigen Einrichtung, die durch die zweite und die folgenden Phasen zur Verfügung steht, welche von der Multiplizierschaltung B erhältlich sind. Mit anderen Worten gesagt wird ein O-Erhöhungs- oder Bezugssignal, bei dem es sich um ein nicht koinzidentes Signal handelt, von der zweiten oder folgenden Phase der mehrphasigen Einrichtung in die Rückkopplungsimpulsleitung der ersten Phase oder Hauptphase von den zugeordneten Torschaltungen zur Impulsfrequenzauswahl und Kombination als Eingangsgröße in den Frequenzkomparator und das digitale Filter eingespeist

Der Umsetzer gemäß den F i g. 10 bis 13 kann für die Umsetzung analoger Spannungssignale in digitale Signale durch eine erste Umsetzung der analogen Spannungssignale in Frequenzsignale mittels bekannter Einrichtungen angepaßt werden. Die Frequenzsignale werden dann mit einer Ausführungsform des Umsetzers gemäß den Fig. 10 bis 13 in digitale Signale umgewandelt

Der Umsetzer gemäß den Fig. 10 bis 13 kann, wie F i g. 14 zeigt, dazu verwendet werden, verschiedene gemessene variable Größen M in parallele digitale Signale im Graykode umzusetzen. Solche Umsetzer können durch schaltende Verknüpfungstorschaltungen parallel zu einer gemeinsamen Adresse CA und einer Datenvielfachleitung DH (Eingang und Ausgang) eines Computers geschaltet werden. Die schaltenden Verknüpfungstorschaltungen bilden die Umsetzerwähler DS und verbinden den Ausgang der zugeordneten Eingangs- oder Ausgangseinrichtung LD bzw. OD mit der Datenvielfachleitung auf Grund des Empfangs einer Adresse auf der Adressenvielfachleitung AH, wie dies Fig. 14 zeigt

Der Computer kann deshalb jeden beliebigen dieser Umsetzer auf Befehl abfragen, indem die zugeordnete Adresse erzeugt und über die Adressen-Vielfachleitung AH in derselben Weise übertragen wird, in der interne Computerspeicherstellen adressiert und abgefragt werden.

Diese Methode der Kopplung des Computers mit einer Betriebsanlage mittels asynchroner Dateneingangseinrichtungen überwindet die den üblichen Methoden eigenen Synchronisationsprobleme und ergibt eine flexible histallationstechnik. Außerdem vereinfacht sie sowohl die Bauelemente als auch die Programmierungserfordernisse.

Hierzu 12 Blatt Zeichnungen

Claims (20)

Patentansprüche:

1. Umsetzer zur Erzeugung ständig zur Verfügung stehender Ausgangssignale in digitaler Form aufgrund von Eingangsgrößen in Form von Frequenzen, gekennzeichnet durch

a) einen ersten Impulszähler (A, Fig.2, Fig. 10 und 13), der sowohl in der eine Addition als auch in der eine Subtraktion ergebenden Richtung zu ι» zählen vermag und der mehrere bistabile Bauelemente (Fx, Fa bis Fg) in einer die Ausgangsgröße im Graykode abgebenden Schaltung besitzt, wobei die bistabilen Bauelemente zur Umsetzung der Eingangsgröße vom ι Graykode in einen Binärkode mit Exclusiv-ODER-Verknüpfungsgliedern ( /) verbunden sind, sowie. eine Einrichtung zur Erzeugung eines die Parität der im Graykode dargestellten Zahl angebenden Paritätssignals (PAR) aufgrund der Ausgangsgröße im Binärkode und eine Einrichtung zur Zuführung des Paritätssignals zu den bistabilen Bauelementen in einer die Steuerung der Zählrichtung des ersten Impulszählers gestattenden Weise aufweist,

b) eine binäre Impulsfrequenz-Multiplizierschaltung (S, Fig. 7 bis 10 und 13), die direkt mit dem ersten Impulszähler (A) gekoppelt ist und mehrere bistabile Bauelemente (Fx, Fa bis Fc) besitzt, die zu einem zweiten, die Ausgangsgrö- ίο ße im Graykode abgebenden Impulszähler zusammengeschaltet sind, sowie eine Einrichtung (Gt bis Gr), durch welche die an den Eingängen dieser bistabilen Bauelemente (Fa bis Ff) ankommenden Impulse zu einer gemein- S5 samen Ausgangsimpulsleitung über einzelne, zugeordnete Impulsfrequenzauswähltorschaltungen (Gi bis Gi) zugeleitet werden, wobei die Erregung der entsprechenden Auswähltorschaltungen eine Ausgangsknpulsfolge auf der ·»< > Ausgangsimpulsleitung erzeugt, deren mittlere Impulsfolgefrequenz ein ausgewählter binärer Bruchteil der mittleren Impulsfolgefrequenz der dem zweiten Zähler zugeführten Bezugsfrequenz (4^IiSt, i^r>

c) einen Frequenzkomparator (Q Fi g. 10 und 13), der die dem Umsetzer zugeführten Eingangsfrequenzsignale sowie Rückkopplungssignale in Impulsform von der Multiplizierschaltung (B) empfängt und Ausgangssignale an den ersten so Zähler (A) liefert, wobei wegen der direkten Kopplung zwischen der binären Impulsfrequenz-Multiplizierschaltung und dem ersten Impulszähler die Folgefrequenz der Rückkopplungssignale der Frequenz der Ausgangsgrößen im Graycode des ersten Zählers (A) proportional ist, so daß die Ausgangsgröße des ersten Zählers (A) im Graykode die Ausgangsgröße des Umsetzers (A, B, C)\n digitaler Form bildet.

2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangsfrequenzsignal im Komparator (C) mit zwei oder mehr Rückkopplungsfrequenzsignalen verglichen wird, um ein ständig zur Verfügung stehendes Ausgangsfrequenzsignal des Komparators in einem bestimmten Bereich zwi-¹ sehen den Werten 0 und einem Maximalwert für die Speisung des ersten Zählers (A) zu erzeugen, wobei das Ausgangsfrequenzsignal des Komparators entsprechend der mit 0 bezeichneten Ausgangsgröße des ersten Zählers einen endlichen Wert besitzt.

3. Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Rückkopplungsfrequenz und eventuell vorhandene weitere Rückkopplungsfrequenzen von einer mehrphasigen Multiplizierschaltung (F i g. 8 und 9) abgeleitet sind.

4. Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Rückkopplungsfrequenz und eventuell vorhandene weitere Rückkopplungsfrequenzen von einer äußeren Quelle abgeleitet sind.

5. Umsetzer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die bistabilen Bauelemente (Fx, Fa bis Ff) jedes Zählers (A, P, S₁) zu einer Kaskade zusammengeschaltet sind.

6. Umsetzer nach Anspruch 5, dadurch gekennzeichnet, daß jeder Zähler (A, P, Si) mehrere Stufen besitzt, von denen jede ein bistabiles Bauelement aufweist und mit der nächsten Stufe durch eine logische Verknüpfungsschaltung (&, A\, A2) verbunden ist, wobei jede Verknüpfungsschaltung mit der gemeinsamen Impulsleitung und mit den übrigen Verknüpfungsschaltungen über eine Richtungssteuerungsleitung verbunden ist

7. Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß die logischen Verknüpfungsschaltungen (&, A\, A2) die logische Ausgangsgröße »0«, wenn alle Eingangsgrößen »1« sind, und die logische Ausgangsgröße »1« unter allen anderen Ausgangsbedingungen erzeugen.

8. Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß jede logische Verknüpfungsschaltung (&, Au A₂) NAND-Torschaltungen oder NOR-Torschaltungen aufweist.

9. Umsetzer nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die zweite Stufe (Fa) und alle' folgenden einschließlich der vorletzten Stufe identisch ausgebildet sind.

10. Umsetzer nach Anspruch 9, dadurch gekennzeichnet, daß das bistabile Bauelement (Fx) in der ersten Stufe des ersten Zählers (A) durch den Paritätszustand und die Eingangsimpulse gesteuert wird und die bistabilen Bauelemente in der zweiten und allen folgenden Stufen je durch den Paritätszustand, die Eingangsimpulse und den Zustand aller vorhergehenden Stufen gesteuert sind.

11. Umsetzer nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die bistabilen Bauelemente (Fx, Fa bis Ff) jedes Zählers (A, B) vom eine Änderung im Ausgangszustand bis zur Beendigung des die Änderung bewirkenden Impulses verzögernden J-K-Typ sind.

12. Umsetzer nach Anspruch 11, gekennzeichnet durch eine ein Überlaufen durch Addition von Impulsen über eine maximale Zahl hinaus und Subtraktion von Impulsen unter 0 verhindernde Paritätssteuerung durch Torschaltungen (DCU) im ersten Zähler (A).

13. Umsetzer nach Anspruch 11, gekennzeichnet durch ein ein Überlaufen und kontinuierliches Zählen im ersten Zähler (A) erlaubendes zusätzliches bistabiles Bauelement (FX), das ein Signal überträgt, welches eine Umkehrung der Arbeitsweise des ersten Zählers bewirkt.

14. Umsetzer nach Anspruch 13, dadurch gekennzeichnet, daß das zusätzliche bistabile Bauelement (Fx) mit einer zusätzlichen logischen Verknüpfungsschaltung (A₃) zusammengeschaltet ist, welche

Eingangssignale von der gemeinsamen Impulsleitung sowie der logischen Verknüpfungsschaltung (A2) der vorhergehenden Stufe empfängt, wobei die Ausgangsgröße des zusätzlichen bistabilen Bauelementes (FX) ein Richtungssteuerungss::gnal ist, das mit der Richtungssteuerungsleitijtig über eine Richtungssteuerungseinheit (DCU) verbunden ist, welche auch das Paritätssignal (PAR) von der Ausgangsgröße im Binärkode empfängt

15. Umsetzer nach Anspruch 14, dadurch gekennzeichnet, daß der erste Zähler (MC) mit einem oder mehreren ähnlichen, zusätzlichen Zählern (SG, SC?) zusammengeschaltet ist und das Richtungssteuerungssignal vom zusätzlichen bistabilen Bauelement (FX) des ersten Zählers (MC) auch den zusätzlichen Zählern zugeführt wird, welche parallel geschaltet sind und Signale von der Eingangsimpulsleitung erhalten.

16. Umsetzer nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die Torschaltungen (&) zwischen der Eingangsimpulsleitung und dem Eingang der einzelnen bistabilen Bauelemente (Fa bis Ff) des zweiten Zählers (B) mit Ausnahme des ersten bistabilen Bauelementes (Fx) durch die Zustände aller vorhergehenden bistabilen Bauelemente des zweiten Zählers gesteuert sind.

17. Umsetzer nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Multiplizierschaltung (B, Fig.8 und 9) an einen mehrphasigen Taktimpulsgenerator anschließbar ist und daß die eine Taktphase den zweiten Zähler speist und in derselben Weise wie bei einer einphasigen Multiplizierschaltung Ausgangsimpulsfolgen erzeugt, wohingegen jede zusätzliche Taktphase einem zusätzlichen Satz von Torschaltungen (A\ bis A4) zugeführt wird, die auch durch dieselben Schaltsignale wie die direkt von den Ausgangsgrößen der zugeordneten bistabilen Bauelemente gespeisten Torschaltungen (Gi bis Gt) gesteuert werden, jedoch nicht mit der Zählerimpulsleitung verbunden sind, so daß jede der zusätzlichen Torschaltungen eine weitere binäre Impulsausgangsgröße für jede Stufe des zweiten Zählers erzeugt, die in Phase mit der zugehörigen zusätzlichen Taktphase liegen, wodurch die Multiplizierschaltung mehrphasige Ausgangsgrößen mit individuell steuerbaren Frequenzen besitzt.

18. Umsetzer nach Anspruch 17, dadurch gekennzeichnet, daß die zusätzlichen Torschaltungen (Gi bis Gy) je eine besondere, eine Verwendung als Impulsfrequenzauswähltorschaltung gestattende Eingangsklemme aufweisen.

19. Umsetzer nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß die Multiplizierschaltung aus Widerständen, Halbleiterdioden und Transistoren aufgebaut ist.

20. Umsetzer nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß er in einem Analog/Digital-Umsetzer einem Analog/Frequenz-Umsetzer als Frequenz/Digital-Umsetzer nachgeschaltet ist.