DE2805075A1

DE2805075A1 - Anordnung zur erzeugung von taktsignalen in einem datenverarbeitungssystem

Info

Publication number: DE2805075A1
Application number: DE19782805075
Authority: DE
Inventors: Robert Bavoux; Francis Lemaire; Pierre Salkazanov
Original assignee: Bull SA
Current assignee: Bull SA
Priority date: 1977-02-07
Filing date: 1978-02-07
Publication date: 1978-08-10
Also published as: DE2805075C2; FR2379857A1; FR2379857B1; GB1597694A; US4223392A

Description

Patentanwälte

Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

6. Februar 1978

COMPAGNIE INTERNATIONALE POUR I¹INFORMATIQUE CII- HONEYWELL BULL

94, Avenue Gambetta

75020 PARIS / Frankreich

Unser Zeichen: C 3162

Anordnung zur Erzeugung von Taktsignalen in einem Datenverarbeitungssystem

Die Erfindung betrifft eine elektronische Anordnung zur Erzeugung mehrerer Untertaktsignale aufgrund eines Haupttaktsignals.

Nach dem Stand der Technik werden sehr oft Verzögerungsleitungen mit konzentrierten Schaltungselementen für die Erzielung von Untertaktsignalen verwendet. Diese Technik ergibt jedoch eine gewisse Anzahl von Naohteilen; insbesondere zwingt sie den die Einstellung vornehmenden Techniker, die Längen der Verzögerungsleitungen so einzustellen, daß der gewünschte Abstand zwisohen den Untertaktimpulsen erhalten wird. Eine andere Schwierigkeit beruht darin, daß die Verzögerungsleitungen für Laständerungen empfindlich sind, so daß es notwendig ist, für jede Verzögerungsleitung die an

809832/0924

280S07S

ihr Ende angeschlossenen elektronischen Geräte einzujustieren, damit der durch die Fehlanpassung der Leitung verzerrte Untertaktimpuls wieder geformt wird. Diese Einstellschwierigkeiten erhöhen zwangsläufig die Kosten der Inbetriebnahme der elektronischen Anordnung, insbesondere bei Datenverarbeitungssystemen, bei denen eine hohe Güte des Taktgebers für die Synchronisation der Datenverarbeitungsoperationen unerläßlich ist.

Eine andere Technik besteht in der Verwendung von Ringzählern, wobei die verschiedenen Untertaktsignale am Ausgang einer Deoodiermatrix abgenommen werden. Bei dieser Technik sind die Einstellschwierigkeiten, die bei der Verwendung von Verzögerungsleitungen angetroffen werden, beträchtlich verringert, aber die Notwendigkeit der Einjustierung der an die Ausgänge der Decodiermatrix angeschlossenen elektronischen Geräte ist nicht beseitigt. Diese Schwierigkeiten beruhen auf der Verwendung des Ringzählers, dessen Ausbildung interne Schleifenbildungen zwischen den verschiedenen Kippschaltungen erfordert, aus denen er besteht, wodurch sehr veränderliche Belastungsunterschiede von einem Untertaktgeber zum andern auftreten« Ein anderer Nachteil des Ringzählers besteht darin, daß die Erweiterung der Untertaktgeber auf die verschiedenen eine elektronische Anordnung bildenden Karteneinschübe beschränkt ist, denn die Untertaktgeber sind dann nicht synchronisiert.

Bei bestimmten Anwendungsfällen in der Datenverarbeitung kann es erwünscht sein, die Taktgeber in jedem beliebigen Zeitpunkt und in jedem beliebigen Zustand anhalten zu können. Diese Möglichkeit besteht offensichtlich nicht bei den Systemen, bei denen Verzögerungsleitungen zur

809832/0924

Erzeugung der Untertaktsignale verwendet werden. Anordnungen mit Ringzählern erlauben kein Anhalten des Ringzählers in einem bestimmten Zustand und auch kein Anhalten in einem beliebigen Zustand.

Mit der Erfindung wird eine Anordnung geschaffen, bei der diese Nachteile des Standes der Technik beseitigt sind. Sie enthält im wesentlichen ein Schieberegister, das durch die Impulse eines Haupttaktsignals gesteuert wird, das bei der Anwendung in Datenverarbeitungssystemen aufgrund des Ausgangssignals eines Quarzoszillators erzeugt wird. Die Anordnung nach der Erfindung enthält ferner eine Einstell- und Nachbildungsanordnung für den in einem bestimmten Zeitpunkt gewünschten Zustand der verschiedenen Untertaktsignale, der in Form einer binären Kombination erscheint, eine Anordnung zur Eingabe der Kombination in das Schieberegister und einen Zähler zur Kontrolle der Fortschaltung der in das Schieberegister eingegebenen Zustandsbits, damit der Zeitpunkt der Eingabe der Kombination in das Schieberegister bestimmt wird.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. In der Zeichnung zeigt:

Fig. 1 eine Anordnung zur Erzeugung von Untertaktsignalen nach der Erfindung und

Fig. 2 Zeitdiagramme der Zustände von UntertaktSignalen, die von den Ausgängen des Schieberegisters der Anordnung von Fig. 1 in Abhängigkeit von den Zuständen des die Fortschaltung der Bits im Schieberegister überwachenden Zählers abgegeben werden.

809832/0924

Die in Pig. 1 gezeigte Anordnung enthält ein Schieberegister 11, eine Torschaltung 12 für die Steuerung der Ausgänge des Schieberegisters, einen Zähler 13, der die Fortschaltung der Bits in dem Schieberegister 11 kontrolliert, einen Quarzoszillator 14» der Rechtöcksignale abgibt, einen Decodierer 29, der durch eine Und-Schaltung gebildet ist, deren drei Eingänge mit den Ausgängen von drei invertierenden Verstärkern 26, 27, 28 verbunden sind, und eine Gruppe von drei Zustands-Verstarkern 16 bis 23, welche die Einstell- und Nachbildungsanordnung für den gewünschten Zustand der verschiedenen Untertaktsignale bei einem bestimmten Zustand des Zählers 13 bildet.

Für eine praktische Ausführung der beschriebenen Anordnung kann ein Schieberegister des Typs SN 74 S 299 und ein Zähler des Typs SN 5490 A verwendet werden; die Kenngrößen dieser integrierten Schaltungen sind in dem von der Firma "Texas Instruments" herausgegebenen Buch "Supplement to the TTL Data Book for Design Engineers" angegeben.

Der Quarsoszillator 14 liefert an seinem Ausgang H das Haupttaktsignal. Die Klemme H ist mit der Klemme 2 einer Und-Schaltung 24 verbunden, die an ihrem Ausgang das Haupttaktsignal zum Eingang CK des Schieberegisters 11 und zum Eingang A des Zählers 13 überträgt.

Das Haupttaktsignal schaltet somit das Schieberegister 11 und den Zähler 13 fort. Das Schieberegister 11 hat eine Kapazität von 8 Bits und ist für eine Reohtsverschiebung verdrahtet; sein Ausgang SR ist mit seinem Eingang QH¹ verbunden, so daß das Ausgangsbit des Schieberegisters zu seinem Eingang zurückgeführt wird. Die Rechtsverschiebung wird erhalten, wenn der Eingang "clear" auf hohem Potential liegt, die Klemme S₁ auf dem Potential Null liegt,

809832/0924

280507b

der Eingang Sq auf hohem Potential liegt und die Eingänge (Tj" und G^ der Und-Schaltung 12 auf niedrigem Potential liegen. Der Eingang "clear" wird durch, das Nullstellsignal EAZ gesteuert; wenn das Signal RAZ den hohen Signalwert hat, ist die Verschiebung möglich, und wenn das Signal RAZ den niedrigen Signalwert hat, werden alle Kippschaltungen dea Schieberegisters 11 auf Null zurückgestellt. Das Nullstellsignal RAZ wird auch an die Klemmen R_Of-i') und Rq(o) ^^es Zählers 13 angelegt. Die Klemme S₁ des Schieberegisters 11 ist mit dem Ausgang der Und-Schaltung 15 in dem Decodierer 29 verbunden. Die Eingänge der Verstärker 26 bis 28 sind mit den Ausgängen QA, QB, bzw. QC des Zählers 13 verbunden. Die Fortschaltung des Zählers 13 findet im reflektierten Binärcode statt.

Der Ausgang 4 der Und-Schaltung 15 des Decodierers 29 nimmt den binären Zustand "1" (hohes Potential) an, wenn alle Ausgänge des Zählers 13 im Zustand "O" sind. Der Übergang des Ausgangssignals der Und-Schaltung 15 auf den Zustand "1" ergibt die Wirkung, daß die Beschickung des Schieberegisters 11 an seinen Paralleleingängen A/QA, B/QB, C/QC, D/QD, E/QE, F/QF, G/QGt, H/QH von den Ausgängen der drei Zustands-Verstärker 16 bis 23 zugelassen wird. Diese Verstärker übertragen über die Leitung BusA die Eingabe-Codegruppe für den Zustand der Untertaktsignale, der an den Klemmen C-j bis Cg der Anordnung eingestellt ist, die jeweils mit der Klemme "1" eines der Verstärker 16 bis 23 verbunden sind. Die Übertragung der Eingabe-Codegruppe über die Verstärker 16 bis 23 wird vom Ausgang der Und-Schaltung 15 des Decodierers 29 freigegeben, der mit den Eingängen "2" der Verstärker verbunden ist. Wenn sich der Eingang "2" der drei Zustands-Verstärker 16 bis 23 im Binärzustand "0" befindet, weist der entsprechende Ausgang "3" eine unendlich große Ausgangsimpedanz auf, wodurch jede Überlastung der Ausgänge des Schieberegisters 11 vermieden wird. Nach der vorstehenden

809832/0924

Beschreibung ist es möglich., in das Schieberegister einen beliebigen Binärcode einzugeben, wenn der Zähler an allen Ausgängen QA, QB, QG den Zustand "0" aufweist. Es ist offensichtlich stets möglich, eine Beschickung des Schieberegisters bei einem beliebigen Zustand der acht Zustände des Zählers 13 vorzunehmen, wobei dann die Verbindungen zwischen dem Decodierer 29 und den Ausgängen des Zählers 13 entsprechend ausgeführt sein müssen. Es ist auch möglich, einen Decodierer 29 zu bilden, der mehrere Beschickungen des Schieberegisters 11 im Verlauf der acht Zyklen des Zählers ermöglicht. Wenn im Fall von Fig. 1 der Zähler 13 den Zustand QA*, QB*. QC* verläßt, nimmt der Ausgang des Decodierers 29 und somit auch der Eingang S₁ des Schieberegisters den Zustand "O" an, wodurch die Rechtsverschiebung aller im Schieberegister 11 enthaltenen Bits möglich ist, die im vorhergehenden Zyklus eingegeben worden sind. Die Zustände aller Kippschaltungen des Schieberegisters 11 werden von den Klemmen A/QA, B/QB, G/QC, D/QD, E/QE, F/QF, G-/QG, H/QH über die Sammelleitung Bus B zu den Klemmen HA, HB, HC, HD, HE, HF, HG, HH übertragen, an denen die Untertaktsignsle abgegeben werden.

Eine NAND-Schaltung 25 hat die Aufgabe, das Stillsetzen aller Untertaktsignale in einem beliebigen Zustand zu ermöglichen, der an den Eingängen Cj bis C₈ der Anordnung programmiert ist. Der Eingang "1" der NAND-Schaltung 25 ist mit dem Ausgang der Und-Schaltung 15 verbunden, und ihr Eingang "2" empfängt ein Steuersignal A für das Stillsetzen der Taktsignale. Wenn das Signal A den digitalen Signalwert "1" hat und wenn sich das Ausgangssignal der Unä-Schaltung 15 auf dem Signalwert "1" befindet, nimmt der Ausgang "3" der NAND-Schaltung 25 sowie der damit direkt verbundene Eingang "1" der Und-Schaltung 24 den Zustand "0"

809 832/0924

280507b

an, wodurch verhindert wird, daß das von der Klemme H des Oszillators 14 abgegebene Signal zu den Eingängen S₁ bzw. A des Schieberegisters 11 bzw. des Zählers 13 übertragen wird. Die Untertaktsignale bleiben somit in dem Zustand der an den Eingängen G₁ bis C₈ eingegebenen Kombination stehen.

In dieser Anordnung kann das Stillsetz-Steuersignal A den digitalen Signalwert "1" in jedem beliebigen Zeitpunkt annehmen, außer während der Hälfte des ersten Zustandes des Zählers 13, in der sich das Signal H gleichfalls auf dem Signalwert "1" befindet. Die Tatsache, daß das Signal A in allen übrigen Zuständen des Zählers 13 vorkommen kann, macht diese Anordnung sehr interessant, denn es entfallen praktisch vollständig die zeitlichen Beschränkungen hinsichtlich des Stillsetzens der Taktsignale, die im allgemeinen störend sind.

Die beschriebene Anordnung ermöglicht das Stillsetzen der Untertaktsignale in einem beliebigen Zustand; eine andere Ausführungsform besteht darin, daß man das Stillsetz-Steuersignal A am Eingang des Schieberegisters zur Wirkung bringt und die Haupttaktsignale vom Eingang H ohne Unterbrechung an den Takteingang CK des Schieberegisters und an den Eingang A des Zählers 13 anlegt, so daß ein digitaler Signalwert "1" am Eingang des Schieberegisters in jedem Zeitpunkt zugeführt wird, in welchem im normalen Zyklus ein Untertaktsignal den Signalwert "O" hat.

Dies hat den Vorteil, daß alle Untertaktsignale im Zustand "1" angehalten werden können, also in einem Zustand, der normalerweise nicht erhalten wird.

Diese Ausführungsform ergibt jedoch gegenüber der zuvor beschriebenen den Nachteil, daß der Taktgeber nur im Zustand 11111111 angehalten werden kann.

8 U a 8 3 2 / 0 9 2 I*

Pig. 2 zeigt in Form von Zeitdiagrammen die verschiedenen Zustände, die vom Schieberegister 11 und vom Zähler 13 angenommen werden, wenn an. den Eingängen C₁ bis Cg die Codegruppe 10 111 111 angelegt wird. Das Signal am Ausgang H des Oszillators 14 ist in der obersten. Zeile dargestellt, und unmittelbar darunter sind die Fummern der Zyklen dieses Signals angegeben. Die Zeilen QA, QB, QC zeigen den Verlauf der Ausgangssignale des Zählers 13. Die Zeile S₁ stellt den Verlauf des Signals am Eingang S₁ des Schieberegisters 11 dar, das den hohen Signalwert hat, wenn die Signale QA, QB, QC gleichzeitig den niedrigen Signalwert haben. Der hohe Signalwert des Signals S₁ erscheint alle acht Zyklen und gibt den Zeitpunkt 0 an, in welchem die Eingabe der Kombination 10 111 111 in das Schieberegister erfolgt. Die Zeilen AQ/A, BQ/B, CQ/C, DQ/D, EQ/E, PQ/i¹, GQ/G, HQ/H zeigen den Verlauf der Ausgangssignale an den entsprechenden Klemmen des Schieberegisters 11. Die folgende Tabelle gibt die Zustande der Ausgänge des Schieberegisters 11 für die Zyklen des Signals H an:

AQ/A BQ/B CQ/C DQ/D EQ/E PQ/P GQ/G HQ/H

Zyklus	O	1	O	1	1	1	1	1	1
Zyklus	1	1	1	0	1	1	1	1	1
Zyklus	2	1	1	1	0	1	1	1	1
Zyklus	3	1	1	1	1	0	1	1	1
Zyklus	4	1	1	1	1	1	0	1	1
Zyklus	5	1	1	1	1	1	1	0	1
Zyklus	6	1	1	1	1	1	1	1	O
Zyklus	7	O	1	1	1	1	1	1	1

Die vorstehend beschriebene bevorzugte Ausführungsform ist nicht als Einschränkung anzusehen; es sind zahlreiche Abänderungen möglich, die dem Fachmann auf dem Gebiet der elektronischen Schaltkreistechnik geläufig sind.

8U9832/0924

Claims

Patentanwälte Dipl.-lng. Dipl.-lng. Dipl.'Chem. G. Leiser E. Prinz Dr. G. Hauser Ernsbergerstrasse 19 8 München 60

6. Februar 1978

COMPAGNIE INTERNATIONAIiE POUR L'INFORMATIQUE CII- HONEYWELL BULL

94, Avenue Gambetta

75020 PARIS / Frankreich

Unser Zeichen: C 3162

Patentansprüche

Anordnung zur Erzeugung mehrerer Untertaktsignale aufgrund eines Haupttaktsignals, gekennzeichnet durch

- eine Einstell- und Nachbildungsanordnung, die den Zustand der Untertaktsignale in Form einer mehrstelligen Binärinformation angibt;

- eine Speicheranordnung zur Speicherung des von der Einstell- und Nachbildungsanordnung nachgebildeten Zustande der Untertaktsignale;

- eine Verschiebungssteueranordnung zur Verschiebung der in der Speicheranordnung enthaltenen Zustandsinformation um ein Bit in jedem Zyklus des Haupttaktsignals;

809832/0924

Lei/Gl

- eine Zählanordnung zur Zählung der Anzahl der Verschiebungen der in der Speicheranordnung enthaltenen Zustandsinformation und zur Freigabe der Eingabe der Untertaktsignal-Zustandsinformation in einem bestimmten Zyklus des HaupttaktsignaIs.

2. Anordnung nach Anspruch 1, gpkennzeichnet durch eine Anordnung zum Stillsetzen der Untertaktsignale in einem beliebigen, durch die Einstell- und Nachbildungsanordnung definierten Zustand.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Einstell- und Nachbildungsanordnung eine Reihe von Verstärkern enthält, von denen jeder ein Bit der einen Zustand der Untertaktsignale darstellenden Binärinformation nachbildet.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Speicheranordnung und die Verschiebungssteueranordnung ein Schieberegister enthalten, dessen Ausgang in einer Schleife zu,seinem Eingang zurückgeführt ist und dessen Verschiebung von einem Decodierer gesteuert wird, der die Auswahl des Zyklus des Haupttaktsignals, in dessen Verlauf die Eingabe eines durch die Einstell- und Nachbildungsanordnung angegebenen Untertaktsignalzustanäs erfolgen muß, und die Freigabe der Haupt takt Signalzyklen, in deren Verlauf die Verschiebungen im Schieberegister stattfinden müssen, bewirkt.

5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zählanordnung einen Zähler enthält, der im Rhythmus des HaupttaktsignaIs fortgeschaltet wird und dessen Ausgänge mit den Eingängen des die Verschiebungssteueranordnung bildenden Decodierers verbunden sind.

809832/0924

6. Anordnung nach einem der Ansprüche 1 Ms 5, dadurch gekennzeichnet, daß die Untertaktsignale an den Ausgängen der Speicheranordnung abgegeben werden.

7* Anordnung zur Erzeugung mehrerer Untertaktsignale aufgrund eines Haupttaktsignals, gekennzeichnet durch ein Schieberegister, das im Rhythmus des Haupttaktsignals fortgeschaltet wird, eine Anordnung zur Beschickung des Schieberegisters mit einer Kombination der verschiedenen Untertaktsignale, und durch einen Zähler, der im Rhythmus des Haupttaktsignals fortgeschaltet wird und dessen Ausgänge mit den Eingängen eines Decodierers zur Steuerung der Eingabe der Kombination in das Schieberegister verbunden sind.

8. Anordnung nach Anspruch 7, gekennzeichnet durch eine Torschaltung, die das Stillsetzen des Schieberegisters bei der vom Eingabe-Decodierer in das Schieberegister eingegebenen Untertaktgeberkombination steuert.

9. Anordnung nach den Ansprüchen 7 und 8, dadurch gekennzeichnet, daß die Untertaktgebersignale von den Ausgängen des Schieberegisters abgegeben werden.

809832/0924