DE2731336A1

DE2731336A1 - Taktsystem

Info

Publication number: DE2731336A1
Application number: DE19772731336
Authority: DE
Inventors: William W Macgregor
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1976-07-12
Filing date: 1977-07-12
Publication date: 1978-01-19
Also published as: GB1588779A; JPS5827526B2; JPS5348430A; AU2694477A; FR2358703A1; US4134073A; AU504054B2; CA1095629A; DE2731336C2; FR2358703B1

Description

Die vorliegende Erfindung findet bei Datenverarbeitungssysteinen Anwendung und bezieht sich insbesondere auf Taktsysteme, wie sie zur Steuerung der Informationsübertragung in solchen Datenverarbeitungssysteiaen verwendet werden.

In Datenverarbeitungssystemen wird die Informationsübertragung typischerweise durch Taktimpulse gesteuert, die aus von einem Taktsy.item erzeugten Taktzyklen abgeleitet werden. Das Taktsystem wird im allgemeinen an der Erzeugung von Taktimpulsen gehindert, wenn die Information nicht in das empfangende Element eingetaktet v/erden soll, um die übertragung fehlerhafter Information zu verhindern oder einen Informationsverlust zu vermeiden, wodurch ein Fehlerzustand geschaffen würde. Dementsprechend wird ein Signal für einen vorübergehenden Halt (stall) erzeugt. Ein typisches Beispiel für den vorübergehenden Haltezustand ist beispielsweise durch den Zustand gegeben, bei dem ein Benutzerelement, wie beispielsweise ein Zentralprozessor auf den Speicher des Datenverarbeitungssystems wartet, um in diesen Information abzugeben. Wenn das empfangende Element Information vom Speicher erwartet, so wird der Taktimpuls zum Eintakten der Information in das empfangende Element insbesondere dann nicht erzeugt, wenn ein Hinweis vorliegt, daß der Speicher diese Information nicht in einem möglichen anderen Taktzyklus erzeugen wird. Dementsprechend wird ein bedingter Haltezustand erzeugt, welcher jedoch bei einem Hinweis, daß die Information gegenwärtig übertragen wird, gelöscht wird, so daß ein anderer Taktzyklus und die daraus abgeleiteten Taktimpulse erzeugt werden. In solchen Taktsystemen ist es von Bedeutung, daß der Taktzyklus in die Lage versetzt wird, erneut innerhalb einer minimalen Zeitperiode zu starten. Es ist ferner von Bedeutung, daß ein bedingtes Haltesignal den gerade erzeugten Taktzyklus nicht unterbricht'. In einem bekannten System, das einen Kristall-Oszillatortakt benutzt, ist es nicht möglich, den Takt nach einem Stop erneut zu starten bis der nächste Impuls erzeugt wird. Wenn daher in einem solchen bekannten System ein erneuter Start gewünscht wird, beispielsweise 10 ns nach den Beginn eines Taktzyklus

709883/09U

von 100 ns, so verstreichen 90 ns bis da3 Taktsystem erneut in Betrieb gesetzt werden kann.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein Taktsystem anzugeben, bei dem die erneute Auslösung des Taktzyklus innerhalb einer minimalen Zeitdauer ermöglicht wird. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.

Das erfindungsgemäße Taktsystem weist ein Verzögerungselement, beispielsweise in Form einer Verzögerungsleitung mit einer zugeordneten Verzögerungsdauer auf. Das erfindungsgemäße System umfaßt ferner eine das Verzögerungselement aufweisende Einrichtung zur Erzeugung eines Taktzyklus, dessen Dauer mindestens zwei Verzögerungsperioden entspricht. Logikeinrichtungen sind vorgesehen und an das Verzögerungselement angeschlossen, um während jedes Taktzyklus Taktimpulse zu erzeugen, wobei diese Taktimpulse eine Dauer aufweisen, die kleiner als die Dauer des Taktzyklus ist. Einem Steuereingang einer Gatterlogik wird ein Signal zugeführt, das entweder einen ersten oder einen zweiten Zustand aufweist, wobei der erste Signalzustand das Taktsystem zur Erzeugung des Taktzyklus freigibt und der zweite Signalzustand das Taktsystem an der Erzeugung dieses Taktzyklus hindert. Das System umfaßt ferner eine in der Gatterlogik enthaltene Einrichtung, die auf einen Hechsei des Steuersignals vom zweiten Zustand in den ersten Zustand anspricht und die Erzeugung des Taktzyklus in adaptiver Weise mit lediglich geringfügiger Verzögerung freigibt.

Der Aufbau des Taktsystems ist so getroffen, daß der Ausgang des Verzögerungselementes über einen Inverter mit dem Eingang desselben verbunden ist, wobei der Inverter in der Gatterlogik angeordnet 1st. Dem Steuereingang der Gatter logik kann ein Signal für einen vorübergehenden Halt zugeführt werden, wodurch das Taktsystem an der Erzeugung eines Ausgangssignales gehindert wird. Das Signal für den vorübergehenden Halt sperrt hierbei das

709883/0944

Taktsystem nur, nachdem der vorliegende Taktzyklus vervollständigt 1st. Ferner ist die Gatterlogik so aufgebaut, daß ein empfangenes und anschließend gelöschtes Signal für einen vorübergehenden Halt keinen Einfluß auf das Taktsystem besitzt, wenn die Löschung dieses Signals vor dem Ende des Taktzyklus erfolgt. Auf die Entfernung oder Löschung eines vorübergehenden Haltosignales antwortet das Taktsystem mit einer unmittelbaren Auslösung eines anderen Taktzyklus nach einer relativ unbedeutenden durch die Gatterlogik vorgegebenen Verzögerung .

Anhand eines in den Figuren der beiliegenden Zeichnungen dargestellten Ausführungsbeispieles sei die Erfindung im folgenden näher beschrieben. Es zeigen:

Fig. 1 ein Blockdiagramm der vorliegenden Erfindung;

Fig. 2 die Wahrheitstabelle für ein bekanntes NAND-Gatter; und

Fig. 3 die Wirkungsweise der Anordnung gemäß Fig. 1 veranschaulichende Impulszüge.

Gemäß Fig. 1 ist das Taktsystem gemäß der vorliegenden Erfindung dargestellt, welches zur Erzeugung eines Taktzyklus benutzt wird, aus welchem Taktimpulse abgeleitet werden. Der Taktzyklus wird grundsätzlich durch die Verwendung des Verzögerungselementes 10 erzeugt, das durch eine Verzögerungsleitung vorgegeben sein kann, sowie durch die Inverterfunktion des NAND-Gatters 12. Dies stellt eine bekannte Anordnung dar, durch welche eine Pegeländerung am Ausgang des Gatters 12, wie durch den Impulszug A in Flg. 3 angedeutet, fortgepflanzt wird und dadurch über die Verzögerungsleitung 10 den Impulszug B gemäß Fig. 3 erzeugt. Ein Taktzyklus besitzt eine Periodendauer entsprechend der zweifachen Verzögerungszeit des Verzögerungselementes 10 plus der Verzögerung des NAND-Gatters 12. Zum Zwecke der vereinfachten Erläuterung der Wirkungsweise der vorliegenden Erfindung sei darauf verwiesen, daß der Impulszug B so dargestellt worden ist, als würde durch die NAND-Gatter 12 bzw. 14 keine Verzögerung erfolgen. Es sei

709883/09U

jedoch vermerkt, daß unter Annahme einer Verzögerung für das NAND-Gatter 12 die Dauer eines jeden Rechteckimpulses

gemäß den Impuls zügen A und B der Verzögerungszeit des Verzögerungselementes 10 plus der Verzögerungszeit des NAND-Gatters 12 entspricht und daß der Impulszug A gegenüber dem Impulszug B zeitlich um die Verzögerungszelt des NAND-Gatters 12 verschoben sein müßte. Ein Widerstand 24 ist am Ausgang des Verzögerungselementes 10 angeordnet und bildet einen geeigneten Abschloß, wodurch Signalreflexionen und Rauschsignale im System reduziert werden. Die einfache Verwendung dieses Verzögerungselementes 10, der Inverterfunktion und des Abschlußwiderstandes 24 zur Erzeugung der Rechteckimpulse ist im Stand der Technik bekannt.

Es 1st ferner bekannt, ein solches Verzögerungselement 10 zwischen dem Eingang und dem Ausgang desselben abzugreifen und die abgegriffenen Signale auf einen oder mehrere Schaltkreise zu geben, um während des Taktzyklus ein Taktimpuls zu erzeugen. In der Anordnung gemäß Fig. 1 sind beispielsweise zwei solcher Schaltkreise dargestellt. Diese Schaltkreise sind als Verriegelungsschaltkreise 18-1 und 18-2 dargestellt. Der Schaltkreis 18-2 entspricht dem Schaltkreis 18-1 und ist dementsprechend nicht näher dargestellt. Hie aus dem Iropulsdiagramm hervorgeht, beginnt der durch die Logik 18-2 erzeugte Impuls, wenn der durch die Logik 18-1 erzeugte Impuls beendet wird, da beide Schaltkreise einen gemeinsamen Abgriff aufweisen.

Die Funktion des Logikschaltkreises 18-1 ist folgende: Hie anhand der Impulsform A ersichtlich, pflanzt sich die Zustandsänderung von einem hohen Pegel ("1") zu einem niedrigen Pegel fO") durch die Verzögerungsleitung fort und kann zu einem bestimmten Seitpunkt am Punkt 11 abgegriffen werden. Zu diesem Zeltpunkt wird das resultierende Signal, das durch den Impulszug C veranschaulicht 1st, abgenommen und dem eberen Eingang des NAND- Gatter· 20 zugeführt. Der obere Eingang des NAND-Gatters 20 - wechselt daher von "1" auf "0", wobei darauf verwiesen sei, daß der untere Eingang des NAND-Gatters 20 bereite auf "1" liegt.

709883/09U

Anfanglich sind daher beide Eingänge des NAND-Gatters 20 auf dem Wert "1" und der Ausgang dieses Gatters weist den Wert "0" auf entsprechend der Wahrheitstabelle gemäß Fig. 2. Der untere Eingang des NAND-Gatters 22 weist daher den Wert "0" auf und der obere Eingang befindet sich auf dem Wert "1". Wenn der obere Eingang des NAND-Gatters 20 auf "O" wechselt, so wechselt der Ausgang des NAND-Gatters 20 auf "1" und dementsprechend mit dem Wert "1" an beiden Eingängen des NAND-Gatters 22 schaltet dessen Ausgang entsprechend dem Impulszug F von "1" auf "O" um. Wenn am Ausgang 13 und dementsprechend am oberen Eingang des NAND-Gatters 22 ein negativer Signalwechsel auftritt, so gelangt dieser Eingang auf den Wert "O" und der Ausgang des NAND-Gatterc 22 nimmt gemäß dem Impulszug F erneut den Wert ^M1" ein. Der Verriegelungsschaltkreis 18-2 arbeitet in der gleichen Weise und wird getriggert, wenn ein negativer Impuls am Abgriff 13 auftritt und wird zwecks Beendigung des Taktimpulses erneut getriggert, wenn ein negativer Impuls am Abgriff 15 auftritt. Diese Funktion wird durch den Impulszug G veranschaulicht.

Der durch den Impulszug A dargestellte Rechteckimpuls bzw. Taktzyklus wird dementsprechend solange wiederholt» bis das NAND-Gatter 12 tatsächlich gesperrt wird. Unter normalen Bedingungen, d. h. beim NichtVorhandensein einer Bedingung für einen vorübergehenden Halt hinsichtlich der NAND-Gatter 12 und 14 ergibt sich folgende Funktion: Der untere Eingang 17 des NAND-Gatters 12 v;eist normalerweise den Wert "1" auf. Durch den Wert "1" an diesem Eingang ist das NAND-Gatter 12 freigegeben und wird durch den Steuereingang 19 gesteuert, d. h. den oberen Eingang des NAND-Gatters 12,um den Binärzustand am Steuereingang 19 am Ausgang des NAND-Gatters 12 zu reproduzieren, was durch den Impulszug A dargestellt ist, wobei der Impulszug A die Umkehrung des Signales auf der Eingangsseite 19 darstellt. Unter Bezugnahme auf die Wahrheitstabelle gemäß Fig. 2 ist ersichtlich» daß der Ausgang des NAND-Gatters die Umkehrung des Eingangs 1 aufweist, wenn der Eingang 2 den Wert "1" besitzt.

709883/09U

Die Eingänge des NAND-Gatters 14 werden durch die Steuerleitung 16 für den vorübergehenden Halt am oberen Eingang desselben und den Ausgang des NAND-Gatters 12 am unteren Eingang desselben gebildet. Das Signal für den vorübergehenden Halt weist normalerweise den Wert "0" auf, um anzuzeigen, daß kein vorübergehender Halt bzw. eine Verzögerung in der Erzeugung des Taktzyklus gewünscht ist* Dementsprechend wird der Taktzyklus in sich wiederholender Weise fortwährend erzeugt. Auf Grund der Tatsache, daB das Signal für einen vorübergehenden Halt auf der Leitung 16 den Wert "0" aufweist, was dem Normalzustand entspricht, verbleibt der Ausgang des NAND-Gatters 14 im Zustand "1", wodurch über die Leitung 17 ein ^M1"-Signal zur Freigabe der Normaloperation erzeugt wird, was davon unabhängig ist, ob sich der Impulszug A im "1"- oder ^M0"-Zustand befindet. Dies trifft zu, da, wie man der Wahrheitstabelle entnehmen, kann, der einzige Zeitpunkt, in dem ein Wert "0" am Ausgang eines NAND-Gatters erzeugt werden kann, derjenige ist, in dem zwei "1"-Eingänge vorliegen.. Da der Eingang für den vorübergehenden Halt den Wert "0" aufweist, kann daher ein Ausgangssignal mit dem Wert "0" nicht erzeugt werden.

Wie vorliegend erläutert werden soll, wird beim Empfang eines vorübergehenden Haltesignales mit dem Wert "1" das Taktsystem gemäß der vorliegenden Erfindung solange nicht unterbrochen bzw. angehalten, bis das Taktsystem den zum Zeitpunkt des Auftretens des vorübergehenden Haltesignales vorliegenden Taktzyklus tatsächlich vervollständigt hat. Ein vorübergehendes Haltesignal mit dem Wert "1", das während eines Taktzyklus empfangen wird und auf den Wert "0" während des gleichen Taktzyklus zurückgestellt wird, besitzt ferner keinen Einfluß auf das System, was noch erläutert werden soll. Dies bedeutet, daß eine Einrichtung, die ein vorübergehendes Haltesignal mit dem Wert "1" erzeugt, keinen Einfluß auf das Taktsystem besitzt, wenn dieses vorübergehende Haltesignal während des gleichen

709883/09U

Taktzyklus wieder auf "O" zurückgestellt wird. Hierin ist ein weiterer Vorteil des vorliegenden erfindungsgemäßen Taktsystems zu sehen, da auf diese Weise beispielsweise durch Rauschsignale auf der Leitung 16 für den vorübergehenden Halt keine Fehler in das System eingeführt werden, wobei Rauschsignale typischerweise nur während einer kurzen Zeitdauer auftreten. Es soll ferner erläutert werden, daß das Taktsystem gemäß der vorliegenden Erfindung in der Lage ist, die Erzeugung weiterer Taktzyklen fortzusetzen, wenn ein vorübergehendes Haltesignal mit dem Wert "1" auf den Wert "0" zurückgestellt wird. Ein solches nach der Zurückstellung des vorübergehenden Haltesignales erzeugtes Taktsignal wird ohne wesentliche Verzögerung erzeugt, wenn man einmal die Fortpflanzungsgeschwindigkeit der Signale und die Verzögerung der Gatter innerhalb des Systems außer Acht läßt. Es ist darauf hinzuweisen, daß Taktiinpulse während der letzten Hälfte des Taktzyklus durch Verwendung von Invertern an ausgewählten Abgriffpunkten des Verzögerungselementes 10 erzeugt werden können und daß solche Taktimpulse während der letzten Hälfte des Taktzyklus aus den zuvor erläuterten Gründen nicht unterbrochen werden.

Es sei nun angenommen, daß sich der Impulszug A am Beginn des Taktzyklus befindet, d. h. daß der Impulszug A gerade vom hohen Pegel auf den niedrigen Pegel umgeschaltet hat und es sei ferner angenommen, daß auf der Leitung 16 das vorübergehende Haltesignal mit dem Wert "1" empfangen worden ist, worauf der Ausgang des NAND-Gatters 14 weiterhin den Wert "1" beibehält. Dementsprechend setzt sich die Normalbetriebsweise des Systems fort. Dies folgt daraus, daß ein Signal mit dem Wert "0" an einem der entsprechenden Eingänge eines NAND-Gatters gemäß der Wahrheitstabelle von Fig. 2 am Ausgang desselben ein Signal mit dem Wert "1" nach sich zieht. Wenn der Impulszug A von dem Wert "0" auf den Wert "1" umschaltet, so erfährt das Ausgangssignal des NAND-Gatters 14 eine Änderung. Es sei jedoch vermerkt, daß zu dem Zeitpunkt, in dem der Impulszug A

709883/09U

vom Wert "0" auf den Wert "1" umschaltet, tatsächlich die durch die Impulszüge F und G veranschaulichten Taktimpulse bereits erzeugt worden sind. Dementsprechend bleibt das vorübergehende Haltesignal ohne Einfluß auf die durch die Impulszüge F und G veranschaulichten Taktimpulse. Wenn somit der untere Eingang des NAND-Gatters 14 von dem Wert "O" auf den Wert "1" umschaltet, so befinden sich an beiden Eingängen des NAND-Gatters 14 Signale mit dem Wert "1" und der Ausgang dieses Gatters gibt auf der Leitung 17 ein Signal mit dem Wert "O" aus, wobei dieses Signal einen Eingang des NAND-Gatters 12 bildet. Mit dem Wert "O" auf der Leitung 17 nimmt der Ausgang des NAND-Gatters 12 den Wert "1" ein und verbleibt auf diesem Wert, unabhängig von dem Zustand des Signales auf der Leitung 19. Der Impulszug A behält somit in der zweiten Hälfte des Taktzyklus den Wert "1^M bei und er behält ebenfalls danach diesen Wert bei bis das vorübergehende Haltesignal beendigt ist, d. h. bis das vorübergehende Haltesignal auf den Wert "0" zurückschaltet.

Zu dem Zeitpunkt, wo das vorübergehende Haltesignal auf den Wert "0" zurückschaltet, nimmt das Ausgangssignal des NAND-Gatters 14 mit einer durch das Gatter vorgegebenen Verzögerung wieder den Wert "1* ein und versetzt somit das NAND-Gatter 12 in die Lage, den auf der Leitung 19 empfangenen Binär zustand in invertierter Form an den Eingang des Verzögerungselementes 10 weiterzureichen. Da der Impulszug auf der Leitung 19 den Pegel "1" aufweist, nimmt der Impulszug A den Pegel "0" ein und startet somit den Taktzyklus ohne wesentliche Verzögerung. Eine Verzögerung ergibt sich lediglich durch die Gatterverzögerungen der hintereinander geschalteten NAND-Gatter 14 und 12. Es ist somit ersichtlich, daß ein während eines Taktzyklus empfangenes vorübergehendes Haltesignal weder die Erzeugung eines solchen Taktzyklüs, noch die Erzeugung von Taktimpulsen während dieses Taktzyklus unterbricht und es ist ferner ersichtlich, daß der Taktzyklus in einer adaptiven Weise erneut innerhalb der Verzögerung zweier

709883/OSU

Gatter nach Beendigung eines vorübergehenden Haltesignales beginnt.

Es ist ferner ersichtlich, daß beim Empfang eines vorübergehenden Haltesignales mit dem Wert "1" auf der Leitung 16 während der ersten Hälfte des Taktzyklus, d. h. wenn der Impulszug Λ den Wert "0" aufweist und bei einer Beendigung des vorübergehenden Haltesignales innerhalb des Taktzyklus die Funktion des Taktsystems nicht unterbrochen wird. Dies folgt daraus, daß ein Viechsei am Ausgang des NAND-Gatters 14 solange nicht möglich ist, wie der Impulszug A nicht von "0" auf "1" wechselt. Ferner sind die durch die Impulszüge F und G dargestellten Taktimpulse bereits erzeugt worden.

Es ist ebenfalls ersichtlich, daß auf Grund der Natur eines solchen vorübergehenden Haltesignales das System initialisiert v/erden kann, so daß der erste Taktzyklus tatsächlich mit einem Wechsel des Impulszugs A von "1" auf "0" beginnen kann. Eine solche Initialisierung kann beispielsweise auftreten, nachdem der Schaltkreis an Spannung gelegt worden ist, wobei zu diesem Zeitpunkt das vorübergehende Haltesignal mit dem Wert "1" zugeführt wird und danach zum Zwecke der Initialisierung auf den Wert "O" umgeschaltet wird, um zu diesem Zeitpunkt den Taktzyklus zu starten.

Es ist somit ersichtlich, daß mit der Anordnung gemäß der vorliegenden Erfindung ein Taktsystem erzeugt wird, welches auf ein vorübergehendes Haltesignal jedoch nur nach Beendigung des laufenden Taktzyklus anspricht und dies ebenfalls nur dann, wenn das vorübergehende Haltesignal nach der Beendigung des laufenden Taktzyklus fortdauert, wobei das System in vorteilhafter Weise nicht auf ein solches vorübergehendes Haltesignal anspricht, wenn dies während des vorliegenden Taktzyklus wieder entfernt wird. Es ist ferner erkennbar, daß ein weiteres Merkmal der vorliegenden Erfindung darin zu sehen ist, daß ein solcher Taktzyklus sofort nach einer vorgegebenen kurzen Dauer nach Entfernung des vorübergehenden Haltesignales

709883/0944

BADORlGiNAL /AH

ausgelöst wird. Es liegt auf der Hand, daß all diese Funktionen mit einer unterschiedlichen Logikstruktur oder einer unterschiedlichen Anordnung von Gatterelementen verwirklicht werden können, ohne daß hierbei der Rahmen der vorliegenden Erfindung verlassen wird.

709883/0344 BAD

Leerseite

■u-\\_

OÄff

Claims

HONEYWELL INFORMATION SYSTEMS INC. 11. Juli 1 Smith Street 5T01 5Iif] Ge Walthan, Mass., UEA Taktsvstem Patentansprüche:

1.jTaktsystem mit einer Verzögerungseinrichtung, deren Ausgang auf den Eingang zurückgeführt ist, gekennzeichnet durch eine Gatteranordnung (12,14) am Eingang der Verzögerungseinrichtung (10) mit zwei Eingängen und einem Ausgang, wobei der Ausgang der Verzögerungseinrichtung (10) auf den ersten Eingang der Gatteranordnung (12,14) und der Ausgang der Gatteranordnung (12,14) auf den Eingang der Verzögerungseinrichtung (10) geschaltet ist, und wobei dem zweiten Eingang der Gatteranordnung (12,14) ein Steuersignal zugeführt wird, welches in einem ersten Zustand das Taktsystem zur Erzeugung eines Taktzyklus freigibt und in einem zweiten Zustand die Erzeugung eines Taktzyklus verhindert.

2. Taktsystem nach Anspruch 1, dadurch gekennzeichnet , daß die Gatteranordnung umfaßt: ein erstes Gatter (12) mit zwei Eingängen und einem. Ausgang, wobei der Ausgang des Gatters (12) den Ausgang und der eine Eingang des Gatters den ersten Eingang der Gatteranordnung bildet; und

ein zweites Gatter (14) mit zwei Eingängen und einem Ausgang, wobei der eine Eingang des zweiten Gatters den zweiten Eingang

709883/0944

ORIGINAL INSPECTH)

der Gatteranordnung bildet, der Ausgang des zweiten Gatters (14) auf den anderen Eingang des ersten Gatters (12) geführt ist und der andere Eingang des zv;eiten Gatters (14) mit dem Ausgang des ersten Gatters (12) verbunden ist.

3. Taktsystem nach Anspruch 2, gekennzeichnet durch NAND-Gatter (12,14) als erste und zweite Gatter.

4. Taktsystem nach Anspruch 2, gekennzeichnet durch an die Verzögerungseinrichtung (10) angeschlossene Logikeinrichtungen (18-1,18-2) zur Erzeugung von Taktimpulsen während des Taktzyklus, wobei die Taktimpulse eine kürzere Dauer als der Taktzyklus auf v/eisen.

5. Taktsystem nach Anspruch 1, dadurch gekennzeichnet , daß die Gatteranordnung (12,14) eine ihr anhaftende Verzögerung aufweist, mit welcher die Zustandsänderung des Steuersignales am Steuereingang am Ausgang der Gatteranordnung wirksam wird, so daß die Freigabe der Erzeugung des Taktzyklus nach der der Gatteranordnung anhaftenden Verzögerungszeit wirksam wird.

6. Taktsystem nach Anspruch 2, dadurch gekennzeichnet , daß das erste Gatter (12) auf einen Wechsel des Steuersignales vom ersten in den zweiten Zustand anspricht und die Takterzeugungseinrichtung in die Lage versetzt, die Erzeugung desjenigen Taktzyklus zu vollenden, der beim Zustandswechsel des Steuersignales erzeugt wurde.

7. Taktsystem nach Anspruch 1, gekennzeichnet durch in der Gatteranordnung enthaltene und auf eine Änderung des Eteuersignales vom ersten in den zweiten Zustand ansprechende Mittel zur Freigabe der Takterzeugungseinrichtung zwecks fortgesetzter Erzeugung desjenigen Taktzyklus, der beim Wechsel des Steuersignales vom ersten in

709883/09U

2731338

den zweiten Zustand vorlag und gekennzeichnet durch weitere in der Gatteranordnung enthaltene und auf eine Änderung des Steuersignales vom zweiten in den ersten Zustand während des vorliegenden Taktzyklus ansprechende Mittel zur Freigabe der Takterzeugungseinrichtung zwecks Erzeugung eines anderen Taktzyklus direkt nach dem vorliegenden Taktzyklus.

8. Taktsystem nach Anspruch 1, gekennzeichnet durch eine Verzögerungsleitung (10) als Verzögerungseinrichtung.

9. Taktsystem nach Anspruch 4, dadurch gekennzeichnet , daß die Logikeinrichtungen (18-1,18-2) erste und zweite Gatter (20,22) mit ersten und zweiten Eingängen und einem Ausgang umfassen, wobei am Ausgang des zweiten Gatters (22) der Taktimpuls abgenommen wird, die ersten Eingänge beider Gatter an die Verzögerungseinrichtung (10) in der Weise angekoppelt sind, daß der erste Eingang des ersten Gatters (20) näher als der erste Eingang des zweiten Gatters (22) am Eingang der Verzögerungseinrichtung liegt, und wobei der Ausgang des ersten Gatters (20) mit dem zweiten Eingang des zweiten Gatters (22) und der Ausgang des zweiten Gatters (22) mit dem zweiten Eingang des ersten Gatters (20) verbunden ist.

709883/0944