JPS5881334A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS5881334A
JPS5881334A JP56179692A JP17969281A JPS5881334A JP S5881334 A JPS5881334 A JP S5881334A JP 56179692 A JP56179692 A JP 56179692A JP 17969281 A JP17969281 A JP 17969281A JP S5881334 A JPS5881334 A JP S5881334A
Authority
JP
Japan
Prior art keywords
clock
inverter
supply
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56179692A
Other languages
English (en)
Other versions
JPH0411884B2 (ja
Inventor
Masaru Shibukawa
渋川 勝
Hideo Nakamura
英夫 中村
Kiyoshi Matsubara
清 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56179692A priority Critical patent/JPS5881334A/ja
Priority to US06/437,674 priority patent/US4570219A/en
Priority to KR8205080A priority patent/KR880000337B1/ko
Priority to GB08232104A priority patent/GB2109188B/en
Priority to DE19823241786 priority patent/DE3241786A1/de
Publication of JPS5881334A publication Critical patent/JPS5881334A/ja
Publication of JPH0411884B2 publication Critical patent/JPH0411884B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30076Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083Power or thermal control instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/226Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096Synchronous circuits, i.e. using clock signals
    • H03K19/0963Synchronous circuits, i.e. using clock signals using transistors of complementary type

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発g4ilt、低消費電力化に適したMO8回路に係
シ、特に非動作状態時に低消費電力化が図れる相補型M
O8回路に関する。
従来、大規模集積回路で消費電力を低減する方法として
は動作する必要のない期間は電源供給を停止する方法と
、相補型MO8回路のようにその消費電力がクロック周
波数に比例するようなものはクロック周波数を下げるか
、クロックの供給を停止する方法がある。第一の電源供
給の停止を実現する方法としては第1図に示すようにス
イッチ回路で内部への電源供給路を切断することがある
図中のブロック4はいつも動作している回路であシ、プ
nツク5は動作する必要のないときは電源供給が停止さ
れる回路である。電力は電源端子1から接地端子1′へ
電流が流れたとき消費されるのでブロック5の動作が不
必要なときはスイッチ素子3を制御信号2で切断状態に
することで1から1′へのブロック5を通る経路を切り
これによって消費電力の低減をはかる。この場合、ブロ
ック5に含まれる記憶素子の内容は全て破壊されること
や、スイッチ素子のもつ抵抗などでブロック5への供給
電源電圧が下がること、さらに回復時に電源供給が安定
するまでにミリ秒単位の時間が必要で応答が遅くなると
いった問題点を有する。
つぎに相補型MO8回路にお込てクロック周波数を下げ
るか、またクロック供給を停止するかという方法である
が、これは先に述べた電源供給停止に比べて電源電圧の
低下や回復時の応答性といった問題はなく、記憶内容も
、系を構成する回路がすべてスタティック回路であれば
保護される。
相補型MO8回路の消費電力は大別して、入力信号変化
時に一時的にpm電界効果型トランジスタ(9MO8)
とn型電界効果型トランジスタ(nMO8)が同時にオ
ン状態になりこれによって9MO8側からn M 08
 @へ流れる貫通電流によるものと出力につく容量負荷
への充放電電流によるものからなる。一般に貫通電流は
充放電電流に比べて1桁以上小さいので充放電電流が相
補型MO8回路の消911!力を決定しているとみても
良い。今回路系の中の歪番目の回路の出方容量を輸、回
路出力が変化する回数をf1%電源電圧をVとすると、
この回路系の消費電力PはP口ΣCsV”f。
となシ、消費電力Pを小さくするためには出力変化回数
f、を小さくすれば良いことがわかる。個々の出力変化
数f、を小さくするためKは回路系のり闘ツク周波数を
下げれば良い。
MO8回路には信号が変化しないときも内に包まれる回
路の人出力の信号の電圧レベルが確定しているスタティ
ック回路と、りはツクによって論理が活性化されるダイ
ナミック動作がある。
一般にダイナミックMO8回路を含んだ論理回路と同一
の機能を完全なスタティックMO5回路のみからなる論
理回路で達成しようとすればスタティック回路のみで実
現した方が素子数は多くなっている。集積回路では集積
規模が大きくなっている反面、搭載する回路の規模もさ
らに大きくなってきているので素子数の面からダイナミ
ック回路を使用する必要がある。
しかし、相補型MO8を用いたダイナミック回路では、
充放電に伴なう消費電力を下げる目的でクロック周波数
を下げると貫通電流が増大し、これに伴なう消費電力が
増大してくるという問題が起こる。第2図にその原理を
示す。第2図(1)は相補型MO8)ランジスタを用い
たダイナミックインバータ回路10を示す。回路10は
、二つのp M OS 、 Q pt −Q P!と二
つ+Z)0MO8,Q、1゜QN、とを直列接続したも
のからなシ、トランジスタQP1*QN!のゲートに入
力信号工が印加され、トランジスタQs1*QP1のゲ
ートにはそれぞれクロックφおよびそれを反転して得ら
れるクロックφが印加されている。クロックφが備レベ
ル)$2>1”)”(低レベル)のとき入力信号工の逆
極性の信号OUTが出力され、φが“0°、φが°1°
になるとこれらのクロックの変化前の状態を保持する回
路である。この回路でクロックの供給を停止し、φが°
01、φが°1°の状態に保つと、このクロックをゲー
ト信号と□して受けているpMos、Q、およびn M
 OS 、 Q Jはオフ状態になシ、出力は浮いた状
態で前に充電した電荷でもって出力電圧レベルを保持す
る。クロックが停止した状態が継続すると出力容量Cに
蓄積された電荷は徐々に漏れ電流として放電されるため
OUTは°1°と°0°との中間の電圧レベルに移行し
てくる。もしこのときこのダイナミック回路の出力’O
U T t−スタティックインイく一夕回路12の入力
とすると、このインバータ回路12への入力電圧が中間
レベルとなるため、pMO8QBおよびn MOS 、
 Qmsが同時にオン状態になシ、両トランジスタを貫
通電流が長期にわたって流れるようになる。その結果定
常動作時には充放電電流に比べて無視できた貫通電流が
無視できなくなシ、全体として動1、時の充放電電流よ
〕消費電力が大きくなる。したがって、本発明の目晶は
クロックがオフとなっても、貫通電流が流れないように
出力信号が中間レベルとな°るようなダイナミンク回路
の出力′1圧を高レベルもしくは低レベルの確定した電
圧レベルにクランプする手段を供するものでおる。
以下、本祐明を実施例にしたがい説明する。
第3図は本発明による相葡城MO8Lg回路金用いりf
fイクロコ/ピユータでるる。
プロセッサ部は命令レジスl (IR)207゜マルチ
プレクーtj(MPX)208.マイクロ命令アドレス
レジスタ(MAR)209.マイクロ命令t−記僧した
ROM (μ凡OM)210.コントロールレジスタ2
11.演Jl!It(ALU)212゜レジスタファイ
ル213.愼械#1#令金記憶する続出し専用メモリ(
ROM)205.データを格納するラレダムククセスメ
モリ(RAM)206カラする。コントロールレジスタ
211に絖出さgたマイクロ命令によりレジスタファイ
ル213゜ALU212#!が制#される。後述するよ
うに、マイクロ命令のもフィールドに異なる遅処時間を
与えるためのインバータ226〜229がコントロール
レジスタ211に接続さnている。第3図の装置はさら
にタイマ201とシリアルインタフェース202とクロ
ックφ重とそれと電なシのないクロックφ、(第4図)
の発生器(CPG)204とを有する。
タイマ201.シリアルインタフェース202゜ROM
205.RAM206.ALU212゜lR207はバ
ス207を介して相互に接続さnている。
本装置の大部分は、消費電力と回路設計の谷易さを考え
て、相補型MOSスタティックIgl路にてm成されて
いる。しかし遅蝙用インバータ226〜228はIg1
wI累子数低諷のために相補WMOSダイナ電ツク回路
にて4成されている。
本実施例紘、慎械飴命令列の実行終了後に、消費電力の
低下のためにプロセラを部へのクロックの供給を停止す
るようになっている。その猿、割込み信号が発生された
場合にクロックの供給全再開する。このため、クロック
供給は二つに分けて行なわれる。割込み発生に関連する
タイマ201とシリアルインタフェース202へUCP
G204からクロックφ1.φ* k@304 f介し
て供給しつづける。
通常動作時には、ROM205. l(、ムM2O6゜
レジスタファイル213.La2O2,μル0M210
には、アンドゲート223を介してCPG204から出
力さnるクロックφ、d222−1を介して供霜し、マ
イクロアドレスレジスタ(MA几)209.コノトロー
ルレジスタ211には、オアゲート222を介してCP
G204から出力されるクロックφmを供給する。一方
、クロック停止は後述するように、7リツプフロツグ(
FF)2030往用により、オアゲート222゜アンド
ゲート223の出力を一定レベルに保持することにより
行なわれる。
なお、イ7バータ306.308はそれぞれ繊222−
8,223−a上の信号を反転した信号音そtLf:n
fdi222二””’* 223  aに出力するもの
で、これらの反転信号は後述するようにダイナミックイ
ンバータ226〜228により利用される。
本実施例は、クロックの停止時と再開時の装置−作に4
1黴があるが、まず、通常動作時のプロセラす部の前作
を第4図を参照して説明する。
クロックφ、(第4図(a))の立上がりに同期してR
OM205から機械語命令が絖出さn、クロックφ雪 
(第4図Φ))の立上がりに同期してlR207に保持
される。したがって、lR207の出力が変化するのは
クロックφ、の立上がシ時でおる(84図(C))。な
お、@械暗命令続出しのたメツIg1wI(たとえばプ
ログラムカウンタ)は簡単化のために図示されていない
。マルチプレクサ208は、後述するように、lR20
7に新たに機械語命令がセットされたときには1凡20
7円の機械語のオペコードの出力を選択するように構成
されている。すなわち、マルチプレクサ208t−iI
R207からのオペコードを選択して、このパ■・法 オペコードに対するマイクロ命令シーケンスの先頭のマ
イクロ命令アドレスを発生し、MAR209に送出する
ようにm成されている。MA几209はクロックφ1が
°1@(尚レベル)のときに、マルチプレクサ208か
らの人力に;f:のままスルーして出力し、クロックφ
、の立下が9に応答して、この入力をラッチして出力す
るものでるる。
したがって、Ma[209の出力はφ、の立上がシごと
に変化する(第4図−))。μRUM210μクロック
ψ、が^レベルの間、そのときのMAR209で指定さ
れるマイクロ命令を出力しつづけ、クロックφ、の立下
がシに151期して、絖出されたマイクロ命令を保持し
たうえでコノトロールレジスタ211に送出する。した
がって、p几0M21Gの出力はクロックφ、の立上が
シごとに変化fる(第4図(e))。コントロールレジ
スタ211はMAR209と同じように、クロックφ、
の立下が9に応答して絖出さnたマイクロ命令を2ツチ
する。したがって、レジスタ211の出力はクロックφ
1の立上がりことに変化する(第4図(f))。
マイ“クロ命令は5つのフィールドからなシ、左側04
つのフィールドは、コノトロールレジスタのフィールド
211−a〜211−dにストアされる。フィールド2
11−b〜211−dはレジメタ7アイル213.AL
U212等を制御する情報を含む。211−aは本発明
において新たに付訓さnたフィールドでクロックの停止
を制御するビットを含み、通常のクロックを停止させな
いマイクロ命令においてに1o”となっている。マイク
ロ命令の第5のフィールドに、次のマイクロ命令のアド
レスを含み、こnr+、コノトロールレジスタ211を
介さずに、マルチプレクサ208に入力されている。
q!rmm*命令の実行ルーチンの最後のマイクロ命令
の1@5のフィールドには、マイクロ命令シーケンスの
終了を示す情報が含まれている。この第5のフィールド
はマルチプレクー7208に入力されていてそれを制御
するのに用いられる。マルチプレクt208の選択動作
’k tlilJ #する個の信号はオアl’ −ト2
21’を介して入力される信号でるる。
この信号は後述するように割込み信号である。マルチプ
レクf208框、μROM210から絖出さルた→イク
ロ命令が次のマイクロ館令アドレスを示しているときは
、これt−選択し、μBOM210から絖出さ才したマ
イクロ命令の第5フイールドが、マイクロ命令シーケン
スの最後を示している場合には(1)そのときオアゲー
ト221から割込み信号が入力されていないときにはI
几207のオペコードを遇択し、■)割込み信号が人力
されているとぎには、割込み処理のためのマイクロ命令
シーケンスの元塘アドレス=S圧し、MAR209に送
出するようになっている。このようなマルチプレクサは
公知でめる。なお、割込み処理のマイクロ命令シーケン
スの終了後は、削込み要因に応じた愼械語命令列の先頭
の命令がlR207にセットさnるがこれらに関与する
LgJ路は公知なので図示していない。
こうして、本装置においては、従来と同じく、機械語命
令列マイクロ命令シーケンスで実行し、シーケンスの終
りになるごとに、次の機械語命令を几0M205からl
R207にセットし、新たにセットされた機械語命令に
対するマイクロ岐令シーケンスを実行する。こうして−
遅の機械語命令列全実行する。この際、各マイクロ命令
シーケンスの、終了時に割込み信号が入力さnてぃnば
、次の機械語命令の実行にかえ、割込み処理のマイクμ
プログ2Aが実行される。なお、第3図では、簡単化の
ために、次の機械語命令を絖出すためのigIjli!
+(プログラムカウノタ等)は省略されている。
ここでインバータ226〜229の動作について6明す
る。コントロールレジスタ211にストアされたマイク
ロ命令のフィールド211−b〜211−dは、すでに
述べたごとく、6橿の市1」御情報を含んでいる。これ
らのフィールド内の制御情報線すべて同時に利用される
のでなく、Jtfiにタイ電ングtずらせて利用される
。たとえば、レジスタファイル213内のデータを続出
し、ALU212においてこのデータに対して所望の演
J!を施し、演S#米をレジスタ7アイル213F3に
記憶するマイクロ岐令がレジスタ211にセットされた
場合(第4図、(f)の斜線部)、レジスタファイト、 ル213の−出しを指示する制御情報がフィールド21
1−bからアンドゲート224に送出され、クロックφ
鵞の1上がフにIWldして、Vジスタフアイル213
に読出し指令Rが出される(第4図(」))。レジスタ
ファイル213から続出されたデータは線232を介し
てALU212に送出される。このALU212に対す
る演舞指令はフィールド211−dから与えられる。す
なわち、 フィールド211−dはダイナミックインバ
ータ228にょシ、クロックφ!の立上がシから次の立
上が9まで保持される(第4図@)f+側部)、インバ
ータ2289出カ228−aは、信号の憾性を反転する
ために設けたスタティックインバータ229により#2
29−at−介してALU212に供給gれ、6 (第
4図(す)@ALU212にレジスタフディル213か
ら読み出さiしたデータをm 229− aが°1°と
なっている間(φ鵞の立ち上シから次のφ宜の立ち上り
までの閾)に演舞し、結果tバッファレジスタ31Gに
送る。レジスタ310は、線223−aから入力さnる
クロックφ、の立ち下がシでこの結果を保持し、φ鵞が
°l”の期間中その内容を保つ(第4図(k))。演鼻
結釆はバッファレジスタ310よシレジスタファイル2
13に出力すれる。書き込み制御を指示するt!′擢は
フィールド211−Cがダイナミックインバータ226
にょシクロツクφ、の立上がシから次の立上がシまでの
1周期の間保持されて−226−aに出力される(g4
図億)斜線部)。さらに、ダイナミックイア1<−1’
226の出力226−aid、クロックφ。
の立上がシから次の立上がりまでの1周期の間、ダイナ
ミックインバータ227にょシ保持さn1巌227−a
に出刃される(亀4図中)斜線部)。
インバータ227の出力227−aは巌223−a7に
介して送らnたφ、とともにアンドゲート225に入力
され、このゲートにょシ薔き込み指令W(m4図(4,
1)が生成され、レジスタファイル213はムLU21
0の出力データをレジスタ内にφ禦の立ち下がシで取シ
込み保持する。
このように、インバータ列228と229はALU21
2iC対する演算指令フィールド211を半周期遅砥す
る作用をし、インバータ列226と227は書込み指令
フィールド211− Cを1周期遅延してレジスタファ
イル213に与えル作用をする。
このように、コントロールレジスタ211の内容を過当
なタイミングでALU212、レジスタファイル等に与
えるためには、笑−にV工多数のインバータ列が設けら
nているが、ここでは例示的に二つのインバータ列のみ
を示した。
以下に、クロックの停止時のt1b作tg明する。
本実施例では、1威慎語命令列の載嵌にクロック停止を
実行するための命令(以下これ會スリーブ酪令と呼ぶ)
が設けられている。谷愼械饋命令のマイクロ命令シーケ
ノスは谷命令共通の命令フェッチルーチンと各岐令嵜有
の実行ルーチンからなってする。スリーブ命令の実行ル
ーチンt−gs図を参照して説明する。この実行ルーチ
ンtよ4つのマイクロ命令P1〜P4からなっている。
命令P1はプログラムカフ/り(図示せず)の制御に関
するもので、クロック停正動作に入る前のフェッチルー
チンに関連した制#會行うものでめシ、クロック停止I
IIB作とm接閑保がないので詳細な説明は省略する。
この命令の仄アドレスフィールド(#!Q 5フイールド)には、次の命令(P2)のアドレスN、
ム、が入っている。
この命令の次アドレスフィールドに基づき、次の命令P
2がμ几0M210から続出さn1コントロールレジス
タ211μ、クロックφ1の立上が9からψ、の次の立
上が9まで、この命令P2を出力する(第6凶(e) 
)、この命令にクロック停止を指示するマイクロ命令で
、コントロールレジス/211内のitフィールド21
1−8のクロック停止ビットはlとなっている。このク
ロック停止ビットはアンドゲート300に入力される。
このゲート300への個の入力に、クロックφ!−t”
、CPG204から直徴供絽さnている(供給のための
信号線は省略しである)。したがって、クロック停止ビ
ットは、クロックφ、の立上が9に同期してアリツブフ
ロップ(FF)203のセット端子S4C入力される。
このFF203は公知のマスタスレーブmFFで6って
、勤拝匍」御クロックとして、クロックφ、がCPG2
04からクロック端子CLKに直接供給されている(供
給のための1ぎ号νfMは省略さルている)。FF20
3は、この端子CLKかり入力されるクロックφ、が“
loのときの入力慣号に応答して内部状態が変化し、こ
のクロックφ、の立下シ時に、この内部状態の変化に応
じて非反転出力Qと反転Qを変化するようになっている
。飲込すゐように、FF203に通だのIJJfr一時
ににリセット状態にめる。
今の場合、命令P2の停止指示ピッ)1がアントゲ−)
300−i介して端子Sに入力されて、FF203がセ
ットされ、クロックφ、の立下がシ時にFF203の非
反転出力Qが@l”となる(第6図(f))。同時に反
転出力Qが°0°となる。オアゲート222の出力22
2−aは、この出力Qに応答してクロックφ、の立下が
9の後は ノベルとなり、アンドゲート223の出力は
、この出力互に応答してクロックφ鵞の立下がりの後は
低レベルとなる(第6図@))。こうして、プロセッサ
部へのクロックの供給が停止される。
この命令P2の第5フイールドには次の命令(P3)の
アドレスN、A、が記憶されている。すでに説明したご
とく、コントロールレジスタ211におる命令(今の刻
ではP2)の第5フイールドはこの命令がμ几0M21
0から続出されたとき、ただちに、マルチプレクサ20
8’(H介してMA几209に入力されておシ、クロッ
クφ1の立上がり時に次のマイクロ命令(P3)の式出
しが開始される。したがって、上述のクロック停止mi
?Jでに、MA几209には命令P3のアドレスがラッ
チされてお!り<第6図(C))、μ几0M210がら
は命令P3が絖出さnている。上述のごとく命令P2に
よシクロツクφ8.φ、が停止した時点でq、線222
−a上のクロックφ、は低レベルに変化さnる。したが
って、μROM210はd田した命令P3を2ツテする
とともにそt′Lcコントロールレジスタ211に出力
する。この後、クロッ/φ意のレベル変化がないのでμ
ROM210の出力は命令P3のままとなる(第4図(
d))。一方、コントロールレジスタ211は、クロッ
クφ、が、クロック停止時に島レベルに変化されるのに
応答して、この命令P3の内容τそのままスルーさせて
出力する。μROM210の出力はクロック停止中は命
令P3のままでるる。したがって、コアトロールレジス
タ211の出方ニ岐令P3のままとなる(第4図(イ)
)。なお、クロック停止中は、クロックφ1のレベル変
化がないので、コアトロールレジスタ211はこのs令
pattツテすることばない。命令P3は、FF203
のセット端子への入力を0とし、割込み信号が発生L7
Cとき−221−at−介してFF203にリセットす
るための命令で七の第lフィールドにめるクロック停止
ヒツトμ0でるる。したがって、クロック停止中はアン
ドゲート300が閉じられ、FF2030セツト入力は
0に保たれる。また、この命令はレジスタファイル21
3 、 ALU212等に対する何らの動作t−要求し
ない無幼緒令であり、フィールド211−b 〜211
−dKは何らの制御ffI報を含まない。つl)スリー
ブ命令終r時まではレジスタファイル213の同各を変
化させない。この命令P3の第5フイールドは、離合P
3がμRUMからd出さnたときたたちにマルテプレク
v208に送出される。この第5フイールドは次の命令
P4のアドレスを示している。したがって、この命令P
4のアドレスはマルテプレク′9″208を介してMA
R209に入力される。
り四ツク停止時にはクロックφ1は高レベルに保持され
るのでMAR209は、この命令P4のアドレス金スル
ーさせて出力する。クロック停止中線、μROM210
の出力が変化しないのでMAR209の出力は命令P3
のアドレスのままでりる(g6図(c))。なお、クロ
ックφ、のレベルカ質化しないので、MAR201J、
この命令P3のアドレスをラッチにしない。
こうして、クロック停止中は、μROM210から命令
P3が読出され、コアトロールレジスタ211からこの
命令が出力され、MAR209からは命令P4のアドレ
スが出力さ、、れた状態が保持される。μROM210
.コントロールレジスタ211、MAR209およびレ
ジスタ7ナイル213はスタチックMO8回路にて構成
されている。したがって、これらの回路にクロックが供
給されなくても、七nらの回路の状態は変化しない。
クロック停止によりダイナミックLgl路にて構成され
ているインバータ226〜228.ALU212、几A
M206による螺力YF5費が低減される。
一方、クロックφ、l φ、は、この間、タイマ201
とシリアルインタフェース202にycNされつづける
。タイマ201はこnらのクロックを受けてタイマ動作
し、−短時間ことに刷込み信号=i巌201−aic%
生する。またシリアルインタフェース202は、シリア
ル人力が[202−at介して外部から入力されたとき
に割込み信号を巌202−bK元庄する。割込み信号は
さらに外部から直接線230を介して外部から入カレう
るようになっている。これらの割込み猪号はオアゲ−)
221に入力さ几、オアゲート221の出力は巌221
−aを介してアンドゲート302’li−開くのに用い
らnる。アンドゲート302には、プロセラtSへのク
ロックφ1.φ、の供給停止中でも、クロックφ、が供
給されている。アントゲ−)302の出力はFF203
のリセット4子に供給されているので、割込み信号がオ
アゲート221に入力された後、クロックφ、の立上が
シに応答して、FF203はリセットされ、φ、の立ち
下がシでその出力Q、Qが反転される(第6凶億))、
これに伴ない、オアゲート222およびアントゲ−ト2
23から−4:nそれ正規のクロックφ1.φ!が!2
22−a、223−aに供給され始める。こうして、プ
ロセッサ部では、再びマイク四命令シーケンスの実行を
再開する。このとき、スリーブ命令に対するマイクロ命
令シーケンスの!Aシのマイクロ命令が実行される。ま
ず−222−a、223−a上にクロックφ8.φ。
が供給され始めφ、が°0“、φ意が°1°にキなると
、クロック供給停止中スルー動作をしていたコントロー
ルレジスタ211がすでに読出されていたマイクロ命令
P3を保持し、MAR209はすでに入力されている命
令P4のアドレスを保持する。一方、μROM21Gは
、MAR209から入力されている命令P4のアドレス
に基づき命令P4會院出す(jg6図(d))。コアト
ロールレジスタ211内の命令P3の谷フィールドはレ
ジスタファイル213、ALU212を起動しない情報
になっているのでこnらの状態を変化させず、つざのマ
イクロ命令P4の実行に移る。ところがつぎの命令P4
も無効能令でめるのでこれも状ljAを変化させない。
P4のマイクロ命令の第5フイールドのアドレス情報は
スリーブ命令のマイクロ命令シーケノスの終fを示して
お9、この1青報とオアゲート221から割込みが発生
じているということでマルテプ・レフ−F208は割込
φ処理のiイクロ命令シーケンスの先頭アドレス情報生
しく発生のための回路は図示せず)、こnをMA凡20
9にセットし割込み処理のマイクロ暗合シーケンスに移
行する。
以上のごとくにして、クロックの停止、書間が行なわれ
る。
第7図にダイナミックインバータ226〜228、スタ
ティックインバータ229の具体的回路411成を示す
。インバータ226はトランジスタM5〜M8の直列′
#!続からなりインバータ227VユトランジスタMl
l−M14の直列!tcgからなり、インバータ228
はトランジスタM1〜M4の匣タリ接続からなシ、イン
バータ229はトランジスタM9.M10の直列接続か
らなる。トラ7ジスタMl、M2.M5.M6.M9.
Mll、M12はPMO8でめシ、M3.M4.M7.
M8゜MIO,M13.M14は、MOSである。トラ
ンジスタM3.M7のゲートには線223−af。
介してクロックφ、が供給さnl トランジスタM12
1M6のゲートには1i223−a5介して線223−
11上のクロックφ、の反転クロッfLが供給され、ト
ランジスタM13のゲートには線222−a’i介して
クロックφ重が供給さn、トランジスタM12のゲート
には巌222−a’に介して、fi222−a上のクロ
ックφ、の反転1g号7、が供給されるようになってい
る。このように、インバータ226,227には異なる
クロックが入力されている。トランジスタM5.M8の
ゲートニハコントロールレジスタ211のフィールド2
11−Cからの人力INIが入力されており、トランジ
スタMl、M4のゲートにはコントロールレジスタ21
1のフィールド211−dからの入力IN2が入力さC
ている。トランジスタM6゜M7の接続点は−226−
af介してともに、トランジスタMll、M14のゲー
トに接続さnている。一方、トランジスタM2.M3の
接続点はg 228− a z介してトラ7ジスタM9
.MlGのゲートに人力さtしている。図で、谷′1t
0226は、m226  alc捩統さnる浮遊容量を
訣わし、容量C228は、$228−aに嵌絖される浮
遊谷友を表わす。
インバータ226.228は、クロックφ、が^レベル
のときに、人力INI又はlN2O反転1M号をm 2
26− a又は228−aに出力し、クロックφ、が低
レベルのときには、そnまでの出力金床持する。インバ
ータ227は、クロックφ、が^レベルのときに、その
ときのインバータ226の出力を反転した信号を出力し
、クロックφ1が低レベルのと目に、−’tnまでの出
力全保持する。こシして、クロック供給時には、インバ
ータ226,227,228によりそれぞれ入力信号を
半局期づつ遅延し九信号が出力される。一方、インバー
タ229は、スタチックインバータで、線228−a上
の信号内反転信号を遅延なく、線229−Hに出力する
。このインバータ229は、入力IN2と同極性の信号
を発生する九めに設けたものである。このように、ダイ
ナミックインバータを複数段直列に接続することにより
、コントロールレジスタ211の各フィールドの信号を
半周期単位で適当な時間遅延して出力することができる
。しかもクロック停止時にはダイナミックインバータの
出力の変化(出力容量0226.C228の充放電がな
いので、これらのインバータにおける消費電力を減らす
ことができる。しかし、この場合、次の問題が起こりう
る。クロック停止時にFilii222−a、223−
a上cvytsyy信号φ8.φ雪は1”、線223−
a、222−a上のクロック−1,φ重が10°となっ
ている。
ダイナミックインバータ226,228は9MO8゜M
6.M2のクロック入力が@1@、n M O8M7.
M3のクロック入力が“0”となっていて、これらのト
ランジスタM2.M3.M6.M7はオフ状態になって
いる。したがって226−a#228−aはクロック停
止前の出力(容量C226゜C228に貯えられた電荷
量)を保持する。ダイナミックインバータ227ではこ
れとは逆にクロックφ、が入力しているnMO8,Ml
2゜9MO8,Ml3が両方ともオン状態となり、イン
バータ227はスタティックインバータ229と同じ動
作をする。つまりインバータ227は入力228−8の
反転信号を線227−8に遅延なく出力する。この状態
が長時間続くと容量C226゜C228に貯えられた電
荷は漏れ電流により徐々に減少していく。つまり線22
6−8又は228−aの電圧レベルが低下していき、°
O”と@1”の電圧レベルの間の電圧しでルになる。こ
のときトランジスタM9.Ml O,Ml 1.Ml’
4はすべてオン状態となり、インバータ227,229
で貫通電流が流れて消費電力が増大することになる。
したがって本発明ではクロック停止時にクロック入力の
トランジスタがオフ状態になるダイナミックインバータ
226,228の出力線226−a、228−8にクロ
ック停止時に出力レベルを°1”にクランプするための
9MO8,M2O。
M21t−接続している。これらのトランジスタのゲー
トは線234を介してFF203(第3図)の出力端子
Qに接続されている。トランジスタM2G、M21はク
ロック供給停止ではない状態、すなわちFF203の反
転出力Qが°1°のときはいずれもオフ状態にあるので
ダイナミックインバータ226,228の出力を変える
ことはない。
機械語命令列の終りでスリーブ命令が実行されると、F
F203の非反転出力Qが°1°、反転出力Qが10@
となり、トランジスタM20.M21のゲート入力は”
O′となり両トランジスタはオン状態となり線226−
1.線228−aはトランジスタM20.M21を介し
て電源線に接続され、高レベル状態を保持する。上記の
レベルはクロック停止期間中保持されるので、前述した
貫通電流を防止することができる。このときイン/り一
タ227,229の出力は@0ルベルである。
このクランプレベルは貫通電流防止のためにはトランジ
スタMllとMl4又はM9とMIOを同時にオンとし
ないレベルであればよく、具体的にはl電源電圧Vcc
  又はアース電位のいずれかであればよい。しかし、
クロック再開時の装置誤動作を防止できるように、電源
電圧又はアース電圧のいずれかを選ぶことが望ましい。
前述したごとく、割込みにより、クロック併給が合間さ
れるとき、Fpzoaの反転出力Qは1°に変化する。
この変化に対応してトランジスタM20.M21はオフ
状類となる。このとき実行すべきマイクロ命令P3はコ
ントロールレジスタ211に格絡されており、フィール
ド211−すはアンドゲート224を介してレジスタフ
ァイル213に与えられる。クロック供給開始後初めて
クロックφ、が°1”になると、アンドゲート224が
初めて開かれるが、このとき命令P3は無効命令である
ので、読出し信号Rが発生されることはない。
フィールド211−dが、インバータ228゜229を
介して人LU212に供給されるのは、クロック供給開
始後、最初に線223−a上のクロックφ、が高レベル
となったときである。命令P3は無効命令であるので、
このとき、ALU212には何らの制御信号を供給され
ない。一方、クロックφ、がクロック再開後でOレベル
にあるときは、クロック停止時のインバータ229の出
力がθレベルになるように、インバータ228の出力線
228−aのクランプ電圧を電源電圧に選んであるので
、ALU212には何らの制御信号も供給されない。
フィールド211−dHダイナミックインバータ226
,227により1周期遅延されてレジスタファイル21
3にアンドゲート225を介して供給される。したがっ
て、クロック供給再開後、111223−a上のクロッ
クφ、が二度目に1となったとき、命令P3のフィール
ド211−dがしジスタフアイル213に供給されるが
、この命令が無効命令であるので何らの書込み信号Wは
発生されない、アンドゲート225は、クロック供給後
最初に線223−a上のクロックφ、がlとなったとき
も開かれるが、このとき、アンドゲート225への入力
線227−aの信号レベルは、クロック停止時にクラン
プされていた信号線226−aのレベルの反転したもの
である。今の例では、線226−8のクランプレベルは
電源電圧に選んであるので、クロックφ宜が最初に1と
なったときも、アンドゲート225から書込み信号が出
力されることはない。
このようにクロック供給停止時のMOS)ランジスタに
よるクランプレベルをクロック供給再開後、正しくマイ
クロ命令の情報がレジスタファイル213jAL021
2等に確実に伝わるまえに、、ト 誤った制御信号がこれらに供給されないようにするレベ
ルに定めることでクロック供給開始に伴なう誤動作を防
止することができる。たとえば、第7図のインバータ2
26の入力側にさらに別のダイナミックインバータが設
けられる場合、この別のインバータの出力線のクランプ
電圧はアース電位にすることが有効である。
本発明によれば、電源供給を停止することなく、り胃ツ
ク回路の制御のみで消費電力の低減がはかれるので、再
開時の応答性、電圧マージンを劣化させずに非動作時の
低電力化を実現できる効果がある。また再開時の初期設
定シーケンスを具備することにより、前状態の保持は必
要なく、再開時に保持の必要のない記憶素子の内容の破
壊も許容できうる。
【図面の簡単な説明】
第1図は電源をスイッチングすることで低消費電力をは
かる従来例、第2図は相補型MOBのダイナミックイン
バータ回路の図とその動作のタイムチャート、第3図は
本発明によるマイクロコンピュータの概略墳成図、第4
図は第3図のプロセッサ部の動作タイミング図、第5図
はスリーブ命令のマイク曹命令シーケンスを示す図、第
6図はクロック供給停止時及び再開時の動作のタイムチ
ャート、第7図はタイミング遅延用ダイナミックインバ
ータ回路図。 226〜228・・・ダイナミックインバータ、229
−16/ ′yFJ/   図 寄 Z 図 ¥J3図 篤  4  図

Claims (1)

  1. 【特許請求の範囲】 1、相補型電界効果トランジスタからなるダイナミック
    動作をする第1のインバータと、該第1のインバータの
    出力を入力とする相補型電界効果トランジスタからなる
    第2のインバータと、該第1のインバータへのクロック
    信号の供給を制御する手段と、該クロック信号の該第1
    のインバータへの供給停止に応答して該第1のインバー
    タの出力電圧を所定の値にクランプする手段とを有する
    相補型トランジスタ回路。 2 該第2のインバータはスタチック動作をするもので
    ある第1項の相補型トランジスタ回路。 3、該第2のインバータは該制御手段からの該クロック
    供給時に該クロックに応答してダイナミック動作をし、
    該クロック供給停止時に、スタチック動作をするもので
    ある第2項の相補型トランジスタ回路。 屯 相補型電界効果トランジスタにより構成され、クロ
    ック信号に同期して機械語命令の各々をマイクロ命令シ
    ーケンスにより実行する情報処理装置であって、該マイ
    クロ命令シーケンスを記憶したメモリと、該メモリから
    続出されたマイクロ命令を保持するためのコントロール
    レジスタと、演算装置と、該コントロールレジスタに保
    持され念マイクロ命令を、その各部分に異なる遅延時間
    を与えて該演算装置に供給するための遅延回路と、クロ
    ック信号の発生器と、割込み信号の発生回路と、該クロ
    ックを敵側込み信号発生回路に常時供給する回路と、該
    メモリと該コント訪−ルレジスタと該演算装置とへの該
    クランプの供給を制御する回路とを有し、該遅延回路は
    、該異なる遅延時間を与えるための異なる数めインバー
    タを直列接続したインバータ列を複数列有し、該インバ
    ータ列は、該クロック信号に応答してダイナミック動作
    をするインバータを有し、該り四ツク供給制御回路は、
    あらかじめ定められ九特定の機械語命令に対するマイク
    ロ命令シーケンス内の特定のマイクロ命令カ該コントロ
    ールレジスタに読出されたときに、該特定のマイクロ命
    令に応答して該クロックの供給を停止し、敵側込み信号
    に応答して該クロックの供給を再開するものであること
    を特徴とする情報処理装置。 5、該クロック供給制御手段は、該クロック供給停止時
    に該ダイナミックインバータの出力電圧を所定の値にク
    ランプする手段を有する第4項の情報処理装置。 6、該クランプ手段は、その出力がスタチック動作する
    インバータに入力されているときに該ダイナミックイン
    バータの出力電圧をクランプするものである第5項の情
    報処理装置。 7、該スタチック#作をするインノ(−夕は、該りpツ
    ク供給停止時にスタチック動作をし、該クロック供給時
    にはダイナミック動作をするインバータである第6項の
    清報処理装置。 8、該クロック信号の供給再開後該クランプされた所定
    値に対する信号が該インノく一夕列の出力端に出力され
    る時点において、該信号が該演算装置を起動する信号と
    ならないように該所定値が定められてhる第5項の情報
    処理装置。
JP56179692A 1981-11-11 1981-11-11 情報処理装置 Granted JPS5881334A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56179692A JPS5881334A (ja) 1981-11-11 1981-11-11 情報処理装置
US06/437,674 US4570219A (en) 1981-11-11 1982-10-29 CMOS Circuit with reduced power dissipation and a digital data processor using the same
KR8205080A KR880000337B1 (ko) 1981-11-11 1982-11-10 상보형 트랜지스터 회로 및 그를 사용한 정보처리 장치
GB08232104A GB2109188B (en) 1981-11-11 1982-11-10 An improved cmos circuit and an information processor utilizing the cmos circuit
DE19823241786 DE3241786A1 (de) 1981-11-11 1982-11-11 Cmos-kreis mit einem verminderten leistungsverlust und diesen kreis verwendender digitaler datenprozessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56179692A JPS5881334A (ja) 1981-11-11 1981-11-11 情報処理装置

Publications (2)

Publication Number Publication Date
JPS5881334A true JPS5881334A (ja) 1983-05-16
JPH0411884B2 JPH0411884B2 (ja) 1992-03-02

Family

ID=16070200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56179692A Granted JPS5881334A (ja) 1981-11-11 1981-11-11 情報処理装置

Country Status (5)

Country Link
US (1) US4570219A (ja)
JP (1) JPS5881334A (ja)
KR (1) KR880000337B1 (ja)
DE (1) DE3241786A1 (ja)
GB (1) GB2109188B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024790A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd 同期クロツク発生回路
JPS61289725A (ja) * 1985-06-18 1986-12-19 Matsushita Electric Ind Co Ltd ダイナミツク論理回路の誤動作防止回路
JPS63292246A (ja) * 1987-05-25 1988-11-29 Nec Corp プログラム評価装置
JP5187303B2 (ja) * 2007-02-26 2013-04-24 日本電気株式会社 デュアルレイル・ドミノ回路、ドミノ回路及び論理回路
CN115033519A (zh) * 2022-06-30 2022-09-09 中国科学院长春光学精密机械与物理研究所 长时间工作的探测器spi寄存器的预防打翻方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780843A (en) * 1983-11-07 1988-10-25 Motorola, Inc. Wait mode power reduction system and method for data processor
JPS60254928A (ja) * 1984-05-31 1985-12-16 Nec Corp セツト・スタンバイ通信方式
AU578569B2 (en) * 1984-05-31 1988-10-27 Nec Corporation Hot standby communications system
US4825407A (en) * 1984-07-26 1989-04-25 Miles Inc. Method and circuit for controlling single chip microcomputer
JPS6145354A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
US4736119A (en) * 1987-02-04 1988-04-05 American Telephone And Telegraph Company, At&T Bell Laboratories Dynamic CMOS current surge control
JPH02201516A (ja) * 1989-01-31 1990-08-09 Toshiba Corp パワーセーブ方式
CA2063413C (en) * 1989-06-30 2000-08-15 Leroy D. Harper Computer power management system
US5355503A (en) * 1990-05-31 1994-10-11 National Semiconductor Corporation Event driven scanning of data input equipment using multi-input wake-up techniques
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
AU8908691A (en) * 1990-10-12 1992-05-20 Intel Corporation Slow memory refresh in a computer with a limited supply of power
US5287298A (en) * 1990-10-23 1994-02-15 Matsushita Electric Industrial Co., Ltd. Oscillation control apparatus for a portable battery-driven terminal
JPH0511876A (ja) * 1990-12-25 1993-01-22 Mitsubishi Electric Corp デイジタル回路装置
FI88657C (fi) * 1991-02-12 1993-06-10 Nokia Mobile Phones Ltd Foerfarande foer att minska stroemfoerbrukningen i en mobiltelefon
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power
US6343363B1 (en) 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5420808A (en) * 1993-05-13 1995-05-30 International Business Machines Corporation Circuitry and method for reducing power consumption within an electronic circuit
DE4321315C1 (de) * 1993-06-26 1995-01-05 Itt Ind Gmbh Deutsche Takterzeugungsschaltung für taktgesteuerte Logikschaltungen
US5677849A (en) * 1993-11-08 1997-10-14 Cirrus Logic, Inc. Selective low power clocking apparatus and method
US5467042A (en) * 1993-11-08 1995-11-14 Cirrus Logic, Inc. Low power clocking apparatus and method
JPH0934867A (ja) * 1995-07-24 1997-02-07 Mitsubishi Electric Corp マイクロコンピュータ
US5825648A (en) * 1996-03-26 1998-10-20 Casio Phonemate, Inc. Backup system for a time of day clock in an electronic device
JPH10326129A (ja) * 1997-05-23 1998-12-08 Mitsubishi Electric Corp 半導体装置
US7032119B2 (en) * 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US7228441B2 (en) 2000-09-27 2007-06-05 Huron Ip Llc Multi-server and multi-CPU power management system and method
US20070245165A1 (en) * 2000-09-27 2007-10-18 Amphus, Inc. System and method for activity or event based dynamic energy conserving server reconfiguration
US7822967B2 (en) * 2000-09-27 2010-10-26 Huron Ip Llc Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices
USRE40866E1 (en) 2000-09-27 2009-08-04 Huron Ip Llc System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment
US20030196126A1 (en) * 2002-04-11 2003-10-16 Fung Henry T. System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment
US20060248360A1 (en) * 2001-05-18 2006-11-02 Fung Henry T Multi-server and multi-CPU power management system and method
US7388248B2 (en) * 2004-09-01 2008-06-17 Micron Technology, Inc. Dielectric relaxation memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50103965A (ja) * 1974-01-14 1975-08-16
JPS51113415A (en) * 1975-03-28 1976-10-06 Toshiba Corp Key reading system and devices
JPS5368051A (en) * 1976-11-29 1978-06-17 Sharp Corp Integrated circuit device
JPS53116750A (en) * 1977-03-23 1978-10-12 Citizen Watch Co Ltd Portable electronic unit
JPS53149450A (en) * 1977-06-01 1978-12-26 Hitachi Maxell Ltd Inner cutting blade unit of reciprocating electric razor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164666A (en) * 1976-06-08 1979-08-14 Toyko Shibaura Electric Co., Ltd. Electronic apparatus using complementary MOS transistor dynamic clocked logic circuits
JPS533120A (en) * 1976-06-30 1978-01-12 Canon Inc Control circuit
US4134073A (en) * 1976-07-12 1979-01-09 Honeywell Information Systems Inc. Clock system having adaptive synchronization feature
US4241418A (en) * 1977-11-23 1980-12-23 Honeywell Information Systems Inc. Clock system having a dynamically selectable clock period
US4171539A (en) * 1977-12-19 1979-10-16 The Bendix Corporation Power strobed digital computer system
JPS54144152A (en) * 1978-04-28 1979-11-10 Sharp Corp Integrated circuit device
US4316247A (en) * 1979-10-30 1982-02-16 Texas Instruments, Inc. Low power consumption data processing system
DE2951162A1 (de) * 1979-12-19 1981-07-02 Casio Computer Co., Ltd., Tokyo Vorrichtung zum steuern des energieverbrauchs fuer eine elektronische digitale datenverarbeitungsvorrichtung
US4434465A (en) * 1981-04-13 1984-02-28 Texas Instruments Incorporated Shared microinstruction states in control ROM addressing for a microcoded single chip microcomputer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50103965A (ja) * 1974-01-14 1975-08-16
JPS51113415A (en) * 1975-03-28 1976-10-06 Toshiba Corp Key reading system and devices
JPS5368051A (en) * 1976-11-29 1978-06-17 Sharp Corp Integrated circuit device
JPS53116750A (en) * 1977-03-23 1978-10-12 Citizen Watch Co Ltd Portable electronic unit
JPS53149450A (en) * 1977-06-01 1978-12-26 Hitachi Maxell Ltd Inner cutting blade unit of reciprocating electric razor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024790A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd 同期クロツク発生回路
JPS61289725A (ja) * 1985-06-18 1986-12-19 Matsushita Electric Ind Co Ltd ダイナミツク論理回路の誤動作防止回路
JPH0720062B2 (ja) * 1985-06-18 1995-03-06 松下電器産業株式会社 ダイナミツク論理回路の誤動作防止回路
JPS63292246A (ja) * 1987-05-25 1988-11-29 Nec Corp プログラム評価装置
JP5187303B2 (ja) * 2007-02-26 2013-04-24 日本電気株式会社 デュアルレイル・ドミノ回路、ドミノ回路及び論理回路
CN115033519A (zh) * 2022-06-30 2022-09-09 中国科学院长春光学精密机械与物理研究所 长时间工作的探测器spi寄存器的预防打翻方法
CN115033519B (zh) * 2022-06-30 2023-07-25 中国科学院长春光学精密机械与物理研究所 长时间工作的探测器spi寄存器的预防打翻方法

Also Published As

Publication number Publication date
GB2109188B (en) 1986-01-02
GB2109188A (en) 1983-05-25
DE3241786C2 (ja) 1991-01-17
JPH0411884B2 (ja) 1992-03-02
KR880000337B1 (ko) 1988-03-20
US4570219A (en) 1986-02-11
DE3241786A1 (de) 1983-05-26
KR840002601A (ko) 1984-07-02

Similar Documents

Publication Publication Date Title
JPS5881334A (ja) 情報処理装置
JPH0377598B2 (ja)
JPH0769791B2 (ja) マイクロプロセッサ
JPH0218498B2 (ja)
US5148051A (en) Power up circuit
KR890017704A (ko) 스페어컬럼(column) 선택방법 및 회로
JP3709302B2 (ja) 半導体記憶装置及びそれを用いたセンサ
JPH0736273B2 (ja) 半導体集積回路
US5544078A (en) Timekeeping comparison circuitry and dual storage memory cells to detect alarms
JPH0457020B2 (ja)
JPH0256759B2 (ja)
US6324653B1 (en) Second operation in internal peripheral circuit (IPC) performing in parallel with microprocessor-controlled operation and determining internal clock pulse elimination window to match IPC operating time
JPH0142015B2 (ja)
JPS6227408B2 (ja)
JPH0658995A (ja) 半導体装置
JP2722409B2 (ja) 命令サイクル中のアクティブ期間決定のための論理ゲートアレイ
JPS6047612B2 (ja) マイクロ命令出力制御方式
JPH04227327A (ja) 低消費電力型プログラマブルロジックアレイおよびそれを用いた情報処理装置
JP2723714B2 (ja) 半導体メモリ
SU1619340A1 (ru) Микропрограммное устройство управлени программатора
JPS6084644A (ja) マイクロコンピユ−タのウオツチドツグタイマ
JPS59208944A (ja) 半導体集積回路装置
JPH096749A (ja) デジタル信号処理プロセッサ
SU690482A1 (ru) Устройство дл отладки программ
SU1465880A1 (ru) Арифметическое устройство с переменной длиной операндов