JPS6084644A - マイクロコンピユ−タのウオツチドツグタイマ - Google Patents
マイクロコンピユ−タのウオツチドツグタイマInfo
- Publication number
- JPS6084644A JPS6084644A JP58192732A JP19273283A JPS6084644A JP S6084644 A JPS6084644 A JP S6084644A JP 58192732 A JP58192732 A JP 58192732A JP 19273283 A JP19273283 A JP 19273283A JP S6084644 A JPS6084644 A JP S6084644A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- signal
- microcomputer
- transistor
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、マイクロコンピュータの暴走の検知および
その防止のために用いられるマイクロコンピュータのウ
ォッチドッグタイマに関するものである。
その防止のために用いられるマイクロコンピュータのウ
ォッチドッグタイマに関するものである。
従来この種のタイマとして第１図に示すようなカウンタ
を用いたものがあった。図において、１はフリップフロ
ップ、φはクロック信号、ＣＬはフリップフロップ１の
クリア信号、■葱はマイクロコンピュータ（図示せず）
のシステムリセソ１〜入力である。
を用いたものがあった。図において、１はフリップフロ
ップ、φはクロック信号、ＣＬはフリップフロップ１の
クリア信号、■葱はマイクロコンピュータ（図示せず）
のシステムリセソ１〜入力である。
次に動作について説明する。Ｎ個のフリップフロップ１
は、クリア信号ＣＬによりクリアされた後、クロックφ
が入力される毎に、１ずつカウントアツプされ、（２＋
１）回クロックが入力されるとシステムリセット信号Ｒ
３が出力され、マイクロコンピュータはリセットされる
。ここでクリア信号ＣＬは、マイクロコンピュータの特
定の命令を実行することにより該信号が発生されるよう
に構成されているため、クロックが２ 回入力される前
にクリア信号を発生ずる命令を実行することにより本カ
ウンタはシステムリセット信号Ｒ百を発生ずることなく
、マイクロコンピュータは通常の処理を実行する。とこ
ろでマイクロコンピュータが何らかの原因で暴走した場
合、正常な動作を実行しなくなるため、上述のクリア信
号発生命令が２Ｎ−１回クロックが入力される以前に実
行されなくなり、その結果本カウンタはシステムリセッ
ト信号Ｒ３を発し、マイクロコンピュータを初期化する
。
は、クリア信号ＣＬによりクリアされた後、クロックφ
が入力される毎に、１ずつカウントアツプされ、（２＋
１）回クロックが入力されるとシステムリセット信号Ｒ
３が出力され、マイクロコンピュータはリセットされる
。ここでクリア信号ＣＬは、マイクロコンピュータの特
定の命令を実行することにより該信号が発生されるよう
に構成されているため、クロックが２ 回入力される前
にクリア信号を発生ずる命令を実行することにより本カ
ウンタはシステムリセット信号Ｒ百を発生ずることなく
、マイクロコンピュータは通常の処理を実行する。とこ
ろでマイクロコンピュータが何らかの原因で暴走した場
合、正常な動作を実行しなくなるため、上述のクリア信
号発生命令が２Ｎ−１回クロックが入力される以前に実
行されなくなり、その結果本カウンタはシステムリセッ
ト信号Ｒ３を発し、マイクロコンピュータを初期化する
。
従来のウォッチドッグタイマは以上のように構成されて
いるため、２ 回のクロックをカウントするためにＮ個
のフリップフロップが必要であり、回路が複雑となり、
又簗積回路においてはその占める面積が大きくなる欠点
があった。
いるため、２ 回のクロックをカウントするためにＮ個
のフリップフロップが必要であり、回路が複雑となり、
又簗積回路においてはその占める面積が大きくなる欠点
があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、クロックが人力される毎にトラン
ジスタを介してコンデンサにアナログ電圧を充電し、こ
のアナログ電圧が所定値に達した時システムリセット信
号を発生ずるようにすることにより、小形で比較的精度
のよいウォッチドッグタイマを提供することを目的とし
ている。
めになされたもので、クロックが人力される毎にトラン
ジスタを介してコンデンサにアナログ電圧を充電し、こ
のアナログ電圧が所定値に達した時システムリセット信
号を発生ずるようにすることにより、小形で比較的精度
のよいウォッチドッグタイマを提供することを目的とし
ている。
以下、この発明の一実施例を図について説明する。第２
図において、Ｃはコンデンサ、Ｒは抵抗、ＴＲＩは第１
のＮチャンネルエンハンスメンｌ−型ＭＯ３）ランジス
タであり、一定周期毎に入力されるクロック信号φによ
りオンオフされ、そのオン時にこれを介してコンデンサ
Ｃを充電せしめるものである。ＴＲ２は同しくＮチャン
ネルエンハンスメント型の第２のＭＯＳ）−ランジスタ
であり、上記コンデンサＣの容量をマイクロコンピュー
タからの特定の命令により発生されたクリア信号により
放電するものである。■は入力インピーダンスの大きい
インバータであり、これは上記コンデンサＣに蓄積され
た電荷が一定部に達したときマイクロコンピュータをリ
セットするためのシステムリセット信号Ｒ３を発生する
り十ソ１へ信号発生回路として機能している。
図において、Ｃはコンデンサ、Ｒは抵抗、ＴＲＩは第１
のＮチャンネルエンハンスメンｌ−型ＭＯ３）ランジス
タであり、一定周期毎に入力されるクロック信号φによ
りオンオフされ、そのオン時にこれを介してコンデンサ
Ｃを充電せしめるものである。ＴＲ２は同しくＮチャン
ネルエンハンスメント型の第２のＭＯＳ）−ランジスタ
であり、上記コンデンサＣの容量をマイクロコンピュー
タからの特定の命令により発生されたクリア信号により
放電するものである。■は入力インピーダンスの大きい
インバータであり、これは上記コンデンサＣに蓄積され
た電荷が一定部に達したときマイクロコンピュータをリ
セットするためのシステムリセット信号Ｒ３を発生する
り十ソ１へ信号発生回路として機能している。
第３図は第２図の回路の動作波形図であり、し１におい
て、φはクロック、ＣＬ、ばクリア信号、ＶＡは第２図
中のＡ点の電位、π玉はシステムリセット信号である。
て、φはクロック、ＣＬ、ばクリア信号、ＶＡは第２図
中のＡ点の電位、π玉はシステムリセット信号である。
次に動作について説明する。今、マイクロコンピュータ
からクリア信号ＣＬが入力されるとトランジスタＴＲ２
はＯＮ状態となり、コンデンサＣに充電された電荷はト
ランジスタ１゛Ｒ２を通じて放電される。次にクロック
φが入力されると、電源Ｖから抵抗Ｒ，コンデンザＣか
らなる直列回路に電流が流れる。ここでトランジスタＴ
ＲＩがＯＮしている時間をＬとすると、Ａ点の電圧ＶＡ
はＶＡ−Ｖ （１−ｅｘｐ （−ｔ／ＣＲ）１となる。
からクリア信号ＣＬが入力されるとトランジスタＴＲ２
はＯＮ状態となり、コンデンサＣに充電された電荷はト
ランジスタ１゛Ｒ２を通じて放電される。次にクロック
φが入力されると、電源Ｖから抵抗Ｒ，コンデンザＣか
らなる直列回路に電流が流れる。ここでトランジスタＴ
ＲＩがＯＮしている時間をＬとすると、Ａ点の電圧ＶＡ
はＶＡ−Ｖ （１−ｅｘｐ （−ｔ／ＣＲ）１となる。
又インハーク（リセット信号発生回路）■の入力インピ
ーダンスは充分大きく、この電位はトランジスタＴＲ１
００Ｆ Ｆ ｉ＆も保持される。
ーダンスは充分大きく、この電位はトランジスタＴＲ１
００Ｆ Ｆ ｉ＆も保持される。
再びクロックφが入力されると
ＶＡ−２Ｖ （１−ｅｘｐ （−ｔ／ＣＲ）１となり、
Ａ点の電位ＶＡはさらに上昇する。このようにＡ点の電
位ＶＡはり【コックφが人力される毎にＶ （１−ｅｘ
ｐ （−ｔ／ＣＲ）ｌ だり」二昇するため、Ａ点の電
位ＶＡがインバータＩのスレッショルドＶＴ（第３図＋
Ｃ１中の細線で示す）に達するとインバータ出力は“Ｌ
”レベルとなり、システムリセット信号Ｒ５を発生ずる
。又、Ａ点の電位Ｖ Ａ カインハータ■のスレッショ
ルドＶＴに達するまでにクリア信号ＣＬが発生されると
コンデンサＣに蓄積された電荷は放電されて再び０（ｖ
）となる。従って、マイクロコンピュータは止當時には
一定時間毎にクリア信号を発生ずるものであるため、本
回路はマイクロコンピュータのウォッチドッグタイマと
して動作する。
Ａ点の電位ＶＡはさらに上昇する。このようにＡ点の電
位ＶＡはり【コックφが人力される毎にＶ （１−ｅｘ
ｐ （−ｔ／ＣＲ）ｌ だり」二昇するため、Ａ点の電
位ＶＡがインバータＩのスレッショルドＶＴ（第３図＋
Ｃ１中の細線で示す）に達するとインバータ出力は“Ｌ
”レベルとなり、システムリセット信号Ｒ５を発生ずる
。又、Ａ点の電位Ｖ Ａ カインハータ■のスレッショ
ルドＶＴに達するまでにクリア信号ＣＬが発生されると
コンデンサＣに蓄積された電荷は放電されて再び０（ｖ
）となる。従って、マイクロコンピュータは止當時には
一定時間毎にクリア信号を発生ずるものであるため、本
回路はマイクロコンピュータのウォッチドッグタイマと
して動作する。
即ち、ここで、抵抗Ｒ，コンデンザＣ，インバータＩの
スレッショルドＶＴ、クロックパルスφの＋ｌ］ｔ 、
及び電源電圧Ｖの関係をＶＴ−Ｎ−Ｖ （１−ｅｘｐ
（−ｔ／ＣＲ））を満たず如く設定すれば、クロックφ
がＮ回入力されたときにシステムリセット信号丘３が発
生されることとなり、本回路はクロックパルス周１す」
をＴとすると、Ｎ−７時間のウォッチドッグタイマとな
る。
スレッショルドＶＴ、クロックパルスφの＋ｌ］ｔ 、
及び電源電圧Ｖの関係をＶＴ−Ｎ−Ｖ （１−ｅｘｐ
（−ｔ／ＣＲ））を満たず如く設定すれば、クロックφ
がＮ回入力されたときにシステムリセット信号丘３が発
生されることとなり、本回路はクロックパルス周１す」
をＴとすると、Ｎ−７時間のウォッチドッグタイマとな
る。
このように、本実施例ではクロックが入力される毎に充
電されるアナログ電圧が、所定値に達した時レステムリ
セノト信号を発生するようにしたので、素子数が少なく
簡単な回路構成のウォッチドッグタイマが得られる効果
がある。
電されるアナログ電圧が、所定値に達した時レステムリ
セノト信号を発生するようにしたので、素子数が少なく
簡単な回路構成のウォッチドッグタイマが得られる効果
がある。
なお、上記実施例では、トランジスタＴＲＩの抵抗は抵
抗Ｒに比し、十分小さいものとしたが、トランジスタＴ
ＲＩとしてＯＮ抵抗が抵抗Ｒと同等のものを用いること
により、抵抗Ｒを削除することもできる。
抗Ｒに比し、十分小さいものとしたが、トランジスタＴ
ＲＩとしてＯＮ抵抗が抵抗Ｒと同等のものを用いること
により、抵抗Ｒを削除することもできる。
以上のように、本発明によれば、クロックが入力される
毎に該クロックによりオンするトランジスタを通してコ
ンデンサが充電され、該コンデンサのアナログ電圧レヘ
ルが所定値に達しに時システムリセット信号を発生ずる
ようにしたので、小形化を達成でき、又安価なマイクロ
コンピュータのウォッチドッグタイマをｉＨられる効果
かある。
毎に該クロックによりオンするトランジスタを通してコ
ンデンサが充電され、該コンデンサのアナログ電圧レヘ
ルが所定値に達しに時システムリセット信号を発生ずる
ようにしたので、小形化を達成でき、又安価なマイクロ
コンピュータのウォッチドッグタイマをｉＨられる効果
かある。
第１図は従来のマイクｌ：Ｉ ：ンビュータのウォッチ
ドッグタイマを示すブし２ツク図、第２図は本発明の一
実施例によるマイクロコンピュータのウォッチドッグタ
イマを示すブロック図、第３図は第２図の動作波形図で
ある。 φ・・・クロック信号、ＣＬ・・・クリア信号、■１・
・・システムリセソ１〜信号、ＴＲｌ、１”Ｒ２・・・
第１゜第２のＭＯ３Ｉ−ランジスタ、Ｃ・・・コンデン
サ、■・・・インバータ（リセソ１−信号発生回路）。 リス口中、日−ｒｌ：号は目−文１よ相当部楡１示１゜
代理人 大 岩 増 ／、ｌｌｆ、 第１図 第２図 ■ 第３図
ドッグタイマを示すブし２ツク図、第２図は本発明の一
実施例によるマイクロコンピュータのウォッチドッグタ
イマを示すブロック図、第３図は第２図の動作波形図で
ある。 φ・・・クロック信号、ＣＬ・・・クリア信号、■１・
・・システムリセソ１〜信号、ＴＲｌ、１”Ｒ２・・・
第１゜第２のＭＯ３Ｉ−ランジスタ、Ｃ・・・コンデン
サ、■・・・インバータ（リセソ１−信号発生回路）。 リス口中、日−ｒｌ：号は目−文１よ相当部楡１示１゜
代理人 大 岩 増 ／、ｌｌｆ、 第１図 第２図 ■ 第３図
Claims (1)
- ｆｉｌ 一定周期毎に入力されるクロック信号によりオ
ンオフされる第１のトランジスタと、該トランジスタを
介して電荷が充電されるコンデンサと、該コンデンサの
電荷をマイクロコンピュータからの特定の命令により発
生されたクリア信号により放電する第２のトランジスタ
と、上記コンデンサにＭ積された電荷が一定量に達した
時上記マイクロコンピュータをリセソ１−するためのり
モノ１−信号を発生するリセット信号発生回路とを備え
たことを特徴とするマイクロコンピュータのウォッチド
ッグタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192732A JPS6084644A (ja) | 1983-10-15 | 1983-10-15 | マイクロコンピユ−タのウオツチドツグタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192732A JPS6084644A (ja) | 1983-10-15 | 1983-10-15 | マイクロコンピユ−タのウオツチドツグタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084644A true JPS6084644A (ja) | 1985-05-14 |
Family
ID=16296142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192732A Pending JPS6084644A (ja) | 1983-10-15 | 1983-10-15 | マイクロコンピユ−タのウオツチドツグタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084644A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0205163A2 (en) * | 1985-06-11 | 1986-12-17 | Nec Corporation | Watchdog timer circuit suited for use in microcomputer |
| US6240534B1 (en) | 1997-09-24 | 2001-05-29 | Denso Corporation | Apparatus and method for detecting abnormality-Monitoring circuit malfunction |
| EP1552372B1 (en) * | 2002-10-18 | 2015-03-25 | Thomson Licensing | Bus controlled power switch |
-
1983
- 1983-10-15 JP JP58192732A patent/JPS6084644A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0205163A2 (en) * | 1985-06-11 | 1986-12-17 | Nec Corporation | Watchdog timer circuit suited for use in microcomputer |
| JPS6290022A (ja) * | 1985-06-11 | 1987-04-24 | Nec Corp | タイマ回路 |
| US6240534B1 (en) | 1997-09-24 | 2001-05-29 | Denso Corporation | Apparatus and method for detecting abnormality-Monitoring circuit malfunction |
| EP1552372B1 (en) * | 2002-10-18 | 2015-03-25 | Thomson Licensing | Bus controlled power switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5931083B2 (ja) | 半導体集積回路 | |
| EP0103755A2 (en) | CMOS single chip microprocessor | |
| JPS6084644A (ja) | マイクロコンピユ−タのウオツチドツグタイマ | |
| CH613343B (fr) | Piece d'horlogerie electronique, notamment montre-bracelet electronique, comprenant un agencement pour indiquer la duree de vie restante d'une pile qui l'alimente. | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JPS633230Y2 (ja) | ||
| JPS6116590Y2 (ja) | ||
| JPS62189520A (ja) | マイクロコンピユ−タの時計カウント方式 | |
| JP2624654B2 (ja) | パワーオンリセツト回路 | |
| JPH0316648B2 (ja) | ||
| JPS626188B2 (ja) | ||
| JPH118538A (ja) | 繰返し信号停止検出回路 | |
| JPS6347083Y2 (ja) | ||
| JPH0224287Y2 (ja) | ||
| JPH03637B2 (ja) | ||
| JPS6035902Y2 (ja) | 無調整電池寿命検出回路 | |
| JPH0119299B2 (ja) | ||
| JPH0352326A (ja) | パワーオンリセット回路 | |
| JPS62171305A (ja) | オフセツト補償回路 | |
| JPS59147537A (ja) | パルス発生回路 | |
| JPS6349949Y2 (ja) | ||
| JPS6243390Y2 (ja) | ||
| JPH048668Y2 (ja) | ||
| JPH0347609B2 (ja) | ||
| JPH05143199A (ja) | リセツト回路 |