JPS633230Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はパルスカウンタ装置に関する。

たとえば誘導円板型積算電力計において、円板
が１回転する毎に１個のパルスを発生させるよう
にし、このパルスをカウントすることによつて消
費電力量を積算することが行なわれる。従来では
この種パルスのカウントにＤフリツプフロツプを
使用するのを普通としていた。これはＤフリツプ
フロツプが一時的にデータを保持する機能を持つ
ことができるからである。第１図は従来のパルス
カウンタ装置を示すもので、１は円板が１回転す
る毎に予め定めた時間だけオンとされるスイツ
チ、２，３はＤフリツプフロツプ、４はクロツク
パルスが与えられる端子、５はアンドゲート、６
はバイナリカウンタである。

上記の構成によれば、スイツチ１がオンとされ
るとＤフリツプフロツプ２にＨ入力が与えられ
る。その後最初にクロツクパルスが与えられる
と、Ｄフリツプフロツプ２のＱ出力がＨとなる。
このときＤフリツプフロツプ３のＱ出力はＬであ
るが、次にクロツクパルスが与えられるとＤフリ
ツプフロツプ２のＱ出力がＨとなつていることに
より、Ｄフリツプフロツプ３のＱ出力がＨとな
る。ここで始めてアンドゲート５から出力Ｈがで
てこれがバイナリカウンタ６に入力される。これ
によつてバイナリカウンタ６は１をカウントする
ことになる。そのあとスイツチ１がオフとなる
と、Ｄフリツプフロツプ２，３のＱ出力はＬとな
る。以上によつてスイツチ１がオンとなる都度、
バイナリカウンタ６はこれを順次カウントしてい
くことになる。

ところが図の例によると、Ｄフリツプフロツプ
２の入力がＨのときクロツクパルスが２個与えら
れると、バイナリカウンタ６は１をカウントす
る。そのためもしクロツクパルスと同期してＨの
ノイズがＤフリツプフロツプ２に入力されたとす
るとバイナリカウンタ６は１を誤カウントしてし
まうことになる。或いはクロツクパルスの２周期
分に相当する幅のＨのノイズが入力されたときも
同じように誤カウントする。

この考案は予め定めた幅以下のパルスについて
はこれをノイズとみなしてカウントしないように
し、これによつてノイズによる誤カウントを防止
することを目的とするものである。

この考案の実施例を図によつて説明すると、第
２図において１１は前述の例にしたがつて円板が
１回転する毎に一定時間だけオンとされるスイツ
チ、１２はホトダイオード１３、ホトトランジス
タ１４からなるホトカプラ、１５は増巾器、１６
はたとえば４ビツトのバイナリカウンタ、１７は
パルスをカウントするカウンタたとえばバイナリ
カウンタ、１８はノアゲートである。増巾器１５
の出力はバイナリカウンタ１６のクリア端子に与
えられており、これがＨのときバイナリカウンタ
１６はクリアされる。ノアゲート１８のひとつの
入力には端子１９からクロツクパルスCKが、又
他のひとつの入力にはバイナリカウンタ１６の出
力Qdが与えられている。バイナリカウンタ１６
の出力Qcが次段のバイナリカウンタ１７の入力
パルスとなる。バイナリカウンタ１７の出力Qa
〜Qdから最終のバイナリカウント値を得る。な
おクロツクパルスCKの周期は入力パルスの予想
される幅よりも充分短かいものとする。

上記の構成において、スイツチ１１がオフであ
るとき、増巾器１５の出力したがつてバイナリカ
ウンタ１６のクリア信号はＨであるからバイナリ
カウンタ１６はクリアされたままである。したが
つてノア回路１８からパルスが入力されてもバイ
ナリカウンタ１６は何ら歩進することがなく、全
出力はＬのままにある。

次にスイツチ１１がオンとされたとする。この
ことは入力パルスが立上がつたことを意味する。
するとホトカプラ１２のホトトランジスタ１４が
オンとなるので、増巾器１５の出力、すなわちバ
イナリカウンタ１６のクリア信号はＬとなつてク
リアが解除される。このときはまだ出力QdはＬ
であるから、クロツクパルスCKが立下がる毎に
ノア回路１８から出力が出てこれがバイナリカウ
ンタ１６に入力されることになる。そしてクリア
が解除されてから、４個目のクロツクパルスCK
が立下がつたときの、ノア回路１８からのパルス
がバイナリカウンタ１６に入力されると、出力
QcがＨとなり、ここで始めて次段のバイナリカ
ウンタ１７への入力信号が立上がることになる。
又クリアが解除されてから８個目のクロツクパル
スCKが立下がつたときの、ノア回路１８からの
パルスがバイナリカウンタ１６に入力されると、
出力QdがＨとなり、これがノア回路１８のひと
つの入力となるので、このとき以後はノア回路１
８の出力はＬのままとなり、バイナリカウンタ１
６には何ら入力が与えられない。これによりバイ
ナリカウンタ１６は以後何ら歩進しない。その
後、スイツチ１１がオフとされるとクリア信号は
Ｈとなり、バイナリカウンタ１６のカウント値は
すべてクリアされ、当初の状態にもどる。以下ス
イツチ１１がオン、オフを繰返す都度、すなわち
入力パルスが与えられる都度、上記した動作を繰
返す。

ところで上記の説明から理解されるように、入
力パルスが立上がつてのち、クロツクパルスCK
がノア回路１８に４個入つたあとで始めてバイナ
リカウンタ１７に入力が与えられることになる。
これは第３図中の時間Ｔだけ遅れてバイナリカウ
ンタ１７に入力されることを意味する。したがつ
てこの時間Ｔ内で、立下がるような入力について
は、バイナリカウンタ１７は何らカウントしな
い。すなわち時間Ｔ内で終えんするような入力は
ノイズとみなしてカウントせず、少なくとも時間
Ｔ以上の幅の入力についてのみカウントするよう
になつている。これによつて短かい時間幅のノイ
ズを誤カウントすることは回避されることにな
る。具体例について説明すると、クロツクパルス
CKのの周期が８ｍ秒であるとすると、ほぼ24ｍ
秒以上の入力パルスが与えられたときに始めてバ
イナリカウンタ１７を１カウントすることにな
る。

つぎにクロツクパルスCKと同期するようなノ
イズが発生したとすると、このノイズがＬである
ことによつてバイナリカウンタ１６がクリアを解
除されたとしても、次のノイズが発生するまでク
リア信号はＨとなるから、このときバイナリカウ
ンタ１６はクリアされる。すなわちクロツクパル
スCKと同期するノイズが何個発生しようとも、
バイナリカウンタ１６は繰返しクリアされるため
何ら歩進することはない。

なお前記した時間Ｔの設定は図の構成に限られ
るものではなく、バイナリカウンタ１６の出力
Qa〜Qdの組合わせによつて任意に設定できる。
たとえば出力をQa，Qcをアンドゲートを通して
バイナリカウンタ１７に入力するようにした場合
は、入力パルスの立上がりののち５個のクロツク
パルスCKが発生することによつてバイナリカウ
ンタ１７に１個の入力を与えることができるよう
になるし、或いは出力Qa，Qb，Qcをアンドゲー
トを通してバイナリカウンタ１７に入力させるよ
うにした場合は、７個のクロツクパルスCKが発
生することによつてバイナリカウンタ１７に１個
の入力を与えることができるようになる。以下同
様である。

以上詳述したようにこの考案によれば、予め定
めた幅以上の入力についてのみカウントするよう
にし、これより短かい幅の入力についてはノイズ
とみなしてカウントしないようにしたので、或る
幅をもつノイズによる誤カウントはなくなるし、
又クロツクパルスと同期するノイズであつても、
バイナリカウンタはこのノイズに基いて繰返しク
リアされるので、これをカウントしてしまうこと
はなく、よつていずれのノイズによつても誤カウ
ントすることがないといつた効果を奏する。

【図面の簡単な説明】

第１図は従来例の回路図、第２図はこの考案の
実施例を示す回路図、第３図は動作説明用のタイ
ムチヤート図である。 １１……スイツチ、１５……増巾器、１６……
バイナリカウンタ、１７……カウンタ、１８……
ノアゲート。

Claims (1)

【実用新案登録請求の範囲】
1. カウント対象の入力パルスが与えられている期
   間クリアされるバイナリカウンタと、前記バイナ
   リカウンタが予め定めたカウント値に到達したと
   きにＨとなる出力とクロツクパルスとを入力とし
   その出力を前記バイナリカウンタに入力するノア
   回路と、前記バイナリカウンタが前記カウント値
   より小さい範囲で予め定めたカウント値に到達し
   たときに出す出力を入力とし、その入力を順次カ
   ウントするカウンタとからなるパルスカウンタ装
   置。