JPH0563524A - 信号入力回路 - Google Patents

Abstract

(57)【要約】 【目的】 ノイズが含まれる入力信号の信号レベルを正
確に取込むことができる信号入力回路を提供する。 【構成】 カウンタ１３によってサンプリングクロック
ＣＬＫの立上りエッジにおける入力信号ＳＩのサンプリ
ング動作を行う。カウンタ１３は、イネーブル端子ＥＴ
に与えられる信号Ｓｄがハイレベルの期間のみ動作す
る。本実施例では７回サンプリング動作を行う。カウン
タ１３は、入力信号ＳＩのサンプリング結果がハイレベ
ルのときは１ずつカウントアップし、ローレベルのとき
は計数動作を行わない。またカウンタ１３の出力信号Ｑ
ｃは、計数値が「０」〜「３」までの場合はローレベル
とされ、「４」〜「７」までの場合はハイレベルとされ
る。このカウンタ１３からの出力信号Ｓｂをフリップフ
ロップ１５によってラッチし、出力信号ＳＯを得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル回路に用いら
れる信号入力回路に関し、特に、ノイズを含むデジタル
信号のノイズ除去に用いられる信号入力回路に関する。

【０００２】

【従来の技術】デジタル回路において、ハイレベルまた
はローレベルのデジタル信号を入力し、そのデジタル値
（レベル）を保持して、次段の回路に出力する場合、通
常は図８に示すように、フリップフロップなどのラッチ
回路１が用いられる。ラッチ回路１は、入力端子Ｄに与
えられるデジタル入力信号ＳＩａを、クロック入力端子
ＣＫに与えられるサンプリングクロックＣＬＫａの立上
りエッジでサンプリングし、出力端子Ｑからデジタル入
力信号ＳＩａと同じレベルのデジタル出力信号ＳＯａを
出力する。

【０００３】ここで、図９に示すように、サンプリング
クロックＣＬＫａの立上りエッジと同時にデジタル入力
信号ＳＩａにノイズが入った場合、本来はデジタル入力
信号ＳＩａはハイレベルであるにもかかわらず、ノイズ
によってローレベルとなり、デジタル出力信号ＳＯａと
してローレベルの信号を出力する。

【０００４】このような誤動作を防止するために、図１
０に示すように、抵抗ＲおよびコンデンサＣによるロー
パスフィルタ２と、シュミットトリガバッファ３とをラ
ッチ回路１の前段に挿入する。この場合、図１１に示す
ように、デジタル入力信号ＳＩａはローパスフィルタ２
によって信号Ｉ１のようにノイズ成分が縮小され、さら
にシュミットトリガバッファ３によって信号Ｉ２のよう
にノイズ成分が取除かれる。この信号Ｉ２がラッチ回路
１の入力端子Ｄに与えられるので、デジタル出力信号Ｓ
Ｏａとしてデジタル入力信号ＳＩａと同じハイレベルの
信号が出力される。

【０００５】

【発明が解決しようとする課題】上述の図１０に示す回
路の場合、ローパスフィルタ２によるノイズ成分の縮小
能力を大きくすると、本来の正常な入力信号の波形まで
が崩れ、正しい入力信号をラッチ回路１に入力できなく
なる。また、ローパスフィルタ２の能力を越える大きな
ノイズに対しては効果がなく、誤動作してしまう。

【０００６】本発明の目的は、入力信号に含まれるノイ
ズ成分に起因する誤動作を防止することができる信号入
力回路を提供することである。

【０００７】

【課題を解決するための手段】本発明は、異なる２種類
のレベルのみをとる信号が入力され、予め定めるクロッ
ク信号の入力タイミングでの入力信号をサンプリングし
て該入力信号のレベルを保持するレベル保持手段と、前
記レベル保持手段によるサンプリング動作期間を設定す
る期間設定手段と、前記サンプリング動作期間内での前
記レベル保持手段によるサンプリング結果をレベル毎に
計数する計数手段と、前記計数手段の計数結果に基づい
て、回数が多い方のレベルを有する信号を出力する手段
とを含むことを特徴とする信号入力回路である。

【０００８】

【作用】本発明に従えば、期間設定手段によって設定さ
れたサンプリング動作期間においてレベル保持手段によ
る入力信号のサンプリング動作が複数回連続して行われ
る。サンプリング動作期間内でのレベル保持手段による
サンプリング結果は、レベル毎に計数手段によって計数
される。その後、計数手段の計数結果に基づいて、回数
が多い方のレベルを有する信号が出力される。このよう
に、入力信号をそのままレベル保持手段に与えて一定期
間にわたって複数回連続してサンプリング動作を行い、
サンプリング回数の多い方のレベルの信号を出力してい
るので、たとえばノイズを含む信号が入力された場合で
あっても、サンプリング時以外のノイズ成分は除去さ
れ、またサンプリング時に同時にノイズが含まれていた
場合であっても、その前後のサンプリング動作が正常に
実行されていればノイズの影響を受けることなく、正確
に入力信号のレベルを判定して出力することができる。

【０００９】

【実施例】図１は、本発明の一実施例である信号入力回
路１１の構成を示す回路図である。信号入力回路１１
は、カウンタ１２，１３と、フリップフロップ１４，１
５と、ＡＮＤ（論理積）回路１６と、クロック発生回路
１７とを含んで構成される。

【００１０】カウンタ１２は後述するカウンタ１３によ
るサンプリング動作期間を設定するための信号Ｓｄを作
成するための信号Ｓａを作成する回路であり、本実施例
ではデジタルＩＣのＳＮ７４１６３などのシンクロナス
４ビットカウンタを用いる。カウンタ１２は、イネーブ
ル端子ＥＴにハイレベル信号が入力されている期間であ
って、イネーブル端子ＥＰにハイレベル信号が入力され
ているときにクロック入力端子ＣＫに入力される信号の
立上り時に１だけカウントアップされる。また、シンク
ロナスクリア端子ＣＬＲにローレベル信号が入力されて
いるときには、クロック入力端子ＣＫに入力される信号
の立上り時で計数値が「０」にクリアされる。

【００１１】本実施例では、イネーブル端子ＥＰ，ＥＴ
およびシンクロナスクリア端子ＣＬＲはそれぞれ＋５Ｖ
にプルアップされ、クロック入力端子ＣＫにはクロック
発生回路１７からの予め定める周期のサンプリングクロ
ックＣＬＫが与えられる。したがってカウンタ１２は１
６進数で「０」〜「Ｆ」までの計数動作を繰返し実行す
る。出力端子ＱＤから出力される信号Ｓａは、フリップ
フロップ１４の入力端子ＤおよびＡＮＤ回路１６の一方
の入力として与えられる。信号Ｓａは、カウンタ１２の
計数値が「０」〜「７」の間はローレベルとされ、
「８」〜「Ｆ」までの間はハイレベルとされる信号であ
る。

【００１２】カウンタ１３は、端子１８から与えられる
デジタル入力信号ＳＩのサンプリング動作および計数動
作を行うための回路であり、前述と同様にデジタルＩＣ
のＳＮ７４１６３などが用いられる。したがってカウン
タ１３は、前述のカウンタ１２と同様に、イネーブル端
子ＥＴにハイレベル信号が入力されている期間であっ
て、イネーブル端子ＥＰにハイレベル信号が入力されて
いるときに、クロック入力端子ＣＫへの入力信号の立上
り時に１だけカウントアップする。

【００１３】本実施例では、クロック入力端子ＣＫには
クロック発生回路１７からのサンプリングクロックＣＬ
Ｋが与えられ、イネーブル端子ＥＰには端子１８から与
えられるデジタル入力信号ＳＩが与えられ、イネーブル
端子ＥＴにはＡＮＤ回路１６から出力される信号Ｓｄが
与えられ、シンクロナスクリア端子ＣＬＲにはフリップ
フロップ１４から出力される信号Ｓｃが与えられる。

【００１４】したがってカウンタ１３は、信号Ｓｄがハ
イレベルである期間のみにサンプリング動作および計数
動作を実行し、またイネーブル端子ＥＰに与えられるデ
ジタル入力信号ＳＩがハイレベルのときのみにサンプリ
ングクロックＣＬＫの立上りタイミングで１だけカウン
トアップする。さらにカウンタ１３は、４ビットの計数
値のうち下位３ビットのみをフリップフロップ１５に出
力する。

【００１５】フリップフロップ１４は、入力端子Ｄには
カウンタ１２からの出力信号Ｓａが与えられ、クロック
入力端子ＣＫにはクロック発生回路１７からのサンプリ
ングクロックＣＬＫが与えられる。したがって、フリッ
プフロップ１４は、信号Ｓａを１サンプリングクロック
分だけ遅延した信号Ｓｃを出力する。該信号Ｓｃは、Ａ
ＮＤ回路１６の他方の入力に与えられるとともに、カウ
ンタ１３のシンクロナスクリア端子ＣＬＲに与えられ
る。さらにフリップフロップ１４からは、信号Ｓｃの反
転信号が後述するフリップフロップ１５に与えられる。

【００１６】ＡＮＤ回路１６は、カウンタ１２からの出
力信号Ｓａとフリップフロップ１４からの出力信号Ｓｃ
との間の論理積演算を行い、出力信号Ｓｄはカウンタ１
３のイネーブル端子ＥＴに与えられる。

【００１７】フリップフロップ１５は、入力端子Ｄにカ
ウンタ１３からの出力信号Ｓｂが与えられ、入力端子Ｃ
Ｋにはフリップフロップ１４から出力される信号Ｓｃの
反転信号が与えられる。フリップフロップ１５は、信号
Ｓｂを信号Ｓｃの立下り時、すなわち信号Ｓｃの反転信
号の立上り時でラッチし、出力信号ＳＯとして出力す
る。

【００１８】すなわち信号Ｓｄがハイレベルとされるサ
ンプリング期間に、カウンタ１３によってサンプリング
クロックＣＬＫの立上りエッジでデジタル入力信号ＳＩ
をサンプリングし、サンプリング結果がハイレベルの場
合は１ずつカウントアップし、ローレベルの場合はカウ
ントアップしない。このようなサンプリング動作をサン
プリングクロックＣＬＫが入力される毎に、たとえば７
回実行する。カウンタ１３から出力される信号Ｓｂは、
カウンタ１３の計数値が４以上の場合はハイレベルとさ
れ、４未満の場合はローレベルとされる。この信号Ｓｂ
をフリップフロップ１５によって、信号Ｓｃの立下り
（信号Ｓｃの反転信号の立上り）でラッチし、出力信号
ＳＯを得る。出力信号ＳＯがデジタル入力信号ＳＩに対
する判定結果であり、後述するようにサンプリング時点
以外のノイズと、サンプリング時点での３回までのノイ
ズによる誤入力の影響を無視することができる。

【００１９】図２〜図７は、信号入力回路１１の動作を
説明するためのタイミングチャートである。図２〜図７
において、カウンタ１２は、サンプリングクロックＣＬ
Ｋの立上りでカウントアップし、１６進数で「０」〜
「Ｆ」までを繰返し出力する。カウンタ１２の出力であ
る信号Ｓａは、計数値が「０」〜「７」までがローレベ
ル、計数値が「８」〜「Ｆ」までがハイレベルとされ
る。信号Ｓｃはフリップフロップ１４によって信号Ｓａ
より１サンプリングクロック分遅れた信号である。信号
Ｓｄは、信号Ｓａと信号ＳｃとのＡＮＤ（論理積）信号
である。カウンタ１３は、信号Ｓｄがハイレベルのとき
にサンプリングクロックＣＬＫの立上りでデジタル入力
信号ＳＩをサンプリングし、信号ＳＩがハイレベルなら
ば１ずつカウントアップし、信号ＳＩがローレベルなら
ば計数しない。カウンタ１３の出力である信号Ｓｂは計
数値が「０」〜「３」まではローレベルで計数値「４」
〜「７」まではハイレベルとされる。信号ＳＯは、信号
入力回路１１によるデジタル入力信号ＳＩのレベル判定
結果である。

【００２０】図２は、入力信号ＳＩが常にハイレベルで
あり、かつノイズ成分が含まれない場合の動作を示して
いる。サンプリング期間を決定する信号Ｓｄがハイレベ
ルのとき、入力信号ＳＩはハイレベルであるため、カウ
ンタ１３はサンプリングクロックＣＬｋの立上りでカウ
ントアップし、計数値は「０」から「７」まで変化す
る。したがってカウンタ１３の出力信号Ｓｂは計数値が
「４」〜「７」の間ハイレベルとなり、この出力信号Ｓ
ｂを信号Ｓｃの反転信号でラッチして出力ＳＯを得る。
この場合、出力信号ＳＯはハイレベルであり、入力信号
ＳＩのレベルを正しく示している。

【００２１】図３は、入力信号ＳＩが常にローレベルで
あり、かつノイズ成分が含まれていない場合の動作を示
している。サンプリング期間を決定する信号Ｓｄがハイ
レベルのとき、入力信号ＳＩはローレベルであるため、
カウンタ１３は計数動作を行わず、したがってカウンタ
１３の出力信号Ｓｂはローレベルであり、同様に出力信
号ＳＯもローレベルである。この場合、出力信号ＳＯは
ローレベルであり、入力信号ＳＩのレベルを正しく示し
ている。

【００２２】図４は、入力信号ＳＩがハイレベルであっ
て、サンプリング時に２回ノイズが含まれている場合の
動作を示している。サンプリング期間を設定する信号Ｓ
ｄがハイレベルのときに入力信号ＳＩのサンプリングが
行われる。このとき入力信号ＳＩがハイレベルならカウ
ンタ１３は１ずつカウントアップし、入力信号ＳＩがロ
ーレベルならカウンタ１３は計数動作を行わないため、
カウンタ１３の計数値は「５」となり、したがって出力
信号Ｓｂはハイレベルとされる。したがって、出力信号
ＳＯはハイレベルとなり、サンプリング時に２回ノイズ
が含まれた場合であっても、入力信号ＳＩのレベルを正
しく示している。

【００２３】図５は、入力信号ＳＩがハイレベルであ
り、サンプリング時に３回ノイズが含まれる場合の動作
を示している。信号Ｓｄがハイレベルのときに、入力信
号ＳＩのサンプリングが行われる。入力信号ＳＩがハイ
レベルならカウンタ１３は１ずつカウントアップし、入
力信号Ｓａがローレベルなら計数動作を行わないため、
カウンタ１３の計数値は「４」となり、したがって出力
信号ＳＯがハイレベルとなる。このように３回のノイズ
成分は除去され、入力信号ＳＩのレベルを正しく示して
いる。

【００２４】図６は、入力信号ＳＩがハイレベルであ
り、サンプリング時に４回ノイズが含まれる場合の動作
を示している。信号Ｓｄがハイレベルのときにカウンタ
１３は、サンプリング動作を行う。このとき入力信号Ｓ
Ｉがハイレベルなら１ずつカウントアップし、ローレベ
ルなら計数動作を行わない。このためカウンタ１３の計
数値は「３」となり、出力信号Ｓｂはローレベルとな
り、したがって出力信号ＳＯは同様にローレベルとな
る。この場合は、サンプリング時に含まれるノイズが４
回と過半数以上であるため、ノイズ成分は除去されず、
出力信号ＳＯは入力信号ＳＩとは異なるレベルを示して
いる。

【００２５】図７は、入力信号ＳＩがローレベルであ
り、サンプリング時に３回ハイレベルのノイズが含まれ
る場合の動作を示している。信号Ｓｄがハイレベルのと
きにカウンタ１３をサンプリング動作を行う。このとき
入力信号ＳＩがハイレベルなら１ずつカウントアップ
し、入力信号ＳＩがローレベルなら計数動作を行わない
ため、カウンタ１３の計数値は「３」となり、出力Ｓｂ
はローレベルとなり、したがって出力信号ＳＯも同様に
ローレベルとなる。このように入力信号ＳＩに含まれる
４つのノイズ成分は除去され、出力信号ＳＯは入力信号
ＳＩのレベルを正しく示している。

【００２６】以上のように本実施例によれば、ノイズを
含む入力信号ＳＩに対して複数回のサンプリング動作を
行い、そのサンプリング結果の多数決を取ることによっ
て、ノイズに影響されず正しく入力信号ＳＩのレベルを
取込むことができる。特に、従来のようにローパスフィ
ルタやシュミットトリガバッファなどを必要とせず、デ
ジタル回路のみで構成することができ、ＬＳＩ化に有効
である。

【００２７】また、本実施例ではサンプリング動作は７
回行うようにしたけども、サンプリング回数はカウンタ
のビット数を大きくすることで可能であり、サンプリン
グ回数を多くすることによってノイズの影響をより少な
くすることができる。

【００２８】さらに、１つの入力信号において或る部分
の立上りエッジや立下りエッジと、或る部分の論理レベ
ルとが必要な場合、従来例に示すようにローパスフィル
タを用いると入力信号の波形が変化し、正しく信号を保
持できなくなる可能性がある。しかしながら、本実施例
では、入力信号の波形に手を加えないため、上述のよう
な場合でも対応することができる。

【００２９】

【発明の効果】以上のように本発明によれば、ノイズを
含む入力信号に対し複数回のサンプリングを行い、サン
プリング結果の多い方のレベルを採ることによって、ノ
イズに影響されず、正確に入力信号のレベルを取込むこ
とができる。また、従来のようにローパスフィルタやシ
ュミットトリガ回路などを設ける必要がなく、デジタル
回路のみで構成することができ、ＬＳＩ（大規模集積回
路）化に有効である。さらに、入力信号の立上りエッジ
あるいは立下りエッジを必要とする場合であっても、従
来のようにローパスフィルタなどによって入力信号の波
形が変化することがなく、有効に利用することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例である信号入力回路１１の構
成を示す回路図である。

【図２】信号入力回路１１の動作を説明するタイミング
チャートである。

【図３】信号入力回路１１の動作を説明するタイミング
チャートである。

【図４】信号入力回路１１の動作を説明するタイミング
チャートである。

【図５】信号入力回路１１の動作を説明するタイミング
チャートである。

【図６】信号入力回路１１の動作を説明するタイミング
チャートである。

【図７】信号入力回路１１の動作を説明するタイミング
チャートである。

【図８】従来例の構成を示す回路図である。

【図９】図８に示す構成の動作を説明するタイミングチ
ャートである。

【図１０】他の従来例を説明するための回路図である。

【図１１】図１０に示す構成の動作を説明するためのタ
イミングチャートである。

【符号の説明】

１１ 信号入力回路 １２，１３ カウンタ １４，１５ フリップフロップ １６ ＡＮＤ（論理積）回路 １７ クロック発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 異なる２種類のレベルのみをとる信号が
   入力され、予め定めるクロック信号の入力タイミングで
   の入力信号をサンプリングして該入力信号のレベルを保
   持するレベル保持手段と、 前記レベル保持手段によるサンプリング動作期間を設定
   する期間設定手段と、 前記サンプリング動作期間内での前記レベル保持手段に
   よるサンプリング結果をレベル毎に計数する計数手段
   と、 前記計数手段の計数結果に基づいて、回数が多い方のレ
   ベルを有する信号を出力する手段とを含むことを特徴と
   する信号入力回路。