JPS6333376Y2 - - Google Patents
Info
- Publication number
- JPS6333376Y2 JPS6333376Y2 JP2066186U JP2066186U JPS6333376Y2 JP S6333376 Y2 JPS6333376 Y2 JP S6333376Y2 JP 2066186 U JP2066186 U JP 2066186U JP 2066186 U JP2066186 U JP 2066186U JP S6333376 Y2 JPS6333376 Y2 JP S6333376Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- flip
- flop
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案は周波数変換回路に関し、特にフリツ
プ・フロツプ及びシフト・レジスタを用いて周波
数を変換する周波数変換回路に関する。
プ・フロツプ及びシフト・レジスタを用いて周波
数を変換する周波数変換回路に関する。
従来の周波数変換回路として、第１図に示すも
のがある。第１図を説明すると、被変換信号S1は
フリツプ・フロツプ１のクロツク入力に供給さ
れ、フリツプ・フロツプ１のＱ及び出力が反転
する度に、抵抗２、コンデンサ３、ダイオ−ド４
を介して、及び抵抗５、コンデンサ６、ダイオ−
ド７を介してコンデンサ８を充電する。コンデン
サ８に充電された電流は、抵抗９を介してトラン
ジスタ１０のベ−スに流れ込む。一方、オ−プ・
コレクタ型のインバ−タ１１を介してこれもトラ
ンジスタ１０のベ−スに供給される変換信号S2に
よつて、トランジスタ１０は、スイツチングさ
れ、そのコレクタには周波数変換された信号S2が
得られる。
のがある。第１図を説明すると、被変換信号S1は
フリツプ・フロツプ１のクロツク入力に供給さ
れ、フリツプ・フロツプ１のＱ及び出力が反転
する度に、抵抗２、コンデンサ３、ダイオ−ド４
を介して、及び抵抗５、コンデンサ６、ダイオ−
ド７を介してコンデンサ８を充電する。コンデン
サ８に充電された電流は、抵抗９を介してトラン
ジスタ１０のベ−スに流れ込む。一方、オ−プ・
コレクタ型のインバ−タ１１を介してこれもトラ
ンジスタ１０のベ−スに供給される変換信号S2に
よつて、トランジスタ１０は、スイツチングさ
れ、そのコレクタには周波数変換された信号S2が
得られる。
このような構成によると、コンデンサ３又は６
に短絡故障が発生すると、フリツプ・フロツプ１
のクロツク入力へ供給される被変換信号S1と無関
係にトランジスタ１０のベ−ス電流が流れ、イン
バ−タ１１から供給される変換信号S2がそのまま
トランジスタ１０のコレクタから出力される状態
となる。つまり周波数変換の機能が失われる。
に短絡故障が発生すると、フリツプ・フロツプ１
のクロツク入力へ供給される被変換信号S1と無関
係にトランジスタ１０のベ−ス電流が流れ、イン
バ−タ１１から供給される変換信号S2がそのまま
トランジスタ１０のコレクタから出力される状態
となる。つまり周波数変換の機能が失われる。
本考案は、従来回路の欠点を除去するもので、
故障の発生率が高いコンデンサを用いることな
く、少ない部品で周波数変換が得られる周波数変
換回路を提供することを目的とする。
故障の発生率が高いコンデンサを用いることな
く、少ない部品で周波数変換が得られる周波数変
換回路を提供することを目的とする。
以下、本考案の一実施例を示す第２図を参照し
て説明する。第２図に示すフリツプ・フロツプ１
２は、Ｄ型のもので、そのクロツク入力Ｔには被
変換信号S1が供給されており、その出力をデ−
タ入力Ｄに供給している。また、出力はシフ
ト・レザスタ１３のシリアル入力INSに供給され
ている。シフト・イジスタ１３は８ビツトのもの
で、クロツク入力Ｔには変換信号S2が供給され、
Ａ，Ｃ，Ｅ，Ｇ出力が反転型のオア・ゲ−ト１４
の入力に供給されている。オア・ゲ−ト１４の出
力は出力端子１５に供給されると共にインバ−タ
１６を介してフリツプ・フロツプ１２のリセツト
入力Ｒにも供給されている。
て説明する。第２図に示すフリツプ・フロツプ１
２は、Ｄ型のもので、そのクロツク入力Ｔには被
変換信号S1が供給されており、その出力をデ−
タ入力Ｄに供給している。また、出力はシフ
ト・レザスタ１３のシリアル入力INSに供給され
ている。シフト・イジスタ１３は８ビツトのもの
で、クロツク入力Ｔには変換信号S2が供給され、
Ａ，Ｃ，Ｅ，Ｇ出力が反転型のオア・ゲ−ト１４
の入力に供給されている。オア・ゲ−ト１４の出
力は出力端子１５に供給されると共にインバ−タ
１６を介してフリツプ・フロツプ１２のリセツト
入力Ｒにも供給されている。
次に、第１図の動作のタイミングを示す第３図
を参照して説明する。第３図において、ａは変換
信号S2，ｂは被変換信号S1を示す。時刻t1におい
て、被変換信号S1の立上りでフリツプ。フロツプ
１２はセツトされ、その出力はｃに示すように
“０”になる。次に、時刻t2の変換信号S2の立上
りでシフト・レジスタ１３は、出力の“０”を
読み込んでＡ出力はｄのように“０”になる。Ａ
出力は、オア・ゲ−ト１４及びインバ−タ１６を
介してフリツプ・フロツプ１２のリセツト入力Ｒ
に加えられるので、これをリセツトし、出力を
“１”にする。時刻t3では、シフト・レジスタ１
３のＡ出力は“１”にある出力を読み込むので
“１”に変り、一方Ｂ出力はｅに示すように“０”
にあるＡ出力を読み込むので“０”に変る。以
下、シフト・レジスタ１３は、ｆ〜ｋに示すよう
にＣ〜Ｈ出力を変換信号S2をクロツクとして順次
１周期だけ“０”となるようにシフトされる。
を参照して説明する。第３図において、ａは変換
信号S2，ｂは被変換信号S1を示す。時刻t1におい
て、被変換信号S1の立上りでフリツプ。フロツプ
１２はセツトされ、その出力はｃに示すように
“０”になる。次に、時刻t2の変換信号S2の立上
りでシフト・レジスタ１３は、出力の“０”を
読み込んでＡ出力はｄのように“０”になる。Ａ
出力は、オア・ゲ−ト１４及びインバ−タ１６を
介してフリツプ・フロツプ１２のリセツト入力Ｒ
に加えられるので、これをリセツトし、出力を
“１”にする。時刻t3では、シフト・レジスタ１
３のＡ出力は“１”にある出力を読み込むので
“１”に変り、一方Ｂ出力はｅに示すように“０”
にあるＡ出力を読み込むので“０”に変る。以
下、シフト・レジスタ１３は、ｆ〜ｋに示すよう
にＣ〜Ｈ出力を変換信号S2をクロツクとして順次
１周期だけ“０”となるようにシフトされる。
時刻t5になると、被変換信号S1が再び“１”に
変化し、かつ、シフト・レジスタ１３のＡ，Ｃ，
Ｅ，Ｇ出力は全て“１”にあるので、フリツプ・
フロツプ１２はセツトされ、出力は再び“０”
となる。時刻t5以降は、時刻t1以降の動作の繰返
しとなる。
変化し、かつ、シフト・レジスタ１３のＡ，Ｃ，
Ｅ，Ｇ出力は全て“１”にあるので、フリツプ・
フロツプ１２はセツトされ、出力は再び“０”
となる。時刻t5以降は、時刻t1以降の動作の繰返
しとなる。
このようなシフト・レジスタ１３の動作によ
り、オア・ゲ−ト１４は、ｅに示すような変換信
号S2に同期し、かつこれを1/2に分周した信号S0
を出力する。
り、オア・ゲ−ト１４は、ｅに示すような変換信
号S2に同期し、かつこれを1/2に分周した信号S0
を出力する。
なお、シフト・レジスタの段数は上記実施例の
ものに限定されず、更に増加して出力を一つ置き
以上にし、かつ、入力信号S1の分周比を多くして
変周波数変換比を他のものにしてもよい。またフ
リツプ・フロツプはJK型のものであつてもよい。
ものに限定されず、更に増加して出力を一つ置き
以上にし、かつ、入力信号S1の分周比を多くして
変周波数変換比を他のものにしてもよい。またフ
リツプ・フロツプはJK型のものであつてもよい。
以上のように、本考案によれば、簡単な回路構
成で周波数の変換が可能であり、周波数の変換比
を容易に選択できる。またフリツプ・フロツプに
リセツト入力がある期間に被変換信号へ雑音パル
スが印加されても影響されない効果もある。
成で周波数の変換が可能であり、周波数の変換比
を容易に選択できる。またフリツプ・フロツプに
リセツト入力がある期間に被変換信号へ雑音パル
スが印加されても影響されない効果もある。
第１図は従来の周波数変換回路を示す図、第２
図は本考案の一実施例を示す回路図、第３図は第
２図の動作を説明するタイミング図である。 １２…フリツプ・フロツプ、１３…シフト・レ
ジスタ、１４…オア・ゲ−ト。
図は本考案の一実施例を示す回路図、第３図は第
２図の動作を説明するタイミング図である。 １２…フリツプ・フロツプ、１３…シフト・レ
ジスタ、１４…オア・ゲ−ト。
Claims (1)
- 被変換信号をクロツク入力端子への入力信号と
し、リセツト端子への信号入力が無いときは、上
記クロツク入力端子への入力信号により出力の状
態反転を可能とするフリツプ・フロツプと、クロ
ツク入力端子に供給される変換信号に従つて上記
フリツプ・フロツプの出力信号を読み込むシフ
ト・レジスタと、上記シフト・レジスタの少なく
とも一つ置きの桁出力をオア入力するオア・ゲ−
トとを備え、上記オア・ゲ−トの出力信号を上記
フリツプ・フロツプのリセツト信号としたことを
特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066186U JPS6333376Y2 (ja) | 1986-02-13 | 1986-02-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066186U JPS6333376Y2 (ja) | 1986-02-13 | 1986-02-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61149431U JPS61149431U (ja) | 1986-09-16 |
| JPS6333376Y2 true JPS6333376Y2 (ja) | 1988-09-06 |
Family
ID=30511360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066186U Expired JPS6333376Y2 (ja) | 1986-02-13 | 1986-02-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6333376Y2 (ja) |
-
1986
- 1986-02-13 JP JP2066186U patent/JPS6333376Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61149431U (ja) | 1986-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6333376Y2 (ja) | ||
| JP2619448B2 (ja) | ディジタル式位相比較回路 | |
| KR100272119B1 (ko) | 펄스폭 변조 회로 | |
| KR100291126B1 (ko) | 복수개의서브-회로및클럭신호재생회로를구비하는회로장치 | |
| JPS62111522A (ja) | デイジタル回路 | |
| JPS62286Y2 (ja) | ||
| JPS6027970Y2 (ja) | Ｉｃ試験装置用タイミング発生装置 | |
| JP2553722B2 (ja) | ２相クロックの位相補正装置 | |
| JPH0352037Y2 (ja) | ||
| JPH044285Y2 (ja) | ||
| JPS594336Y2 (ja) | デジタル積分回路 | |
| JPH0523632U (ja) | ３分の１分周回路 | |
| JPS599638U (ja) | 簡易形ｄ／ａ変換器 | |
| JPH0515230B2 (ja) | ||
| JPS6438853U (ja) | ||
| JPS6140085U (ja) | ダイヤルパルス受信回路 | |
| JPS62101198U (ja) | ||
| JPS611932U (ja) | 分周回路 | |
| JPS6059186U (ja) | １秒タイマ | |
| JPS6210529U (ja) | ||
| JPS5952763U (ja) | 制御用クロツクパルスおよびダイヤルパルス発生装置 | |
| JPS5986741U (ja) | 入力信号検出回路 | |
| JPH0465432B2 (ja) | ||
| JPH01202918A (ja) | 入力回路 | |
| JPH0212409B2 (ja) |