JPH044285Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はシフトレジスタを用いたデイジタル回
路にて、被積分波形から積分波形を得る積分回路
に関するものである。

(ロ) 従来技術 従来は実公昭56−17791号等に示す様な積分回
路があるが、積分回路を構成する場合、一般には
コンデンサを使用しており、その他の積分回路の
構成要素である抵抗及び定電流回路等によりコン
デンサに充電された電流、またコンデンサから放
電された電流によつて積分波形を得ていた。

従つて積分回路を使用する回路をIC化する場
合、そのICに外付けピンを設けて時定数回路を
外付けするか、もしくは数10pF程度のコンデン
サをICに内蔵し、ICに内蔵した定電流回路によ
り積分波形を得たりしなければならず、前者の場
合はICの外付けピン数が多くなつて回路構成が
複雑になり、後者の場合はICに内蔵する定電流
回路の定電流量を微小化しなければならず、IC
内の抵抗及びコンデンサのばらつきにより、後者
にて得られる積分波形が所定の積分波形によりも
ばらついてしまう等の欠点があつた。

(ハ) 考案の目的 本考案は前記欠点を除去するものであり、コン
デンサを不要とした積分回路を提供することを目
的とする。

(ニ) 考案の構成 本考案は各々のコレクタを共通とし、負荷を介
して電源ラインと接続すると共に各々のベース電
位が所定電位に保持されるｍ個のトランジスタ
（ｍは整数）と、負荷抵抗を介して各々のコレク
タを前記ｍ個のトランジスタの各々のエミツタと
接続したｍ個のエミツタ接地型トランジスタと、
ｍ個のフリツプフロツプから構成されて該ｍ個の
フリツプフロツプの各々のビツト出力端子を前記
ｍ個のエミツタ接地型トランジスタの各々のベー
スと接続したシフトレジスタとより成り、該シフ
トレジスタのデータ入力端子に被積分波形を、か
つクロツク入力端子に前記被積分波形の１／ｎ倍周 期（ｎ≧ｍ、ｎは整数）のクロツクパルスを入力
し、前記ｍ個のトランジスタが順次オンすること
によつて加算されたコレクタ電流及び前記負荷に
よる電圧降下より積分波形を得る積分回路であ
る。

(ホ) 実施例 本考案の詳細を図示の実施例により具体的に説
明する。

第１図は本考案の積分回路の１例を示す回路
図、第２図及び第３図は各々、本考案の積分回路
に被積分波形を入力した時の各部の波形を示す波
形図である。

第１図について図番及び構成を説明すると、１
は電源端子、２は電源ライン、３は負荷としての
抵抗、４は抵抗、５ａ，５ｂはダイオード、６
ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆはベース及び
コレクタ共通のトランジスタ、７ａ，７ｂ，７
ｃ，７ｄ，７ｅ，７ｆはエミツタ接地型トランジ
スタ、８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆは
各々、前記エミツタ接地型トランジスタ７ａ，７
ｂ，７ｃ，７ｄ，７ｅ，７ｆのオン時におけるコ
レクタ電流を一定値に設定する負荷抵抗、９は６
ビツトのＤ−フリツプフロツプ１０ａ，１０ｂ，
１０ｃ，１０ｄ，１０ｅ，１０ｆより成るシフト
レジスタ、１１は被積分波形を入力する前記シフ
トレジスタ９のデータ入力端子、１２はクロツク
入力端子であり、電源ライン２とアース間に直列
接続した抵抗４、ダイオード５ａ，５ｂの抵抗４
及びダイオード５ａ間にトランジスタ６ａ，６
ｂ，６ｃ，６ｄ，６ｅ，６ｆの共通ベースを接続
すると共に抵抗３を介して電源ライン２と共通コ
レクタを接続し、そしてエミツタ接地型トランジ
スタ７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆのコレ
クタとトランジスタ６ａ，６ｂ，６ｃ，６ｄ，６
ｅ，６ｆのエミツタを、各々負荷抵抗８ａ，８
ｂ，８ｃ，８ｄ，８ｅ，８ｆを介して接続してい
る。またシフトレジスタ９を構成するＤ−フリツ
プフロツプ１０ａ，１０ｂ，１０ｃ，１０ｄ，１
０ｅ，１０ｆの各々のビツト出力端子Q₁，Q₂，
Q₃，Q₄，Q₅及びQ₆又は₁，₂，₃，₄，₅及
び₆端子）を次段のＤ−フリツプフロツプと接
続すると共に、エミツタ接地型のトランジスタ７
ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆの各々のベー
スと接続し、Ｄ−フリツプフロツプ１０ａのＤ
（データ）端子とデータ入力端子１１を接続し、
Ｄ−フリツプフロツプ１０ａ，１０ｂ，１０ｃ，
１０ｄ，１０ｅ，１０ｆのＣ（クロツク）端子と
クロツク入力端子１２を接続している。

以下、第１図の回路動作を第２図及び第３図の
波形図を用いて説明すると、まずエミツタ接地型
トランジスタ７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７
ｆのコレクタ電流値を一定とする様に負荷抵抗値
を定めていることから、それらのオンに伴つてト
ランジスタ６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ
がオンする様に、そのベース電位、即ちＡ点の電
位を抵抗４による電圧降下及びダイオード５ａ，
５ｂの立上り電圧にて設定している。そして電源
端子１に電源電圧V_ccを印加し、データ入力端子
１１、即ちＤ−フリツプフロツプ１０ａのＤ端子
に第２図イ及び第３図イに示す被積分波形を、ク
ロツク入力端子１２即ちＤ−フリツプフロツプ１
０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ
のＣ端子に被積分波形の１／ｎ倍周期の第２図ロ及 び第３図ロに示すクロツクパルスを入力する。た
だし、ｎは互いに数の等しいトランジスタ６ａ，
６ｂ，６ｃ，６ｄ，６ｅ，６ｆ、エミツタ接地型
トランジスタ７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７
ｆ及びＤ−フリツプフロツプ１０ａ，１０ｂ，１
０ｃ，１０ｄ，１０ｅ，１０ｆの数以上でなけれ
ばならない。本実施例ではｎ＝10と設定してい
る。またＤ−フリツプフロツプ１０ａ，１０ｂ，
１０ｃ，１０ｄ，１０ｅ，１０ｆはＣ端子に入力
するクロツクパルスの立下りにてＤ端子に入力し
た信号のハイレベル、ローレベルを検出し、ビツ
ト出力端子から信号を出力する。

これよりまず第１図及び第２図においてＤ−フ
リツプフロツプ１０ａのQ₁端子からは第２図ハ
に示す出力波形が得られ、この出力信号は次段の
Ｄ−フリツプフロツプ１０ｂのＤ端子に転送され
ると共にエミツタ接地型トランジスタ７ａのベー
スに入力する。このベース入力にてエミツタ接地
型トランジスタ７ａがオンし、負荷抵抗８ａを介
してトランジスタ６ａがオンする。

次にＤ−フリツプフロツプ１０ｂのQ₂端子か
らは第２図ニに示す様に第２図ハに示す出力波形
よりもクロツクパルスの１周期分だけ遅延した出
力波形が得られ、この出力信号は次段のＤ−フリ
ツプフロツプ１０ｃのＤ端子に転送されると共に
エミツタ接地型トランジスタ７ｂのベースに入力
し、このベース入力にてエミツタ接地型トランジ
スタ７ｂがエミツタ接地型トランジスタ７ａより
もクロツクパルスの１周期分だけ遅延してオン
し、負荷抵抗８ｂを介してトランジスタ６ｂがト
ランジスタ６ａよりもクロツクパルスの１周期分
だけ遅延してオンする。

前述の動作はＤ−フリツプフロツプ１０ｃ，１
０ｄ，１０ｅ，１０ｆについても順次繰り返さ
れ、Q₃端子からは第２図ホに、Q₄端子からは第
２図ヘに、Q₅端子からは第２図トに、Q₆端子か
らは第２図チに示す出力波形が得られ、何れも前
段のビツト出力端子からの出力波形よりもクロツ
クパルスの１周期分だけ遅延した出力波形とな
る。そして前段のＤ−フリツプフロツプ１０ｂの
出力信号にてオンしたエミツタ接地型トランジス
タ７ｂよりもクロツクパルスの１周期分だけ遅延
しながらエミツタ接地型トランジスタ７ｃ，７
ｄ，７ｅ，７ｆが順次オンし、負荷抵抗８ｃ，８
ｄ，８ｅ，８ｆを介してトランジスタ６ｃ，６
ｄ，６ｅ，６ｆがトランジスタ６ｂよりもクロツ
クパルスの１周期分だけ遅延しながら順次オンす
る。

以上よりデータ入力端子１１に被積分波形を入
力すると、被積分波形に対応したクロツクパルス
の最初の立下り時にトランジスタ６ａがオンし、
次いでクロツクパルスの１周期分だけ遅延しなが
らトランジスタ６ｂ，６ｃ，６ｄ，６ｅ，６ｆが
順次オンする。これよりトランジスタ６ａ，６
ｂ，６ｃ，６ｄ，６ｅ，６ｆが順次オンすること
により、コレクタを共通とした、即ちＢ点のコレ
クタ電流は変化し、Ｂ点には電源電圧V_ccからそ
のコレクタ電流及び抵抗３による電圧降下を差し
引いた出力波形が現れることになり、この出力波
形はトランジスタ６ａ，６ｂ，６ｃ，６ｄ，６
ｅ，６ｆのオン、オフが第２図ハ，ニ，ホ，ヘ，
ト及びチに示すQ₁，Q₂，Q₃，Q₄，Q₅及びQ₆の出
力波形に同期し、トランジスタ６ａ，６ｂ，６
ｃ，６ｄ，６ｅ，６ｆのコレクタ電流の大きさが
各々第２図ハ，ニ，ホ，ヘ，ト及びチに示すQ₁，
Q₂，Q₃，Q₄，Q₅及びQ₆端子の出力波形の波高値
に比例することから第２図リに示す様な負極性の
積分波形となる。

この積分波形はクロツクパルスの周波数の変
化、Ｄ−フリツプフロツプの段数の増減、Ｄ−フ
リツプフロツプの段数の増減と等しいベース及び
コレクタ共通のトランジスタ、及びエミツタ接地
型トランジスタの数により任意の積分波形とな
る。更に積分波形の波高値を可変する場合は、ト
ランジスタ６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ
のオンが可能な範囲で抵抗４の抵抗値を可変して
Ａ点の電位を可変し、トランジスタ６ａ，６ｂ，
６ｃ，６ｄ，６ｅ，６ｆのコレクタを共通とした
Ｂ点におけるコレクタ電流及び抵抗３による電圧
降下を可変すればよい。

また積分波形の極性を負極性から正極正にする
には、同一被積分波形をデータ入力端子１１に入
力し、第１図に示すＤ−フリツプフロツプ１０
ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆの
Q₁，Q₂，Q₃，Q₄，Q₅及びQ₆端子に代わつて₁，
Q₂，₃，₄，₅及び₆端子を用い、各々のビツ
ト出力端子を次段のＤ−フリツプフロツプのＤ端
子と接続すると共に、エミツタ接地型トランジス
タ７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆの各々の
ベースと接続すればよい。これより第２図ハ，
ニ，ホ，ヘ，ト及びチに示す出力波形が各々第３
図ハ，ニ，ホ，ヘ，ト及びチに示す出力波形に反
転し、前述と同様な動作で第１図のＢ点から第３
図リに示す正極性の積分波形を得ることができ
る。

また本実施例ではトランジスタ６ａ，６ｂ，６
ｃ，６ｄ，６ｅ，６ｆのベース電位を抵抗４、ダ
イオード５ａ，５ｂにより一定電位に保持してい
るが、電源ライン２とアース間に複数の抵抗を設
け、この複数の抵抗による分圧値をそのベース電
位とすることにより、第１図のＢ点から電源電圧
V_ccの変動に追随する積分波形を得ることもでき
る。更にトランジスタ６ａ，６ｂ，６ｃ，６ｄ，
６ｅ，６ｆのベースを共通としない構成にしても
一向に差し支えない。

(ヘ) 考案の効果 本考案の積分回路によれば、同一の被積分波形
から正極性或は負極性の積分波形を得ることがで
き、コンデンサを不要として積分回路を構成でき
る為、積分回路を使用する回路をIC化するに際
し、時定数回路が不要となることからICに時定
数回路を取付ける場合に必要だつた外付けピンも
不要となつて回路基板上での回路構成が簡単とな
り、またIC内にコンデンサを不要とすることか
らコンデンサのばらつきによる影響がなくなつて
精度の高いICを生産することが可能等の利点が
得られる。

【図面の簡単な説明】

第１図は本考案の積分回路を示す回路図、第２
図及び第３図は本考案の積分回路に被積分波形を
入力した時の各部の波形を示す波形図である。 主な図番の説明、２……電源ライン、３……抵
抗、６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ……ト
ランジスタ、７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７
ｆ……エミツタ接地型トランジスタ、８ａ，８
ｂ，８ｃ，８ｄ，８ｅ，８ｆ……負荷抵抗、９…
…シフトレジスタ、１１……データ入力端子、１
２……クロツク入力端子。

Claims (1)

【実用新案登録請求の範囲】
1. 各々のコレクタを共通とし、負荷を介して電源
   ラインと接続すると共に各々のベース電位が所定
   電位に保持されるｍ個のトランジスタ（ｍは整
   数）と、負荷抵抗を介して各々のコレクタを前記
   ｍ個のトランジスタの各々のエミツタと接続した
   ｍ個のエミツタ接地型トランジスタと、ｍ個のフ
   リツプフロツプから構成されて該ｍ個のフリツプ
   フロツプの各々のビツト出力端子を前記ｍ個のエ
   ミツタ接地型トランジスタの各々のベースと接続
   したシフトレジスタとより成り、該シフトレジス
   タの初段のフリツプフロツプのデータ入力端子に
   被積分波形を、かつ前記ｍ個のフリツプフロツプ
   全てのクロツク入力端子に前記被積分波形の１／
   ｎ倍周期（ｎ≧ｍ、ｎは整数）のクロツクパルス
   を入力し、前記ｍ個のトランジスタが順次オンす
   ることによつて加算されたコレクタ電流及び前記
   負荷による電圧降下より積分波形を得ることを特
   徴とする積分回路。