JPH05252003A - 単安定マルチバイブレータ - Google Patents
単安定マルチバイブレータInfo
- Publication number
- JPH05252003A JPH05252003A JP4318073A JP31807392A JPH05252003A JP H05252003 A JPH05252003 A JP H05252003A JP 4318073 A JP4318073 A JP 4318073A JP 31807392 A JP31807392 A JP 31807392A JP H05252003 A JPH05252003 A JP H05252003A
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- node
- potential
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0232—Monostable circuits
Abstract
(57)【要約】
【目的】 差動増幅器を用いたトリガパルスの周波数及
びパルス幅に関係なく設定された基準電位により安定な
デューティ比が得られる単安定マルチバイブレータを提
供する。 【構成】 第１ノードに非反転入力端子が連結され、第
２ノードに反転入力端子が連結されて、前記第１ノード
と第２ノード間の電位差に応じて出力端子に出力信号を
駆動する作動増幅器と、前記第１ノードに前記出力信号
がハイのときは第１基準電位を提供し、ローのときは前
記第１基準電位より低い第２基準電位を提供するための
非反転基準電位供給手段と、前記出力信号がハイのとき
は前記第１基準電位より低く、第２基準電位より高い第
３基準電位に向って充電し、前記出力信号がローのとき
は前記第２基準電位より低い第４基準電位に向って放電
して、前記第２ノードに充放電電位を提供するための充
放電回路手段と、前記第１ノードと接地電位間に連結さ
れ、外部トリガ信号に応じてスイッチングされるスイッ
チングトランジスタ手段とを備える。
びパルス幅に関係なく設定された基準電位により安定な
デューティ比が得られる単安定マルチバイブレータを提
供する。 【構成】 第１ノードに非反転入力端子が連結され、第
２ノードに反転入力端子が連結されて、前記第１ノード
と第２ノード間の電位差に応じて出力端子に出力信号を
駆動する作動増幅器と、前記第１ノードに前記出力信号
がハイのときは第１基準電位を提供し、ローのときは前
記第１基準電位より低い第２基準電位を提供するための
非反転基準電位供給手段と、前記出力信号がハイのとき
は前記第１基準電位より低く、第２基準電位より高い第
３基準電位に向って充電し、前記出力信号がローのとき
は前記第２基準電位より低い第４基準電位に向って放電
して、前記第２ノードに充放電電位を提供するための充
放電回路手段と、前記第１ノードと接地電位間に連結さ
れ、外部トリガ信号に応じてスイッチングされるスイッ
チングトランジスタ手段とを備える。
Description
【０００１】
【産業上の利用分野】本発明は単安定マルチバイブレー
タに係り、特に作動増幅器を用いた単安定マルチバイブ
レータに関するものである。
タに係り、特に作動増幅器を用いた単安定マルチバイブ
レータに関するものである。
【０００２】
【従来の技術】単安定マルチバイブレータは１つの安定
状態と１つの準安定状態を有し、外部からトリガ信号が
加わると、回路時定数により決った時間の間、準安定状
態を維持した後に再び安定状態に復帰することで、主に
数１０μｓｅｃ〜数ｓｅｃ以内のタイミング動作のため
のタイマとして応用されている。
状態と１つの準安定状態を有し、外部からトリガ信号が
加わると、回路時定数により決った時間の間、準安定状
態を維持した後に再び安定状態に復帰することで、主に
数１０μｓｅｃ〜数ｓｅｃ以内のタイミング動作のため
のタイマとして応用されている。
【０００３】したがって、単安定マルチバイブレータ
（以下ＭＭとも称する）はトリガパルスが入力されるご
との準安定と安定状態のデューティ比が常に一定に維持
されなければならない。
（以下ＭＭとも称する）はトリガパルスが入力されるご
との準安定と安定状態のデューティ比が常に一定に維持
されなければならない。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
単安定マルチバイブレータの応答はトリガパルスの周波
数やパルス幅に影響されることが多い。即ち、トリガパ
ルスの周波数又はパルス幅に関係なく常に一定のデュー
ティ比と正確な応答が要求されている。したがって、本
発明の目的は、前記のような従来技術の問題点を解決す
るために、トリガパルスの変動に関係なく安定な動作を
する単安定マルチバイブレータを提供することにある。
単安定マルチバイブレータの応答はトリガパルスの周波
数やパルス幅に影響されることが多い。即ち、トリガパ
ルスの周波数又はパルス幅に関係なく常に一定のデュー
ティ比と正確な応答が要求されている。したがって、本
発明の目的は、前記のような従来技術の問題点を解決す
るために、トリガパルスの変動に関係なく安定な動作を
する単安定マルチバイブレータを提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に本発明は、第１ノードに非反転入力端子が連結され、
第２ノードに反転入力端子が連結されて、前記第１ノー
ドと第２ノード間の電位差に応じて出力端子に出力信号
を駆動する作動増幅器と、前記第１ノードに前記出力信
号がハイのときは第１基準電位を提供し、ローのときは
前記第１基準電位より低い第２基準電位を提供するため
の非反転基準電位供給手段と、前記出力信号がハイのと
きは前記第１基準電位より低く、第２基準電位より高い
第３基準電位に向って充電し、前記出力信号がローのと
きは前記第２基準電位より低い第４基準電位に向って放
電して、前記第２ノードに充放電電位を提供するための
充放電回路手段と、前記第１ノードと接地電位間に連結
され、外部トリガ信号に応じてスイッチングされるスイ
ッチングトランジスタ手段とを備えたことを特徴とす
る。
に本発明は、第１ノードに非反転入力端子が連結され、
第２ノードに反転入力端子が連結されて、前記第１ノー
ドと第２ノード間の電位差に応じて出力端子に出力信号
を駆動する作動増幅器と、前記第１ノードに前記出力信
号がハイのときは第１基準電位を提供し、ローのときは
前記第１基準電位より低い第２基準電位を提供するため
の非反転基準電位供給手段と、前記出力信号がハイのと
きは前記第１基準電位より低く、第２基準電位より高い
第３基準電位に向って充電し、前記出力信号がローのと
きは前記第２基準電位より低い第４基準電位に向って放
電して、前記第２ノードに充放電電位を提供するための
充放電回路手段と、前記第１ノードと接地電位間に連結
され、外部トリガ信号に応じてスイッチングされるスイ
ッチングトランジスタ手段とを備えたことを特徴とす
る。
【０００６】
【作用】かかる構成により、数回のトリガ信号以内に安
定された単安定発振信号を出力できる。
定された単安定発振信号を出力できる。
【０００７】
【実施例】以下、本発明に係る一実施例を添付図面に従
って説明する。図１は、本実施例の単安定マルチバイブ
レータの回路構成を示す図である。図１で、１０はトリ
ガパルス入力端子であり、２０は出力端子である。差動
増幅器Ｕ１は、非反転入力端子（＋）が第１ノードＮ１
に連結され、反転入力端子（−）が第２ノードＮ２に連
結され、出力信号は出力端子２０に結合される。
って説明する。図１は、本実施例の単安定マルチバイブ
レータの回路構成を示す図である。図１で、１０はトリ
ガパルス入力端子であり、２０は出力端子である。差動
増幅器Ｕ１は、非反転入力端子（＋）が第１ノードＮ１
に連結され、反転入力端子（−）が第２ノードＮ２に連
結され、出力信号は出力端子２０に結合される。
【０００８】非反転基準電位供給手段３０は、電源電圧
ＶCCと接地電位間に直列接続された抵抗Ｒ１及び抵抗Ｒ
２と、これら抵抗Ｒ１，Ｒ２の共通の接続点である第１
ノードＮ１と出力端子２０との間に接続された抵抗Ｒ３
とから構成される。したがって、非反転基準電位供給手
段３０では、出力端子２０が“ハイ”状態のとき、第１
ノードＮ１に次の式（１）で表現される第１基準電位Ｖ
+Hを提供する。
ＶCCと接地電位間に直列接続された抵抗Ｒ１及び抵抗Ｒ
２と、これら抵抗Ｒ１，Ｒ２の共通の接続点である第１
ノードＮ１と出力端子２０との間に接続された抵抗Ｒ３
とから構成される。したがって、非反転基準電位供給手
段３０では、出力端子２０が“ハイ”状態のとき、第１
ノードＮ１に次の式（１）で表現される第１基準電位Ｖ
+Hを提供する。
【０００９】
【数１】
【００１０】一方、出力端子２０が“ロー”状態のとき
は第１ノードＮ１に次の式（２）で表現される第２基準
電位Ｖ+Lを提供する。
は第１ノードＮ１に次の式（２）で表現される第２基準
電位Ｖ+Lを提供する。
【００１１】
【数２】
【００１２】但し、前記式（１）及び（２）でハイ出力
信号ＶOH＝ＶCC、ロー出力信号ＶOL＝ＧＮＤの場合であ
る。充放電回路手段４０は、出力端子２０と接地電位間
に直列接続された抵抗Ｒ４及び抵抗Ｒ５と、これら抵抗
Ｒ４，Ｒ５の共通の接続点である第２ノードＮ２と接地
電位との間に接続されたキャパシタＣ１とから構成され
る。
信号ＶOH＝ＶCC、ロー出力信号ＶOL＝ＧＮＤの場合であ
る。充放電回路手段４０は、出力端子２０と接地電位間
に直列接続された抵抗Ｒ４及び抵抗Ｒ５と、これら抵抗
Ｒ４，Ｒ５の共通の接続点である第２ノードＮ２と接地
電位との間に接続されたキャパシタＣ１とから構成され
る。
【００１３】充放電回路手段４０では、出力端子２０が
“ハイ”状態のとき、キャパシタＣ１が次の式（３）に
従って充電される。
“ハイ”状態のとき、キャパシタＣ１が次の式（３）に
従って充電される。
【００１４】
【数３】
【００１５】一方、出力端子２０が“ロー”状態のとき
は、キャパシタＣ１は次の式（４）に従って放電され
る。
は、キャパシタＣ１は次の式（４）に従って放電され
る。
【００１６】
【数４】
【００１７】ここで、Ｖ-Hは第３基準電位として次の式
（５）により定義される。
（５）により定義される。
【００１８】
【数５】
【００１９】ここで、ＶT はＶ+L電位で次のトリガパル
スＶTGが印加されるとき、キャパシタＣ１の増加される
充電電圧を意味し、次の式（６）で表現される。
スＶTGが印加されるとき、キャパシタＣ１の増加される
充電電圧を意味し、次の式（６）で表現される。
【００２０】
【数６】
【００２１】スイッチングトランジスタ手段Ｑ１は、第
１ノードＮ１にコレクタが連結され、エミッタが接地さ
れ、ベースに外部トリガパルスＶTGが入力されるバイポ
ーラトランジスタである。したがって、第１ノードＮ１
はトランジスタＱ１がターンオンされたとき瞬間的に接
地電位に落ちる。このように構成される本実施例の回路
の作用効果を、図１の各部電位を示すタイミングチャー
トである図２を参照して説明すると次の通りである。
１ノードＮ１にコレクタが連結され、エミッタが接地さ
れ、ベースに外部トリガパルスＶTGが入力されるバイポ
ーラトランジスタである。したがって、第１ノードＮ１
はトランジスタＱ１がターンオンされたとき瞬間的に接
地電位に落ちる。このように構成される本実施例の回路
の作用効果を、図１の各部電位を示すタイミングチャー
トである図２を参照して説明すると次の通りである。
【００２２】尚、図２で第１ノードＮ１の電位は２点鎖
線で示され、第２ノードＮ２の電位は１点鎖線で示され
る。本実施例の回路に電源電圧ＶCCを印加するとキャパ
シタＣ１は第３基準電位Ｖ -Hまで充電される。時間ｔ0
でトリガパルスＶTGが入力されると、第１ノードＮ１が
トランジスタＱ１を介して瞬間的に接地電位に落ちるの
で、差動増幅器Ｕ１により出力端子２０の電位はＶOHか
らＶOLに遷移する。以後、キャパシタＣ１の放電電位Ｖ
d が第２基準電位Ｖ+Lより低くなるまでは、時間ｔ1 ，
ｔ2 でトリガパルスＶTGが入力されても出力信号Ｖ0 は
変化せず引続き“ロー”状態ＶOLを保つ。
線で示され、第２ノードＮ２の電位は１点鎖線で示され
る。本実施例の回路に電源電圧ＶCCを印加するとキャパ
シタＣ１は第３基準電位Ｖ -Hまで充電される。時間ｔ0
でトリガパルスＶTGが入力されると、第１ノードＮ１が
トランジスタＱ１を介して瞬間的に接地電位に落ちるの
で、差動増幅器Ｕ１により出力端子２０の電位はＶOHか
らＶOLに遷移する。以後、キャパシタＣ１の放電電位Ｖ
d が第２基準電位Ｖ+Lより低くなるまでは、時間ｔ1 ，
ｔ2 でトリガパルスＶTGが入力されても出力信号Ｖ0 は
変化せず引続き“ロー”状態ＶOLを保つ。
【００２３】時間ｔ3 でＶd ＜Ｖ+Lになると、出力信号
ＶO が“ハイ”状態ＶOHに遷移し、したがって第１ノー
ドＮ１が第１基準電位Ｖ+Hになり、キャパシタＶ１を再
び抵抗Ｒ４を通じて充電しながら安定状態になる。時間
ｔ4 でトリガパルスＶTGが入力されると、第１ノードＮ
１の電位が接地電位に落ちるので、出力端子２０は“ロ
ー”状態に遷移し、キャパシタＣ１は充電動作を止めて
放電を開始する。このとき、第１ノードＮ１の電位は第
２基準電位Ｖ+Lを維持し、第２ノードＮ２はＶ+Lより高
い放電電位Ｖd を維持するので出力信号ＶO は準安定状
態である“ロー”状態ＶOLを維持することになる。
ＶO が“ハイ”状態ＶOHに遷移し、したがって第１ノー
ドＮ１が第１基準電位Ｖ+Hになり、キャパシタＶ１を再
び抵抗Ｒ４を通じて充電しながら安定状態になる。時間
ｔ4 でトリガパルスＶTGが入力されると、第１ノードＮ
１の電位が接地電位に落ちるので、出力端子２０は“ロ
ー”状態に遷移し、キャパシタＣ１は充電動作を止めて
放電を開始する。このとき、第１ノードＮ１の電位は第
２基準電位Ｖ+Lを維持し、第２ノードＮ２はＶ+Lより高
い放電電位Ｖd を維持するので出力信号ＶO は準安定状
態である“ロー”状態ＶOLを維持することになる。
【００２４】時間ｔ5 で第２ノードＮ２の放電電位Ｖd
がＶ+Lより低くなると、出力信号Ｖ O はＶOLからＶOHに
遷移し、第１ノードＮ１の電位は第１基準電位Ｖ+Hにな
る。したがって、キャパシタＣ１はトリガパルスが入力
されるまで再び充電される。上述のようにトリガパルス
ＶTGが入力されるごとに放電及び充電の反復動作で準安
定状態及び安定状態を有する出力信号ＶO が得られる。
がＶ+Lより低くなると、出力信号Ｖ O はＶOLからＶOHに
遷移し、第１ノードＮ１の電位は第１基準電位Ｖ+Hにな
る。したがって、キャパシタＣ１はトリガパルスが入力
されるまで再び充電される。上述のようにトリガパルス
ＶTGが入力されるごとに放電及び充電の反復動作で準安
定状態及び安定状態を有する出力信号ＶO が得られる。
【００２５】出力信号ＶO のデューティ比は次の式
（７）で表現される。
（７）で表現される。
【００２６】
【数７】
【００２７】ここで、Ｔd は放電期間、Ｔc は充電期間
である。Ｖ-H＞＞ＶT なら、式（７）は次の式（８）の
ように整理される。
である。Ｖ-H＞＞ＶT なら、式（７）は次の式（８）の
ように整理される。
【００２８】
【数８】
【００２９】
【発明の効果】即ち、本発明による単安定マルチバイブ
レータでのデューティ比は、トリガパルスの周波数及び
パルス幅に関係なく、抵抗値により設定された基準電位
（Ｖ-H及びＶ+L）により決定されるので、安定なデュー
ティ比が得られる。また、Ｔd が長くなると、Ｔc が短
くなるので次周期のＶT が低くなり、次周期の放電時間
であるＴd が短くなってトリガパルスが数回入力されて
も、予め設定されたデューティ比で安定化される。した
がって、本発明では抵抗とキャパシタの値を調節してデ
ューティ比を任意に適切に調節でき、トリガパルスの変
動に関係なく一定のデューティ比を有する単安定マルチ
バイブレータを提供できる。
レータでのデューティ比は、トリガパルスの周波数及び
パルス幅に関係なく、抵抗値により設定された基準電位
（Ｖ-H及びＶ+L）により決定されるので、安定なデュー
ティ比が得られる。また、Ｔd が長くなると、Ｔc が短
くなるので次周期のＶT が低くなり、次周期の放電時間
であるＴd が短くなってトリガパルスが数回入力されて
も、予め設定されたデューティ比で安定化される。した
がって、本発明では抵抗とキャパシタの値を調節してデ
ューティ比を任意に適切に調節でき、トリガパルスの変
動に関係なく一定のデューティ比を有する単安定マルチ
バイブレータを提供できる。
【図１】本発明による単安定マルチバイブレータの回路
図である。
図である。
【図２】図１の各部電位を示すタイミングチャートであ
る。
る。
Ｕ１…差動増幅器、Ｎ１…第１ノード、Ｎ２…第２ノー
ド、Ｑ１…スイッチングトランジスタ手段、Ｃ１…キャ
パシタ、Ｒ１〜Ｒ５…抵抗、１０…トリガパルス入力端
子、２０…出力端子、３０…非反転基準電位供給手段、
４０…充放電回路手段
ド、Ｑ１…スイッチングトランジスタ手段、Ｃ１…キャ
パシタ、Ｒ１〜Ｒ５…抵抗、１０…トリガパルス入力端
子、２０…出力端子、３０…非反転基準電位供給手段、
４０…充放電回路手段
Claims (3)
- 【請求項１】 第１ノードに非反転入力端子が連結さ
れ、第２ノードに反転入力端子が連結されて、前記第１
ノードと第２ノード間の電位差に応じて出力端子に出力
信号を駆動する作動増幅器と、 前記第１ノードに前記出力信号がハイのときは第１基準
電位を提供し、ローのときは前記第１基準電位より低い
第２基準電位を提供するための非反転基準電位供給手段
と、 前記出力信号がハイのときは前記第１基準電位より低
く、第２基準電位より高い第３基準電位に向って充電
し、前記出力信号がローのときは前記第２基準電位より
低い第４基準電位に向って放電して、前記第２ノードに
充放電電位を提供するための充放電回路手段と、 前記第１ノードと接地電位間に連結され、外部トリガ信
号に応じてスイッチングされるスイッチングトランジス
タ手段とを備え、 数回のトリガ信号以内に安定した単安定発振信号を出力
することを特徴とする単安定マルチバイブレータ。 - 【請求項２】 前記非反転基準電位供給手段は、電源電
圧と接地との間に直列連結された第１抵抗及び第２抵抗
と、これら抵抗の共通の接続点である前記第１ノードと
出力端子間に接続された第３抵抗とから構成されること
を特徴とする請求項１記載の単安定マルチバイブレー
タ。 - 【請求項３】 前記充放電回路手段は、前記出力端子と
接地との間に直列接続された第４抵抗及び第５抵抗と、
これら抵抗の共通の接続点である前記第２ノードと接地
間に接続されたキャパシタとから構成されることを特徴
とする請求項１記載の単安定マルチバイブレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910021976A KR930011416A (ko) | 1991-11-30 | 1991-11-30 | 단안정멀티바이브레이터회로 |
| KR91-21976 | 1991-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252003A true JPH05252003A (ja) | 1993-09-28 |
Family
ID=19324013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4318073A Withdrawn JPH05252003A (ja) | 1991-11-30 | 1992-11-27 | 単安定マルチバイブレータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5289052A (ja) |
| JP (1) | JPH05252003A (ja) |
| KR (1) | KR930011416A (ja) |
| CN (1) | CN1041877C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856753A (en) * | 1996-03-29 | 1999-01-05 | Cypress Semiconductor Corp. | Output circuit for 3V/5V clock chip duty cycle adjustments |
| KR100218011B1 (ko) * | 1996-10-17 | 1999-09-01 | 윤종용 | 디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582687A (en) * | 1969-07-15 | 1971-06-01 | Massachusetts Inst Technology | Monostable and astable multivibrator apparatus including differential amplifier, rc network and switch means for initiating and terminating output pulses |
| JPS5930338B2 (ja) * | 1978-09-18 | 1984-07-26 | 株式会社ケンウッド | 単安定マルチバイブレ−タ |
| US4521694A (en) * | 1983-06-30 | 1985-06-04 | Eaton Corporation | Comparator timer with dual function adjustment |
| US4572966A (en) * | 1983-12-22 | 1986-02-25 | Rockwell International Corporation | Activity monitor, power-on clear circuit |
| JPS60187120A (ja) * | 1984-03-07 | 1985-09-24 | Toshiba Corp | 単安定マルチバイブレ−タ回路 |
| JPH0243012A (ja) * | 1988-08-03 | 1990-02-13 | Inoue Mtp Co Ltd | 強化ポリウレタン成形品の反応射出成形方法 |
| US4959557A (en) * | 1989-05-18 | 1990-09-25 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
-
1991
- 1991-11-30 KR KR1019910021976A patent/KR930011416A/ko not_active Application Discontinuation
-
1992
- 1992-11-27 JP JP4318073A patent/JPH05252003A/ja not_active Withdrawn
- 1992-11-28 CN CN92113436A patent/CN1041877C/zh not_active Expired - Fee Related
- 1992-11-30 US US07/982,893 patent/US5289052A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5289052A (en) | 1994-02-22 |
| KR930011416A (ko) | 1993-06-24 |
| CN1041877C (zh) | 1999-01-27 |
| CN1073310A (zh) | 1993-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860407B2 (ja) | 発振器 | |
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JP2707461B2 (ja) | 波形整形回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH09259597A (ja) | オフセット電圧の補償方法及びこの方法を用いるサンプルホールド回路と増幅器 | |
| JP2000114896A (ja) | 利得制御回路及びその制御方法 | |
| JPH0563523A (ja) | 波形発生装置 | |
| JPH044285Y2 (ja) | ||
| JP3668128B2 (ja) | フィルタ回路 | |
| JP3682164B2 (ja) | 水平同期信号分離回路 | |
| JPH03121614A (ja) | 発振回路 | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPH0145250B2 (ja) | ||
| JPH057778Y2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPS6318207Y2 (ja) | ||
| JPS5944806B2 (ja) | 発振回路 | |
| JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
| JPH0224271Y2 (ja) | ||
| JPS5837898A (ja) | ピ−クホ−ルド回路 | |
| JP2643548B2 (ja) | ワンショットマルチバイブレータ回路 | |
| JPS5838683Y2 (ja) | テレビジョン受像機の垂直ブランキングパルス作成回路 | |
| JPH04354265A (ja) | 水平発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |