JP2707461B2 - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JP2707461B2 JP2707461B2 JP1037010A JP3701089A JP2707461B2 JP 2707461 B2 JP2707461 B2 JP 2707461B2 JP 1037010 A JP1037010 A JP 1037010A JP 3701089 A JP3701089 A JP 3701089A JP 2707461 B2 JP2707461 B2 JP 2707461B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- waveform shaping
- input terminal
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、間欠的に作動する波形整形回路に関するも
のであって、出力信号のデューティがそろい、動作時の
過渡特性が改善された波形整形回路に係る。
のであって、出力信号のデューティがそろい、動作時の
過渡特性が改善された波形整形回路に係る。
第５は、従来の波形整形回路の一例を示す回路図であ
り、入力信号が供給される入力端子２に抵抗25,26が接
続され、それらの他端が夫々差動増幅器１の反転型入力
端子と非反転型入力端子に接続される。差動増幅器１
は、その反転型入力端子と出力端子との間に負帰還抵抗
28が接続されて負帰還回路を構成している。抵抗25と非
反転型入力端子との接続点がコンデンサ16とトランジス
タ29のコレクタに接続されている。トランジスタ29のエ
ミッタである端子20は、基準電圧源VRが接続され、端子
13は、トランジスタ29のベースであり、急速充電の為の
制御信号が供給されている。３は、入力信号を波形整形
した出力を得る出力端子である。
り、入力信号が供給される入力端子２に抵抗25,26が接
続され、それらの他端が夫々差動増幅器１の反転型入力
端子と非反転型入力端子に接続される。差動増幅器１
は、その反転型入力端子と出力端子との間に負帰還抵抗
28が接続されて負帰還回路を構成している。抵抗25と非
反転型入力端子との接続点がコンデンサ16とトランジス
タ29のコレクタに接続されている。トランジスタ29のエ
ミッタである端子20は、基準電圧源VRが接続され、端子
13は、トランジスタ29のベースであり、急速充電の為の
制御信号が供給されている。３は、入力信号を波形整形
した出力を得る出力端子である。
電源投入に同期して端子13に急速充電する為の制御信
号が印加され、トランジスタ29を介してコンデンサ16に
充電電流icが供給される。差動増幅器１の反転型入力端
子に抵抗26を介して入力信号が供給される。抵抗25とコ
ンデンサ16は、積分回路27を構成しており、その積分回
路によって入力信号が平滑され非反転型入力端子を介し
て差動増幅器に供給され、入力信号が波形整形されてい
る。
号が印加され、トランジスタ29を介してコンデンサ16に
充電電流icが供給される。差動増幅器１の反転型入力端
子に抵抗26を介して入力信号が供給される。抵抗25とコ
ンデンサ16は、積分回路27を構成しており、その積分回
路によって入力信号が平滑され非反転型入力端子を介し
て差動増幅器に供給され、入力信号が波形整形されてい
る。
第５図の波形整形回路は、入力信号が入力端子２に供
給され、その波形が第６図（ｂ）の（イ）に示されてい
る。又、第６図（ａ）に示されているように急速充電の
為の制御信号が制御端子13に印加されると、トランジス
タ29が作動して、コンデンサ16に充電電流icが急速に流
れ込み、コンデンサ16の充電電圧は、充電曲線（ロ）を
描いて上昇する。その充電電圧は、基準電圧VRからトラ
ンジスタ29の飽和電圧VCE(SAT)を引いた電圧（VR−V
CE(SAT)）の近傍に達する。制御信号がオフとなると、
コンデンサ16の充電電圧は、放電曲線（ハ）を描いて降
下して、入力信号が平滑されてい直流バイアス電圧に重
畳された電圧レベル（ニ）に達する（第６図（ｂ）参
照）。
給され、その波形が第６図（ｂ）の（イ）に示されてい
る。又、第６図（ａ）に示されているように急速充電の
為の制御信号が制御端子13に印加されると、トランジス
タ29が作動して、コンデンサ16に充電電流icが急速に流
れ込み、コンデンサ16の充電電圧は、充電曲線（ロ）を
描いて上昇する。その充電電圧は、基準電圧VRからトラ
ンジスタ29の飽和電圧VCE(SAT)を引いた電圧（VR−V
CE(SAT)）の近傍に達する。制御信号がオフとなると、
コンデンサ16の充電電圧は、放電曲線（ハ）を描いて降
下して、入力信号が平滑されてい直流バイアス電圧に重
畳された電圧レベル（ニ）に達する（第６図（ｂ）参
照）。
第６図から明らかなように、データエラーの発生する
期間は、t1〜t2の期間であり、この充放電期間は、積分
回路27の時定数に比例する。この種の波形整形回路にあ
っては、デューティがそろった出力信号を得るには、積
分回路27の時定数が大きいほど安定しているが、時定数
を大きくするとデータエラーが発生する期間（t1〜t2）
即ち、急速充電後の基準電圧レベルが過渡的に不安定と
なる期間が長くなる欠点がある。
期間は、t1〜t2の期間であり、この充放電期間は、積分
回路27の時定数に比例する。この種の波形整形回路にあ
っては、デューティがそろった出力信号を得るには、積
分回路27の時定数が大きいほど安定しているが、時定数
を大きくするとデータエラーが発生する期間（t1〜t2）
即ち、急速充電後の基準電圧レベルが過渡的に不安定と
なる期間が長くなる欠点がある。
本発明は、上述の如き課題に基づきなされたもので、
その主な目的は、短時間で出力信号のデューティがそろ
い、過渡変動の少ない波形整形回路を提供するものであ
る。
その主な目的は、短時間で出力信号のデューティがそろ
い、過渡変動の少ない波形整形回路を提供するものであ
る。
又、他の目的は、データエラーが発生する期間を可能
な限り短縮できる波形整形回路を提供するものである。
な限り短縮できる波形整形回路を提供するものである。
本発明の波形整形回路は、入力信号が供給される入力
端子と第１の積分回路により該入力信号が積分された出
力信号が入力される他の入力端子とを有する差動増幅器
と、該第１の積分回路の時定数より小さく設定した第２
の積分回路とを具え、該第２の積分回路の出力で該第１
の積分回路のコンデンサを急速充電するようになされた
ものである。
端子と第１の積分回路により該入力信号が積分された出
力信号が入力される他の入力端子とを有する差動増幅器
と、該第１の積分回路の時定数より小さく設定した第２
の積分回路とを具え、該第２の積分回路の出力で該第１
の積分回路のコンデンサを急速充電するようになされた
ものである。
本発明の波形整形回路は、差動増幅器の一方の入力端
子に接続された第１の積分回路のコンデンサを、入力信
号の振幅より減衰した積分出力を得る該第１の積分回路
より時定数の小さい第２の積分回路の出力電圧で急速充
電することによって、前記コンデンサの充放電期間を短
縮し、データエラーの低減を図るものである。
子に接続された第１の積分回路のコンデンサを、入力信
号の振幅より減衰した積分出力を得る該第１の積分回路
より時定数の小さい第２の積分回路の出力電圧で急速充
電することによって、前記コンデンサの充放電期間を短
縮し、データエラーの低減を図るものである。
第１図は、本発明に係る波形整形回路の一実施例であ
り、入力信号が供給される入力端子２に抵抗4,5,9が接
続されている。抵抗4,5の他端が差動増幅器１の反転型
入力端子と非反転型入力端子に夫々接続され、その反転
型入力端子とその出力端子３間に負帰還抵抗８が接続さ
れている。抵抗５の他端は、コンデンサ６に接続され、
抵抗５とコンデンサ６とによって積分回路７を構成して
いる。抵抗９の他端は、コンデンサ10に接続され、抵抗
９とコンデンサ10とにより積分回路11を形成している。
抵抗９とコンデンサ10との接続点P1は、ボルテージホロ
ワ型のバッファ回路を形成する差動増幅器12の非反転型
入力端子に接続され、差動増幅器12の反転型入力端子と
出力端子間が接続されて抵抗５とコンデンサ６との接続
点P2に接続されている。差動増幅器12は、急速充電の為
の制御信号が供給される制御端子13を具えている。又、
積分回路11と差動増幅器12は、コンデンサ６に急速充電
する為の急速充電回路15を構成している。３は、波形整
形された出力波形を得る出力端子である。
り、入力信号が供給される入力端子２に抵抗4,5,9が接
続されている。抵抗4,5の他端が差動増幅器１の反転型
入力端子と非反転型入力端子に夫々接続され、その反転
型入力端子とその出力端子３間に負帰還抵抗８が接続さ
れている。抵抗５の他端は、コンデンサ６に接続され、
抵抗５とコンデンサ６とによって積分回路７を構成して
いる。抵抗９の他端は、コンデンサ10に接続され、抵抗
９とコンデンサ10とにより積分回路11を形成している。
抵抗９とコンデンサ10との接続点P1は、ボルテージホロ
ワ型のバッファ回路を形成する差動増幅器12の非反転型
入力端子に接続され、差動増幅器12の反転型入力端子と
出力端子間が接続されて抵抗５とコンデンサ６との接続
点P2に接続されている。差動増幅器12は、急速充電の為
の制御信号が供給される制御端子13を具えている。又、
積分回路11と差動増幅器12は、コンデンサ６に急速充電
する為の急速充電回路15を構成している。３は、波形整
形された出力波形を得る出力端子である。
さて、第２図は、積分回路7,11の周波数特性を示すも
のであって、第２図の横軸が入力信号の周波数であり、
縦軸が積分回路の入力電圧V1と出力電圧V2との振幅の比
を示しており、f1,f2は、夫々積分回路7,11の遮断周波
数であり、f3は、入力信号の最低周波数であり、f4は、
入力信号の最大周波数を示している。以下、図に基づき
積分回路について説明する。
のであって、第２図の横軸が入力信号の周波数であり、
縦軸が積分回路の入力電圧V1と出力電圧V2との振幅の比
を示しており、f1,f2は、夫々積分回路7,11の遮断周波
数であり、f3は、入力信号の最低周波数であり、f4は、
入力信号の最大周波数を示している。以下、図に基づき
積分回路について説明する。
負帰還抵抗８の抵抗値を無限大とすると、差動増幅器
１の反転型入力端子には、入出力電圧の振幅の比（V2/V
1）が１となる信号が入力されることになる。入力信号
をデューテーのそろった出力パルスに波形整形する為に
は、差動増幅器１の非反転型入力端子に入力される入力
信号の振幅レベルを、より平滑した積分出力とする必要
性がある。即ち、入力信号の周波数より積分回路11の時
定数C10R9の遮断周波数f2が小さくなるように設定する
必要がある。
１の反転型入力端子には、入出力電圧の振幅の比（V2/V
1）が１となる信号が入力されることになる。入力信号
をデューテーのそろった出力パルスに波形整形する為に
は、差動増幅器１の非反転型入力端子に入力される入力
信号の振幅レベルを、より平滑した積分出力とする必要
性がある。即ち、入力信号の周波数より積分回路11の時
定数C10R9の遮断周波数f2が小さくなるように設定する
必要がある。
積分回路7,11は、夫々抵抗５とコンデンサ６及び抵抗
９とコンデンサ10から構成されており、その時定数C
6R5,C10R9は、次のような関係式が成り立つように設定
する。
９とコンデンサ10から構成されており、その時定数C
6R5,C10R9は、次のような関係式が成り立つように設定
する。
C6R5＞C10R9 ……（１） 但し、R5R9は、夫々抵抗5,9の抵抗値であり、C6,C10
は、夫々コンデンサ6,10の容量である。
は、夫々コンデンサ6,10の容量である。
又、積分回路11,7の周波数特性は、第２図の（１），
（２）に示されており、積分回路7,11の関係を遮断周波
数f1,f2で示せば、 f1＜f2 ……（２） となる。
（２）に示されており、積分回路7,11の関係を遮断周波
数f1,f2で示せば、 f1＜f2 ……（２） となる。
積分回路11の時定数C10R9は、入力信号が最低となる
周波数f3を勘案して設定すればよい。積分回路11の時定
数C10R9の遮断周波数f2と入力信号が最低となる周波数f
3との関係は、次のような関係式が成り立つように積分
回路11の時定数C10R9を設定する。
周波数f3を勘案して設定すればよい。積分回路11の時定
数C10R9の遮断周波数f2と入力信号が最低となる周波数f
3との関係は、次のような関係式が成り立つように積分
回路11の時定数C10R9を設定する。
f2＜f3 ……（３） 因に、積分回路7,11の遮断周波数f1,f2は、次のよう
な関係にある。
な関係にある。
f1＝1/2πC6R5 f2＝1/2πC10R9 無論、本発明の波形整形回路は、遮断周波数f2を基準
として入力信号の最低周波数f3と最大周波数f4が、 f3＜f2＜f4 ……（４） の関係となる場合であっても作動することは言うまでも
ない。
として入力信号の最低周波数f3と最大周波数f4が、 f3＜f2＜f4 ……（４） の関係となる場合であっても作動することは言うまでも
ない。
上述のように設定された波形整形回路の動作を第３図
に基づき説明する。
に基づき説明する。
波形整形回路に電源が投入され、第３図（ａ）に示す
ようにt1からt4の期間、波形整形回路が作動する。この
ような間欠受信信号に同期して急速充電する為の制御信
号がt1からt2の期間、印加される（第３図（ｂ）参
照）。このとき、入力端子２の入力信号の波形は、
（イ）のような波形となる。又、積分回路11の接続点P1
点の波形は、零電位から上昇し、入力信号を積分する。
この積分回路11の出力の振幅は、積分回路11の周波数特
性に基づいて入力信号より減衰したものとなる。積分回
路11のP1点の電圧が急速充電用バッファ回路である差動
増幅器12を通してコンデンサ６を充電するので、充電期
間（t1〜t2）のP2点の波形は、（ロ）のような波形とな
る。又、制御信号が遮断される時刻t2でP2点の波形は、
点線（ハ）のような放電曲線を描いて降下する。その
後、P2点の電位は、時刻t3で直流バイアス電圧に平滑さ
れた入力信号が重畳された電位である（ニ）のレベルと
なり、入力信号は、波形整形され、時刻t3からは、デュ
ーテーのそろった出力信号が得られる。このコンデンサ
６の充放電は、積分回路11によって減衰した信号レベル
から放電を開始する為に、従来の波形整形回路が、（VR
−VCE(SAT）電圧から放電を開始するのに対して、放電
時間（t2〜t3）を短縮することが可能である。従って、
データエラーが発生する期間を短くすることができる。
ようにt1からt4の期間、波形整形回路が作動する。この
ような間欠受信信号に同期して急速充電する為の制御信
号がt1からt2の期間、印加される（第３図（ｂ）参
照）。このとき、入力端子２の入力信号の波形は、
（イ）のような波形となる。又、積分回路11の接続点P1
点の波形は、零電位から上昇し、入力信号を積分する。
この積分回路11の出力の振幅は、積分回路11の周波数特
性に基づいて入力信号より減衰したものとなる。積分回
路11のP1点の電圧が急速充電用バッファ回路である差動
増幅器12を通してコンデンサ６を充電するので、充電期
間（t1〜t2）のP2点の波形は、（ロ）のような波形とな
る。又、制御信号が遮断される時刻t2でP2点の波形は、
点線（ハ）のような放電曲線を描いて降下する。その
後、P2点の電位は、時刻t3で直流バイアス電圧に平滑さ
れた入力信号が重畳された電位である（ニ）のレベルと
なり、入力信号は、波形整形され、時刻t3からは、デュ
ーテーのそろった出力信号が得られる。このコンデンサ
６の充放電は、積分回路11によって減衰した信号レベル
から放電を開始する為に、従来の波形整形回路が、（VR
−VCE(SAT）電圧から放電を開始するのに対して、放電
時間（t2〜t3）を短縮することが可能である。従って、
データエラーが発生する期間を短くすることができる。
第４図は、波形整形回路の他の実施例を示すものであ
る。第４図の実施例は、急速充電回路15の構成が、第１
図の実施例と異なっており、入力端子２がボルテージボ
ロワ型のバッファ回路である差動増幅回路12の入力端子
に接続され、その出力端子が抵抗14に接続され、その他
端がコンデンサ６に接続されている。抵抗14とコンデン
サ６によって積分回路11を構成している。コンデンサ６
は、積分回路７のコンデンサと共用されており、積分回
路７と11の時定数の差異は、抵抗５と14の抵抗値によっ
て設定される。他の回路は、第１図の実施例と同じ回路
構成となっている。
る。第４図の実施例は、急速充電回路15の構成が、第１
図の実施例と異なっており、入力端子２がボルテージボ
ロワ型のバッファ回路である差動増幅回路12の入力端子
に接続され、その出力端子が抵抗14に接続され、その他
端がコンデンサ６に接続されている。抵抗14とコンデン
サ６によって積分回路11を構成している。コンデンサ６
は、積分回路７のコンデンサと共用されており、積分回
路７と11の時定数の差異は、抵抗５と14の抵抗値によっ
て設定される。他の回路は、第１図の実施例と同じ回路
構成となっている。
本発明の波形整形回路は、一方の入力端子に入力信号
が入力される差動増幅器の他方の入力端子に接続された
時定数の異なる二種の積分回路を具えたものである。そ
れらの積分回路で、時定数を小さく設定した積分回路に
より入力信号を減衰してその積分回路の出力電圧を、時
定数を大きく設定した積分回路のコンデンサに印加して
急速充電することにより、間欠動作時の積分回路の過渡
変動を小さくできる。これによってコンデンサの充放電
による過渡的な変動で発生するデータエラ期間を短縮す
ることが可能であり、極めて効果的である。
が入力される差動増幅器の他方の入力端子に接続された
時定数の異なる二種の積分回路を具えたものである。そ
れらの積分回路で、時定数を小さく設定した積分回路に
より入力信号を減衰してその積分回路の出力電圧を、時
定数を大きく設定した積分回路のコンデンサに印加して
急速充電することにより、間欠動作時の積分回路の過渡
変動を小さくできる。これによってコンデンサの充放電
による過渡的な変動で発生するデータエラ期間を短縮す
ることが可能であり、極めて効果的である。
第１図は、本発明に係る波形整形回路の一実施例を示す
回路図、第２図は、積分回路の周波数特性を示す図、第
３図は、本発明に係る波形整形回路の動作を説明する為
の図、第４図は、本発明に係る波形整形回路の他の実施
例を示す回路図、第５図は、従来の波形整形回路の一例
を示す回路図、第６図は、従来の波形整形回路の動作を
説明する為の図である。 1,12:差動増幅器,2:入力端子， 3:出力端子,4,5,9,14:抵抗， 6,10:コンデンサ， 7,11:積分回路,8:負帰還抵抗， 13:制御端子,15:急速充電回路
回路図、第２図は、積分回路の周波数特性を示す図、第
３図は、本発明に係る波形整形回路の動作を説明する為
の図、第４図は、本発明に係る波形整形回路の他の実施
例を示す回路図、第５図は、従来の波形整形回路の一例
を示す回路図、第６図は、従来の波形整形回路の動作を
説明する為の図である。 1,12:差動増幅器,2:入力端子， 3:出力端子,4,5,9,14:抵抗， 6,10:コンデンサ， 7,11:積分回路,8:負帰還抵抗， 13:制御端子,15:急速充電回路
Claims (1)
- 【請求項１】第１の積分回路、第２の積分回路と急速充
電の為の制御信号が供給されるバッファ回路で形成され
る急速充電回路、および差動増幅器を有する波形整形回
路であって、第１と第２の積分回路はいずれも入力信号
が供給される波形整形回路の入力端子に接続して該信号
を積分し、第２の積分回路はその時定数を第１の積分回
路よりも小さく設定され、その抵抗とコンデンサの接続
点には該バッファ回路の入力側が接続され、急速充電回
路はその出力側が第１の積分回路の抵抗とコンデンサの
接続点に接続され、差動増幅器は第１の入力端子に入力
信号、第２の入力端子には第１の積分回路の出力が供給
され、出力側から波形整形された出力が得られることを
特徴とする波形整形回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037010A JP2707461B2 (ja) | 1989-02-16 | 1989-02-16 | 波形整形回路 |
| US07/476,895 US5175748A (en) | 1989-02-16 | 1990-02-08 | Waveform shaping circuit and receiver using same |
| EP90102814A EP0383271B1 (en) | 1989-02-16 | 1990-02-13 | Waveform shaping circuit and receiver using same |
| DE69024981T DE69024981T2 (de) | 1989-02-16 | 1990-02-13 | Schaltung zur Wellenformung und Empfänger, der diese Schaltung benutzt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037010A JP2707461B2 (ja) | 1989-02-16 | 1989-02-16 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02215221A JPH02215221A (ja) | 1990-08-28 |
| JP2707461B2 true JP2707461B2 (ja) | 1998-01-28 |
Family
ID=12485711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1037010A Expired - Fee Related JP2707461B2 (ja) | 1989-02-16 | 1989-02-16 | 波形整形回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5175748A (ja) |
| EP (1) | EP0383271B1 (ja) |
| JP (1) | JP2707461B2 (ja) |
| DE (1) | DE69024981T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04268809A (ja) * | 1991-02-22 | 1992-09-24 | Mitsubishi Electric Corp | パルス信号抽出方法及びその装置 |
| US5359238A (en) * | 1992-08-04 | 1994-10-25 | Ford Motor Company | Analog to digital interface circuit with internal resistance compensation and integrity verification |
| US5373388A (en) * | 1993-02-25 | 1994-12-13 | International Business Machines, Inc. | AC coupled fiber optic receiver with DC coupled characteristics |
| US5585756A (en) * | 1995-02-27 | 1996-12-17 | University Of Chicago | Gated integrator with signal baseline subtraction |
| WO2000030256A1 (en) * | 1998-11-13 | 2000-05-25 | University Of Surrey | Anti-jitter circuits |
| US6538491B1 (en) * | 2000-09-26 | 2003-03-25 | Oki America, Inc. | Method and circuits for compensating the effect of switch resistance on settling time of high speed switched capacitor circuits |
| US20030108110A1 (en) * | 2001-12-10 | 2003-06-12 | The Boeing Company | Systems and methods for reducing electromagnetic emissions in communications |
| TWI260572B (en) | 2003-03-07 | 2006-08-21 | Hon Hai Prec Ind Co Ltd | Variable driving apparatus for light emitting diode |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE754157A (fr) * | 1969-07-31 | 1971-02-01 | Siemens Ag | Montage pour la compensation de composantes parasites de tension continue lors de la demodulation de signaux de donnees binaires |
| US4339727A (en) * | 1978-03-07 | 1982-07-13 | Nippon Electric Co., Ltd. | Waveform converting circuit |
| JPS58105623A (ja) * | 1981-12-17 | 1983-06-23 | Nippon Denso Co Ltd | 波形整形回路 |
| JPS58138121A (ja) * | 1982-02-10 | 1983-08-16 | Nippon Denso Co Ltd | 波形整形回路 |
| JPS5933370U (ja) * | 1982-08-24 | 1984-03-01 | ミノルタ株式会社 | ２値化処理回路 |
| JPS6183337U (ja) * | 1984-11-05 | 1986-06-02 | ||
| JP2534645B2 (ja) * | 1984-11-30 | 1996-09-18 | 株式会社東芝 | 波形整形回路 |
| US4622586A (en) * | 1985-04-04 | 1986-11-11 | Rca Corporation | Digital slicer having a pulse-width locked loop |
-
1989
- 1989-02-16 JP JP1037010A patent/JP2707461B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-08 US US07/476,895 patent/US5175748A/en not_active Expired - Fee Related
- 1990-02-13 DE DE69024981T patent/DE69024981T2/de not_active Expired - Fee Related
- 1990-02-13 EP EP90102814A patent/EP0383271B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69024981D1 (de) | 1996-03-07 |
| EP0383271A2 (en) | 1990-08-22 |
| EP0383271A3 (en) | 1992-03-11 |
| DE69024981T2 (de) | 1996-09-12 |
| US5175748A (en) | 1992-12-29 |
| EP0383271B1 (en) | 1996-01-24 |
| JPH02215221A (ja) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2707461B2 (ja) | 波形整形回路 | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH0659020B2 (ja) | 非安定マルチバイブレ−タ | |
| JP2821612B2 (ja) | 出力回路 | |
| JP2580570B2 (ja) | ｓｉｎ▲上２▼波形整形回路 | |
| JPS5944806B2 (ja) | 発振回路 | |
| JP2520466B2 (ja) | 時定数回路 | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JPS6318178Y2 (ja) | ||
| JP3366080B2 (ja) | 積分回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP2534645B2 (ja) | 波形整形回路 | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPS5811763B2 (ja) | デンアツセイギヨハツシンキ | |
| JPH0411409A (ja) | データ遅延回路 | |
| JPS6130341Y2 (ja) | ||
| JPH0125249B2 (ja) | ||
| JPH03154510A (ja) | フィルタ回路 | |
| JPS63141403A (ja) | 自動利得制御回路 | |
| JPS58123231A (ja) | 発振回路 | |
| JPH0348174A (ja) | ピーク検波回路 | |
| JPH0582141U (ja) | 可変遅延回路 | |
| JPH0738377A (ja) | フィルタ回路 | |
| JPH0440890B2 (ja) | ||
| JPS6129920A (ja) | 定電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |