JPS5811763B2 - デンアツセイギヨハツシンキ - Google Patents

デンアツセイギヨハツシンキ

Info

Publication number
JPS5811763B2
JPS5811763B2 JP48009643A JP964373A JPS5811763B2 JP S5811763 B2 JPS5811763 B2 JP S5811763B2 JP 48009643 A JP48009643 A JP 48009643A JP 964373 A JP964373 A JP 964373A JP S5811763 B2 JPS5811763 B2 JP S5811763B2
Authority
JP
Japan
Prior art keywords
transistor
charging
voltage
collector current
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP48009643A
Other languages
English (en)
Other versions
JPS4998158A (ja
Inventor
碓氷旭
田中寛次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP48009643A priority Critical patent/JPS5811763B2/ja
Publication of JPS4998158A publication Critical patent/JPS4998158A/ja
Publication of JPS5811763B2 publication Critical patent/JPS5811763B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 本発明は、制御入力電圧によって発振周波数を可変出来
る電圧制御発振器に関し、特に集積回路化に適した電圧
制御発振器に関する。
スイッチング方式のFMステレオの復調回路に使用され
る発振器は、その発振周波数の安定性が悪いと左右ステ
レオ信号の分離度が低下したり歪みが生じたりして復調
能力が低下するので、安定性が良く集積回路化に適した
ものが要求される。
本発明に係る電圧制御発振器は、上述の要求を満すもの
で、以下実施例に基き図面を参照しながら説明する。
第1図において、1及び2は一対の同導電型トランジス
タで、そのエミッタ同志は共通接続される。
前記一対の同導電型トランジスタ1及び2のエミッタは
エミッタが抵抗3を介して接地された定電流トランジス
タ4のコレクタに接続され、該定電流トランジスタ40
ベースは抵抗5を介して制御入力電圧端子6に接続され
る。
前記一対の同導電型トランジスタの一方のトランジスタ
1のベースは抵抗7,8及び9から成るベースバイアス
回路の前記抵抗8,9との接続中点に接続され、他方の
トランジスタ2のベースは充放電コンデンサ10と放電
抵抗11との並列回路を介して接地される。
12は前記充放電コンデンサ10を充電すると共に前記
一対の同導電型トランジスタの他方のトランジスタ2の
ベース電流を供給する充電トランジスタである。
又前記一対の同導電型トランジスタの一方のトランジス
タ1のコレクタはダイオード13を介して、また他方の
トランジスタ2のコレクタは直接電源ライン14にそれ
ぞれ接続され、前記一方のトランジスタ1のコレクタは
更に前記充電トランジスタ12を制御する制御トランジ
スタ15のベースに接続される。
前記制御トランジスタ15のエミッタは電源ライン14
に、コレクタは前記充電トランジスタ12のベース及び
分流トランジスタ16のコレクタに接続される。
その為、前記ダイオード13と前記制御トランジスタ1
5とは電流ミラー関係に接続されることになり、電流ミ
ラー比を1とすれば、前記ダイオード13に流れる電流
と前記制御トランジスタ15のコレクタ電流とは等しく
なる。
前記分流トランジスタ16はベースを定電流トランジス
タ4のベースと共通接続され、エミッタを抵抗17を介
して接地されており、前記定電流トランジスタ4のエミ
ッタ抵抗3と、前記抵抗17の抵抗値の比に基づき制御
トランジスタ15のコレクタ電流を分流する為のもので
ある。
又トランジスタ18はベースバイアス回路を構成する抵
抗7と並列にコレクタ・エミッタ母線が接続され、且つ
制御トランジスタ15のコレクタにベースが接続されて
おり、前記抵抗7を短絡する為の短絡トランジスタスで
ある。
次に第1図の回路の動作を第2図の波形図を参照しなが
ら説明する。
今、時刻t1に電源ライン14と制御入力電圧端子6に
同時に所定の電圧を印加すると、一対の同導電型トラン
ジスタの一方のトランジスタ1のベースは、抵抗7,8
及び9によりバイアスされ、そのベース電位は第2図イ
に示す如くV1となる。
前記ベース電位V1は、抵抗7,8及び9の抵抗値をR
1、R2及びR3、電源電圧をVccとすれば、 となる。
一方、他方のトランジスタ2のベースは、充放電コンデ
ンサ10が充電されていない為に零電位である。
その為、一方のトランジスタ1が導通し、他方のトラン
ジスタ2が非導通となり、定電流トランジスタ4のコレ
クタ電流を■0とすれば、一方のトランジスタ1のコレ
クタ電流が1゜となり、ダイオード13に流れる電流も
■0となる。
そして、ダイオード13と制御トランジスタ15との電
流ミラー比を1に設定すれば、前記制御トランジスタ1
5のコレクタ電流も■0となる。
ところで、定電流トランジスタ4と分流トランジスタ1
6とのベースは共通接続されており、それぞれのエミッ
タとアース間にはエミッタ抵抗3及び17が接続されて
いるので、定電流トランジスタ4のコレクタ電流と分流
トランジスタ16のコレクタ電流との関係は、前記エミ
ッタ抵抗3及び17の比によって定まる。
すなわち、分流トランジスタ16のコレクタ電流は、R
4/R5・I。
となる。
ここでR4は抵抗3の抵抗値、R5は抵抗17の抵抗値
でありR4<R5である。
その為、一方のトランジスタ1が導通、他方のトランジ
スタ2が非導通の場合には、制御トランジスタ15のコ
レクタ電流は、分流トランジスタ16のコレクタ電流よ
りも大となり、前記分流トランジスタ16は、前記制御
トランジスタ15のコレクタ電流をすべて流すことが出
来ず、前記制御トランジスタ15のコレクタ電位が上昇
し、前記分流トランジスタ16に流れ込む以外の前記制
御トランジスタ15のコレクタ電流は、充電トランジス
タ12と短絡 前記制御トランジスタ15のコレクタ電流と前記分流ト
ランジスタ16のコレクタ電流との差電流Isは、時刻
t1に となり、これを第2図口に示す。
しかして、時刻t1に生じるIslの差電流により、短
絡トランジスタ18が導通し、抵抗7が短絡されるため
に、一方のトランジスタ1のベースミ位はv2に上昇す
る。
前記v2の値は、ただし、 vBEは短絡 タ間電圧 VSATは制御トランジスタ15の飽和電圧である。
同時に前記差電流Is1により充電トランジスタ12が
導通し、充放電コンデンサ10の充電が開始される。
そして、充放電コンデンサ10の充電が進み、その両端
電圧が上昇するに従って、他方のトランジスタ2のベー
ス電位が上昇していく第2図ハに、他方のトランジスタ
2のベース電位を示す。
前記充放電コンデンサ10の充電が更に進み、時刻t2
で他方のトランジスタ2のベース電位が第(3)式で示
される一方のトランジスタ1のベース電位V2よりも所
定の値だけ小さな値になると、他方のトランジスタ2が
導通を開始し、該他方のトランジスタ2のコレクタ電流
が流れ始める。
更に充放電コンデンサ10の充電が進み他方のトランジ
スタ2のベース電位が上昇すると、それに応じて前記他
方のトランジスタ2のコレクタ電流が増大し、その分だ
け一方のトランジスタ1のコレクタ電流が減少する。
その為、ダイオード13を流れる電流も減少し、該ダイ
オード13と電流ミラー関係にある制御トランジスタ1
5のコレクタ電流も減少する。
そして、前記制御トランジスタ15のコレクタ電流が減
少すると、差電流Isが前記第(2)式で示されるIs
lから第2図口に示す如く減少していき、制御トランジ
スタ15のコレクタ電流と分流トランジスタ16のコレ
クタ電流とが等しくなった時、すなわち前記差電流Is
が零となった時刻t3で、充電トランジスタ12及び短
絡トランジスタ18のベース電流が零となり、充放電コ
ンデンサ10の充電が停止するとともに、一方のトラン
ジスタ1のベース電位が再び第(1)式で示されるvl
に低下する。
上述の如く、制御トランジスタ15のコレクタ電流と分
流トランジスタ16のコレクタ電流とが略等しくなった
ときに充電が停止されるので、前記分流トランジスタ1
6のコレクタ電流を調整することにより、充電時間の調
整を行うことが出来る。
例えば、分流トランジスタ16のコレクタ許容電流■1
はエミッタ抵抗3及び17の比をR4/R5=1/2と
することにより、1/2・■0となるが、そうすること
により、一方及び他方のトランジスタ1及び2のコレク
タ電流が等しく1/2・■0どなった時、すなわちトラ
ンジスタ1及び2のベース電位が等しくV2となったと
きに、充電を停止することが出来る。
また、例えば、分流トランジスタ16のコレクタ電流■
1を、■1=1/3I0とすれば、一方のトランジスタ
1のコレクタ電流が1/3・■0、他方のトランジスタ
2のコレクタ電流が2/3・Ioになった時、すなわち
、他方のトランジスタ2のベース電位が一方のトランジ
スタ1のベース電位を所定値だけ越えたときに、充電を
停止させることが出来る。
上述の如く、充放電コンデンサ10の充電時間は、差電
流IsがIslから零になる迄の時間によって設定され
るが、Islの値は、第(2)式に示される如く、定電
流トランジスタ4のコレクタ電流■0に依存しているの
で、制御入力電圧端子6に印加される電圧の値を可変す
れば、前記コレクタ電流■0が変化し、充放電コンデン
サ10の充電時間が変化するので、出力発振周波数も変
化することになり、第1図の回路は、電圧制御発振器と
して動作する。
充電トランジスタ12及び短絡トランジスタ18が非導
通となり、充放電コンデンサ10の充電が停止し、一方
のトランジスタ1のベース電位がVlになると、前記一
方のトランジスタ1の非導通、他方のトランジスタ2が
導通となり、その状態から前記充放電コンデンサ10の
放電が開始される。
次に充放電コンデンサ12の放電について説明する。
充電トランジスタ12が非導通となった為に、他方のト
ランジスタ2のベースには充放電コンデンサ10から電
荷が供給される様になるとともに、前記充放電コンデン
サ10の電荷は放電抵抗11を通して放電される。
放電が進み、他方のトランジスタのベース電圧が所定値
迄低下すると、一方のトランジスタ1が再び導通を開始
し、該一方のトランジスタ1のコレクタ電流が流れ始め
、制御トランジスタ15にも同じ値のコレクタ電流が流
れ始める。
そして、更に放電が進み、時刻t4で制御トランジスタ
15のコレクタ電流が分流トランジスタ16のコレクタ
許容電流■1よりも大となると差電流Isが発生し、該
差電流Isによって短絡トランジスタ18が導通して一
方のトランジスタ1のベース電圧を再v2迄土昇せしめ
るとともに、充電トランジスタ12が導通して充放電コ
ンデンサ10を再び充電状態にする。
先に仮定した如く、分流トランジスタ16のコレクタ電
流■1を11=1/2・■0とすれば、充放電コンデン
サ10の両端電圧、すなわち他方のトランジスタ2のベ
ータ電圧が一方のトランジスタ1のベース電圧V1と略
等しくなる迄低下したとき放電が停止し、また、分流ト
ランジスタ16のコレクタ電流■1を11=1/3・I
oとすれば、他のトランジスタ2のベース電圧が一方の
トランジスタ1のベース電圧よりも所定値高いところ迄
低下したとき放電が停止する。
上述の如く、充放電コンデンサ10の放電時間は充放電
コンデンサ10の放電開始から、差電流Isが発生する
迄の時間によって設定されるが、放電抵抗11の値を調
整したり、充分大きな内部抵抗を有する電圧源からの可
変制御電圧を前記放電抵抗11に印加して、前記放電抵
抗11に流れる電流を調整することにより、任意に調整
することが出来、第1図の回路を電圧制御発振器として
動作させることが出来る。
放電が停止した後は、再び充電が開始され、以後同様の
動作を繰り返す。
従って、充放電コンデンサ10の両端から出力電圧を得
るとすれば、発振周期の安定な発振波を得ることが出来
る。
以上述べた如く、本発明に係る電圧制御発振器は、発振
周波数を一定に出来る安定なもので、しかも任意の発振
周波数を単に制御入力電圧の値を変えるだけで得ること
が出来、その上集積回路化に適したものであるという大
きな利点を有する。
特に、本発明においては、差動接続された一対のトラン
ジスタの共通エミッタに接続された定電流トランジスタ
のコレクタ電流と比例関係にあるコレクタ電流を流すこ
とが出来る格別の分流トランジスタを有しており、該分
流トランジスタのコレクタを制御トランジスタのコレク
タに接続しているので、充電状態と放電状態との切換え
が前記分流トランジスタのコレクタ電流によって制御さ
れ、一対の同導電型トランジスタの能動領域で行なわれ
るから、温度変化等に対して極めて安定になるとともに
、充電トランジスタの残存電荷を急速放電出来、立上り
特性の改善も行い得るという二次的な効果も派生し得る
電圧制御発振器を提供出来る。
【図面の簡単な説明】
第1図は、本発明に係る電圧制御発振器の一実施例を示
す回路図、第2図は、その説明に供する為の特性図であ
る。 主な図番の説明、1,2・・・・・・一対の同導電型ト
ランジスタ、4・・・・・定電流トランジスタ、10・
・・・・・充放電コンデンサ、12・・・・・・充電ト
ランジスタ、15・・・・・制御トランジスタ、16・
・・・・・分流トランジスタ、18・・・・・・短絡ト
ランジスタ。

Claims (1)

    【特許請求の範囲】
  1. 1 エミッタが共通接続された一対の同導電型トランジ
    スタ、該一対の同導電型トランジスタの共通エミッタに
    コレクタが接続された定電流トランジスタ、前記一対の
    同導電型トランジスタの一方のトランジスタのベースに
    第1の電圧を供給する複数個の直列接続された抵抗から
    成るバイアス回路、前記一対の同導電型トランジスタの
    他方のトランジスタのベースに接続されその充放電に応
    じた発振信号を得ることの出来るコンデンサ、該コンデ
    ンサと並列接続された放電抵抗、前記コンデンサを充電
    する為の充電トランジスタ、及び前記一対の同導電型ト
    ランジスタの動作状態に応じて前記充電トランジスタを
    制御する制御トランジスタを備え、制御信号に応じて、
    前記コンデンサの充放電に対応する周波数の発振信号を
    得ることの出来る電圧制御発振器において、前記バイア
    ス回路の少くとも1つの抵抗と並列に接続されたコレク
    タ・エミッタ線路と前記制御トランジスタによって制御
    されるベースとを有する短絡トランジスタ及び前記制御
    トランジスタのコレクタ電流の一部を分流する分流トラ
    ンジスタとを備え、前記制御トランジスタのコレクタ電
    流が前記分流トランジスタのコレクタ電流よりも犬であ
    る間に、充電トランジスタを導通させて前記コンデンサ
    の充電を行うとともに、短絡トランジスタを導通させて
    前記一対の同導電型トランジスタの一方のトランジスタ
    のベース電圧を前記第1の電圧よりも高い第2の電圧に
    維持するとともに、前記制御トランジスタのコレクタ電
    流が前記分流トランジスタのコレクタ電流よりも小であ
    る間に、充電トランジスタを非導通として前記コンデン
    サの放電を行うとともに、短絡トランジスタを非導通と
    して前記一方のトランジスタのベース電圧を第1の電圧
    に維持することを特徴とする電圧制御発振器。
JP48009643A 1973-01-19 1973-01-19 デンアツセイギヨハツシンキ Expired JPS5811763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP48009643A JPS5811763B2 (ja) 1973-01-19 1973-01-19 デンアツセイギヨハツシンキ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48009643A JPS5811763B2 (ja) 1973-01-19 1973-01-19 デンアツセイギヨハツシンキ

Publications (2)

Publication Number Publication Date
JPS4998158A JPS4998158A (ja) 1974-09-17
JPS5811763B2 true JPS5811763B2 (ja) 1983-03-04

Family

ID=11725888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP48009643A Expired JPS5811763B2 (ja) 1973-01-19 1973-01-19 デンアツセイギヨハツシンキ

Country Status (1)

Country Link
JP (1) JPS5811763B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943963U (ja) * 1982-09-13 1984-03-23 ティーディーケイ株式会社 トナ−検出装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161256A (en) * 1978-05-25 1979-12-20 Matsushita Electric Ind Co Ltd Horizontal oscillation circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102960A (ja) * 1972-04-06 1973-12-24
JPS4934721A (ja) * 1972-08-01 1974-03-30

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48102960A (ja) * 1972-04-06 1973-12-24
JPS4934721A (ja) * 1972-08-01 1974-03-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943963U (ja) * 1982-09-13 1984-03-23 ティーディーケイ株式会社 トナ−検出装置

Also Published As

Publication number Publication date
JPS4998158A (ja) 1974-09-17

Similar Documents

Publication Publication Date Title
JP2860407B2 (ja) 発振器
US4667168A (en) Integrated circuit with a phase-locked loop
US4667118A (en) Monostable multivibrator
US3781699A (en) Differential amplifier circuit
US4178558A (en) DC Level clamping circuit
US4147996A (en) Current-controlled oscillator
JPS5811763B2 (ja) デンアツセイギヨハツシンキ
JP2707461B2 (ja) 波形整形回路
JPH0160672B2 (ja)
US3281715A (en) Linear voltage controlled variable frequency multivibrator
JP2812739B2 (ja) 三角波発生器
JPS6410134B2 (ja)
JPS6017953Y2 (ja) 発振器
JPH0451091B2 (ja)
JPS6044845B2 (ja) 発振回路
JP2623739B2 (ja) 鋸歯状発振回路
JPS6131643B2 (ja)
JPH0233407Y2 (ja)
US4642579A (en) IC low-capacitance, low-frequency, low-current, non-radiating oscillator
US3986056A (en) Circuit for transforming a trigger signal into a pulse
JPS5944806B2 (ja) 発振回路
JPH0254689B2 (ja)
JP2796866B2 (ja) チャージポンプ回路
JP2543725Y2 (ja) 発振回路
JPH021458B2 (ja)