JP2860407B2 - 発振器 - Google Patents
発振器Info
- Publication number
- JP2860407B2 JP2860407B2 JP1288060A JP28806089A JP2860407B2 JP 2860407 B2 JP2860407 B2 JP 2860407B2 JP 1288060 A JP1288060 A JP 1288060A JP 28806089 A JP28806089 A JP 28806089A JP 2860407 B2 JP2860407 B2 JP 2860407B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- control
- oscillator
- input terminal
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、 キャパシタンスと、 前記キャパシタンスを充電する充電手段と、 前記キャパシタンスを放電する放電手段と、 前記キャパシタンスの充電程度を表わすキャパシタン
ス電圧を基準電圧と比較する制御比較器と、 前記制御比較器の出力端子と結合された制御入力端子
を有し、前記放電手段を所定の期間に亘って駆動する単
安定マルチバイブレータ手段とを具えた発振器に関する
ものである。
ス電圧を基準電圧と比較する制御比較器と、 前記制御比較器の出力端子と結合された制御入力端子
を有し、前記放電手段を所定の期間に亘って駆動する単
安定マルチバイブレータ手段とを具えた発振器に関する
ものである。
（従来の技術） この種類の発振器は欧州特許出願公開第EP−Ａ−1478
10号明細書から既知である。前記の制御比較器の利得は
高速スイッチングを可能にするために高くする必要があ
る。従って、これに応じて制御比較器の電力消費量が高
くなる。
10号明細書から既知である。前記の制御比較器の利得は
高速スイッチングを可能にするために高くする必要があ
る。従って、これに応じて制御比較器の電力消費量が高
くなる。
（発明が解決しようとする課題） 本発明の目的は、従来の発振器に比べて電力消費量を
減少させた前述した種類の発振器を提供せんとするにあ
る。
減少させた前述した種類の発振器を提供せんとするにあ
る。
（課題を解決するための手段） 本発明は以下の認識を基に成したものである。制御比
較器はキャパシタンスの充電から放電への切換え中やキ
ャパシタンスの放電から充電への切換え中の時間間隔中
のみ不可欠なものである。これらの時間間隔以外では単
安定マルチバイブレータ手段により放電手段が所望の導
通或いは阻止状態に維持されるようにする。
較器はキャパシタンスの充電から放電への切換え中やキ
ャパシタンスの放電から充電への切換え中の時間間隔中
のみ不可欠なものである。これらの時間間隔以外では単
安定マルチバイブレータ手段により放電手段が所望の導
通或いは阻止状態に維持されるようにする。
本発明は、上述した種類の発振器において、更に、前
記制御比較器に対する電源を、少なくとも前記キャパシ
タンスの充電から放電への切換え後又は放電から充電へ
の切換え後にスタンバイモードにスイッチングすると共
に少なくとも放電から充電への切替え前又は充電から放
電への切換え前に動作モードにスイッチングするスイッ
チング手段を具えていることを特徴とする。
記制御比較器に対する電源を、少なくとも前記キャパシ
タンスの充電から放電への切換え後又は放電から充電へ
の切換え後にスタンバイモードにスイッチングすると共
に少なくとも放電から充電への切替え前又は充電から放
電への切換え前に動作モードにスイッチングするスイッ
チング手段を具えていることを特徴とする。
例えば発振器信号自体による制御の下でのスタンバイ
モード（低電力）と動作モード（高電力）との間のスイ
ッチングにより簡単に電力消費量を低減せしめることが
できる。
モード（低電力）と動作モード（高電力）との間のスイ
ッチングにより簡単に電力消費量を低減せしめることが
できる。
本発明による発振器の一実施態様では、前記制御比較
器は定電流源と前記スイッチング手段で制御される可制
御電流源との並列回路で給電されるトランジスタ差動対
を含むものとする。
器は定電流源と前記スイッチング手段で制御される可制
御電流源との並列回路で給電されるトランジスタ差動対
を含むものとする。
スタンバイモードでは可制御電流源がターン・オフ状
態に保たれ、動作モードで可制御電流源がターン・オン
状態に保たれる。可制御電流源と定電流源は２つのトラ
ンジスタの導電チャネルの並列回路を含み、これらの導
電チャネルをトランジスタ差動対の共通ノードに結合す
るようにすることができる。
態に保たれ、動作モードで可制御電流源がターン・オン
状態に保たれる。可制御電流源と定電流源は２つのトラ
ンジスタの導電チャネルの並列回路を含み、これらの導
電チャネルをトランジスタ差動対の共通ノードに結合す
るようにすることができる。
前記のスイッチング手段は、前記の基準電圧（以後第
１基準電圧と称する）と相違する第２基準電圧と前記の
キャパシタンス電圧とを比較するスイッチング手段比較
器を有するようにしうる。これら第１及び第２基準電圧
の値はモード間のスイッチングが生じる瞬時を決定す
る。
１基準電圧と称する）と相違する第２基準電圧と前記の
キャパシタンス電圧とを比較するスイッチング手段比較
器を有するようにしうる。これら第１及び第２基準電圧
の値はモード間のスイッチングが生じる瞬時を決定す
る。
本発明による発振器の他の実施態様では、 前記単安定マルチバイブレータ手段は、 前記制御比較器（以後第１制御比較器という）の出力
端子に結合されたセット入力端子を有するセット−リセ
ットフリップフロップ手段と、 前記キャパシタンス電圧の遅延されたものと関連する
他の電圧を前記基準電圧と比較する第２制御比較器とを
具え、前記第２制御比較器の出力端子を前記フリップフ
ロップ手段のリセット入力端子に接合すると共に、前記
スイッチング手段により前記第１及び第２制御比較器の
双方に対する電源を制御するようにする。
端子に結合されたセット入力端子を有するセット−リセ
ットフリップフロップ手段と、 前記キャパシタンス電圧の遅延されたものと関連する
他の電圧を前記基準電圧と比較する第２制御比較器とを
具え、前記第２制御比較器の出力端子を前記フリップフ
ロップ手段のリセット入力端子に接合すると共に、前記
スイッチング手段により前記第１及び第２制御比較器の
双方に対する電源を制御するようにする。
第１制御比較器に加えて第２制御比較器を用いること
により、セット−リセットフリップフロップが、正確に
規定された変換点を有する制御信号により制御される。
双方の制御比較器にはスイッチング手段を介して電力が
与えられる。
により、セット−リセットフリップフロップが、正確に
規定された変換点を有する制御信号により制御される。
双方の制御比較器にはスイッチング手段を介して電力が
与えられる。
本発明による発振器の更に他の実施態様では前記スイ
ッチング手段は、 前記キャパシタンス電圧を前記基準電圧（以後第１基
準電圧と称す）と相違する第２基準電圧と比較するスイ
ッチング手段比較器と、 前記スイッチング手段比較器の出力端子に結合された
セット入力端子と、前記セット−リセットフリップフロ
ップのリセット入力端子に結合されたリセット入力端子
を有する他のセット−リセットフリップフロップ手段を
具え、該他のフリップフロップの出力により前記第１及
び第２制御比較器の双方に対する電源を制御するように
する。このスイッチング手段比較器はそのスイッチング
時間が発振周期の持続時間に影響を与えないため制御比
較器より小電力にするのが好ましい。
ッチング手段は、 前記キャパシタンス電圧を前記基準電圧（以後第１基
準電圧と称す）と相違する第２基準電圧と比較するスイ
ッチング手段比較器と、 前記スイッチング手段比較器の出力端子に結合された
セット入力端子と、前記セット−リセットフリップフロ
ップのリセット入力端子に結合されたリセット入力端子
を有する他のセット−リセットフリップフロップ手段を
具え、該他のフリップフロップの出力により前記第１及
び第２制御比較器の双方に対する電源を制御するように
する。このスイッチング手段比較器はそのスイッチング
時間が発振周期の持続時間に影響を与えないため制御比
較器より小電力にするのが好ましい。
こうして、精密に規定された発振周期及び低電力消費
を有する発振器が実現される。
を有する発振器が実現される。
以下図面につき説明するに、第１図は既知の発振器の
回路図を示す。この図示の発振器は給電端子14と16との
間にコンデンサ10と電流源12との直列回路を具えてい
る。コンデンサ10の両端間にはトランジスタ18の電流チ
ャネルを並列に接続する。コンデンサ10と電流源12との
間の接続点は比較器22の非反転入力端子に接続し、この
比較器の反転入力端子は基準電圧Vref供給用の分圧器24
に接続する。トランジスタ18の制御電極は遅延手段26を
介して比較器22の出力端子に接続する。遅延手段26はト
ランジスタ18をターン・オンさせた後にこのトランジス
タを予定期間ターン・オフさせる。コンデンサ10に供給
される電流により、接続点20における電圧は、この電圧
が基準電圧に略々等しくなる値に達するまで増大する。
この瞬時に比較器22の出力端子の電圧が低から高レベル
に変化して、トランジスタ18がターン・オンされること
によりコンデンサ10は放電する。遅延手段26は、接続点
20の電圧が十分に低下し、例えば最大コンデンサ電圧の
1/1000にまで低下するようにするためにトランジスタ18
が予定期間確実にターン・オンし続けるようにする。次
いでトランジスタ18が再びターン・オフすると、接続点
20の電圧は次の放電が起きるまで再び増加し得る。な
お、第１図では電流源の記号12を用いているが、これに
は抵抗も含めることは明らかである。さらに、例えば放
電通路に別の抵抗を挿入して、コンデンサ10間ののこぎ
り波電圧に対する負に向かう縁部の峻度を緩らげること
ができることにも留意すべきである。
回路図を示す。この図示の発振器は給電端子14と16との
間にコンデンサ10と電流源12との直列回路を具えてい
る。コンデンサ10の両端間にはトランジスタ18の電流チ
ャネルを並列に接続する。コンデンサ10と電流源12との
間の接続点は比較器22の非反転入力端子に接続し、この
比較器の反転入力端子は基準電圧Vref供給用の分圧器24
に接続する。トランジスタ18の制御電極は遅延手段26を
介して比較器22の出力端子に接続する。遅延手段26はト
ランジスタ18をターン・オンさせた後にこのトランジス
タを予定期間ターン・オフさせる。コンデンサ10に供給
される電流により、接続点20における電圧は、この電圧
が基準電圧に略々等しくなる値に達するまで増大する。
この瞬時に比較器22の出力端子の電圧が低から高レベル
に変化して、トランジスタ18がターン・オンされること
によりコンデンサ10は放電する。遅延手段26は、接続点
20の電圧が十分に低下し、例えば最大コンデンサ電圧の
1/1000にまで低下するようにするためにトランジスタ18
が予定期間確実にターン・オンし続けるようにする。次
いでトランジスタ18が再びターン・オフすると、接続点
20の電圧は次の放電が起きるまで再び増加し得る。な
お、第１図では電流源の記号12を用いているが、これに
は抵抗も含めることは明らかである。さらに、例えば放
電通路に別の抵抗を挿入して、コンデンサ10間ののこぎ
り波電圧に対する負に向かう縁部の峻度を緩らげること
ができることにも留意すべきである。
第2A,2B及び2C図は本発明を適用し得る発振器の各例
を示し、ここに第１図に示した回路部品に相当するもの
には同一参照番号を付して示してある。
を示し、ここに第１図に示した回路部品に相当するもの
には同一参照番号を付して示してある。
第2A図の例では、遅延手段がRSフリップフロップ30、
第２比較器32及び遅延素子34を具えている。第１比較器
22の出力端子をフリップフロップ30のセット入力端子に
接続する。第２比較器32の出力端子はフリップフロップ
30のリセット入力端子に結合される。比較器22及び32の
各反転入力端子を互いに接続すると共に基準電圧Vrefに
接続する。第２比較器32の非反転入力端子は遅延素子34
を介してフリップフロップ30の非反転出力端子に結合さ
せる。遅延素子34は、例えば抵抗と他のコンデンサとの
温度−安定化回路で構成し、この後者のコンデンサは第
２比較器32の非反転入力端子を結電端子に接続する。遅
延素子34は、例えば多数の縦続接続したインバータで構
成することもできる。遅延素子34は抵抗値とキャパシタ
ンスとの平方根が遅延量を規定する半導体遅延線で構成
することもできる。遅延素子34の温度感応性は低くする
のが好適である。
第２比較器32及び遅延素子34を具えている。第１比較器
22の出力端子をフリップフロップ30のセット入力端子に
接続する。第２比較器32の出力端子はフリップフロップ
30のリセット入力端子に結合される。比較器22及び32の
各反転入力端子を互いに接続すると共に基準電圧Vrefに
接続する。第２比較器32の非反転入力端子は遅延素子34
を介してフリップフロップ30の非反転出力端子に結合さ
せる。遅延素子34は、例えば抵抗と他のコンデンサとの
温度−安定化回路で構成し、この後者のコンデンサは第
２比較器32の非反転入力端子を結電端子に接続する。遅
延素子34は、例えば多数の縦続接続したインバータで構
成することもできる。遅延素子34は抵抗値とキャパシタ
ンスとの平方根が遅延量を規定する半導体遅延線で構成
することもできる。遅延素子34の温度感応性は低くする
のが好適である。
発振器回路の作動は次の通りである。ノード20のキャ
パシタンス電圧が基準電圧Vref以上になると、フリップ
フロップ30が比較器22によりセットされ、このフリップ
フロップの出力によってその高レベル信号によりトラン
ジスタ18を導通状態とする。この後ノード20の電圧は減
少する。次いで比較器22はフリップフロップ30のセット
入力端子に低レベル信号を供給する。この際、フリップ
フロップ30の出力電圧はこの低レベル信号に応答して状
態変化しない。この出力電圧を遅延素子34を経て比較器
32に供給し、この比較器32はフリップフロップ30のリセ
ット入力端子に所定遅延時間後高レベル信号を供給す
る。次いでフリップフロップ30はリセットされ、トラン
ジスタ18はフリップフロップの低レベル出力信号により
ターン・オフされる。第2B及び2C図の発振器回路は、信
号を比較器22の出力側から及びノード20から遅延して第
２比較器32に供給する点のみが第2A図の発振器回路とは
相違する。この信号が正しい極性にあり且つノード20の
電圧を示すものとすると、直接に又は間接に、第2B及び
2C図の発振器回路は第2A図に示す発振器回路と同様に作
動する。しかし、遅延素子34はできるだけ小さなものを
用いるようにするのが好適である。これがため、フリッ
プフロップ30の固有のスイッチング遅延特性を利用して
遅延素子34をこのフリップフロップ30の出力側に接続す
るのが有利である。
パシタンス電圧が基準電圧Vref以上になると、フリップ
フロップ30が比較器22によりセットされ、このフリップ
フロップの出力によってその高レベル信号によりトラン
ジスタ18を導通状態とする。この後ノード20の電圧は減
少する。次いで比較器22はフリップフロップ30のセット
入力端子に低レベル信号を供給する。この際、フリップ
フロップ30の出力電圧はこの低レベル信号に応答して状
態変化しない。この出力電圧を遅延素子34を経て比較器
32に供給し、この比較器32はフリップフロップ30のリセ
ット入力端子に所定遅延時間後高レベル信号を供給す
る。次いでフリップフロップ30はリセットされ、トラン
ジスタ18はフリップフロップの低レベル出力信号により
ターン・オフされる。第2B及び2C図の発振器回路は、信
号を比較器22の出力側から及びノード20から遅延して第
２比較器32に供給する点のみが第2A図の発振器回路とは
相違する。この信号が正しい極性にあり且つノード20の
電圧を示すものとすると、直接に又は間接に、第2B及び
2C図の発振器回路は第2A図に示す発振器回路と同様に作
動する。しかし、遅延素子34はできるだけ小さなものを
用いるようにするのが好適である。これがため、フリッ
プフロップ30の固有のスイッチング遅延特性を利用して
遅延素子34をこのフリップフロップ30の出力側に接続す
るのが有利である。
第２図に示す発振器回路では、フリップフロップ30を
良好に規定された制御信号により制御するために２個の
比較器を用いている。
良好に規定された制御信号により制御するために２個の
比較器を用いている。
（実施例） 第3A,3B及び3C図は本発明を適用し得る第１図の発振
器の原理に基づく発振器の例を示す。第３図において、
第１及び２図に示す発振器回路の素子と同一のものには
同一の符号を付して示す。
器の原理に基づく発振器の例を示す。第３図において、
第１及び２図に示す発振器回路の素子と同一のものには
同一の符号を付して示す。
第3A,3B及び3C図に示す発振器回路には唯一個の比較
器22のみを用いる。フリップフロップ30のリセット入力
端子には遅延素子34を経て直接信号を供給する。実際
上、遅延素子は周波数選択性を有するため、かかる遅延
素子34に供給される信号の鋭敏な遷移が歪むようにな
る。この歪みによってフリップフロップ30のスイッチン
グ瞬時が不正確となる場合がある。この問題は、第2A,2
B及び2C図に示すように追加の比較器によって解消する
ことができる、しかし、この場合には、電流消費が大き
くなり、且つ回路自体も複雑で大型となる欠点がある。
第3A,3B及び3C図に示す発振器回路は、第2A,2B及び2C図
に示す回路の場合と同様に互いに相違する。即ち、遅延
素子34を経てフリップフロップ30に供給される信号は回
路の種々の箇所から取出している。
器22のみを用いる。フリップフロップ30のリセット入力
端子には遅延素子34を経て直接信号を供給する。実際
上、遅延素子は周波数選択性を有するため、かかる遅延
素子34に供給される信号の鋭敏な遷移が歪むようにな
る。この歪みによってフリップフロップ30のスイッチン
グ瞬時が不正確となる場合がある。この問題は、第2A,2
B及び2C図に示すように追加の比較器によって解消する
ことができる、しかし、この場合には、電流消費が大き
くなり、且つ回路自体も複雑で大型となる欠点がある。
第3A,3B及び3C図に示す発振器回路は、第2A,2B及び2C図
に示す回路の場合と同様に互いに相違する。即ち、遅延
素子34を経てフリップフロップ30に供給される信号は回
路の種々の箇所から取出している。
第４図は本発明による発振器の好適な例を示す。図中
第１〜３図の回路素子と同一のものには同一の符号を付
して示す。遅延素子34は抵抗35及びコンデンサ37を具え
るRC回路として構成する。比較器22及び32はそれぞれス
イッチ40及び42を経て電源に接続し、本例では、この電
源を電流源44及び46によって示す。これらスイッチ40及
び42が遮断状態にある場合には比較器22及び32はスタン
バイ電源（図示せず）に接続される。この目的のため、
比較器22及び32の各々は例えば、ロングテールペア型の
差動増幅器を具え、この差動増幅器はそのテール内のス
タンバイ電源により給電する。スイッチ40及び42が導通
状態になると、電源がスタンバイ電流源に並列に接続さ
れて差動増幅器内の電流が増大するようにする。これら
スイッチ40及び42をフリップフロップ48の出力端子に結
合し、フリップフロップ48のセット入力端子を比較器50
の出力側に接続し、リセット入力端子を比較器32の出力
側に結合する。比較器50の反転入力端子は基準電圧Vref
よりも低い基準電圧Ｕを受ける。比較器50の非反転入力
端子を前記キャパシタンス電圧が生ずるノード20に接続
する。スイッチ40及び42は、前記キャパシタンス電圧が
基準電圧Ｕに等しくなる前は非導通状態である。キャパ
シタンス電圧が基準電圧Ｕ以上となる瞬時に電源44及び
46は比較器22及び32に接続される。次いでキャパシタン
ス電圧は基準レベルVrefに到達するまで増大する。前述
したように、このときコンデンサ10はトランジスタ18を
経て放電し、このトランジスタ18は比較器32が高レベル
信号でフリップフロップ30をリセットするまで導通状態
に維持される。このリセット瞬時にフリップフロップ48
もリセットされるため、電源はイスッチオフされる。こ
れがため、比較器22及び32はトランジスタ18のスイッチ
ング瞬時にのみ電力を消費する。
第１〜３図の回路素子と同一のものには同一の符号を付
して示す。遅延素子34は抵抗35及びコンデンサ37を具え
るRC回路として構成する。比較器22及び32はそれぞれス
イッチ40及び42を経て電源に接続し、本例では、この電
源を電流源44及び46によって示す。これらスイッチ40及
び42が遮断状態にある場合には比較器22及び32はスタン
バイ電源（図示せず）に接続される。この目的のため、
比較器22及び32の各々は例えば、ロングテールペア型の
差動増幅器を具え、この差動増幅器はそのテール内のス
タンバイ電源により給電する。スイッチ40及び42が導通
状態になると、電源がスタンバイ電流源に並列に接続さ
れて差動増幅器内の電流が増大するようにする。これら
スイッチ40及び42をフリップフロップ48の出力端子に結
合し、フリップフロップ48のセット入力端子を比較器50
の出力側に接続し、リセット入力端子を比較器32の出力
側に結合する。比較器50の反転入力端子は基準電圧Vref
よりも低い基準電圧Ｕを受ける。比較器50の非反転入力
端子を前記キャパシタンス電圧が生ずるノード20に接続
する。スイッチ40及び42は、前記キャパシタンス電圧が
基準電圧Ｕに等しくなる前は非導通状態である。キャパ
シタンス電圧が基準電圧Ｕ以上となる瞬時に電源44及び
46は比較器22及び32に接続される。次いでキャパシタン
ス電圧は基準レベルVrefに到達するまで増大する。前述
したように、このときコンデンサ10はトランジスタ18を
経て放電し、このトランジスタ18は比較器32が高レベル
信号でフリップフロップ30をリセットするまで導通状態
に維持される。このリセット瞬時にフリップフロップ48
もリセットされるため、電源はイスッチオフされる。こ
れがため、比較器22及び32はトランジスタ18のスイッチ
ング瞬時にのみ電力を消費する。
第１図は既知の発振器の一例を示す回路図； 第2A,2B及び2C図は本発明を適用し得る発振器の各実施
例を示す回路図； 第3A,3B及び3C図は本発明を適用し得る第１図に示した
原速に基づく発振器の変形例をそれぞれ示す回路図； 第４図は本発明による発振器の好適例を示す回路図であ
る。 10……コンデンサ 12……電流源 14,16……給電端子 18……トランジスタ 20……接続点 22……第１比較器 24……分圧器 26……遅延手段 30……RSフリップフロップ 32……第２比較器 34……遅延素子 35……抵抗 37……コンデンサ 40,42……スイッチ 44,46……電流源 48……フリップフロップ 50……比較器
例を示す回路図； 第3A,3B及び3C図は本発明を適用し得る第１図に示した
原速に基づく発振器の変形例をそれぞれ示す回路図； 第４図は本発明による発振器の好適例を示す回路図であ
る。 10……コンデンサ 12……電流源 14,16……給電端子 18……トランジスタ 20……接続点 22……第１比較器 24……分圧器 26……遅延手段 30……RSフリップフロップ 32……第２比較器 34……遅延素子 35……抵抗 37……コンデンサ 40,42……スイッチ 44,46……電流源 48……フリップフロップ 50……比較器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−52629（ＪＰ，Ａ) 特開 昭58−73221（ＪＰ，Ａ) 特開 昭60−136412（ＪＰ，Ａ) 特開 昭62−272616（ＪＰ，Ａ) 特開 昭63−237609（ＪＰ，Ａ) 実開 昭58−50736（ＪＰ，Ｕ) 実開 昭62−77922（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 3/00
Claims (7)
- 【請求項１】1.キャパシタンスと、 前記キャパシタンスを充電する充電手段と、 前記キャパシタンスを放電する放電手段と、 前記キャパシタンスの充電程度を表わすキャパシタンス
電圧を基準電圧と比較する制御比較器と、 前記制御比較器の出力端子と結合された制御入力端子を
有し、前記放電手段を所定の期間に亘って駆動する単安
定マルチバイブレータ手段とを具えた発振器において、 当該発振器は、更に、前記制御比較器の電源を、少なく
とも前記キャパシタンスの充電から放電への切換え後又
は放電から充電への切換え後にスタンバイモードに切り
換えると共に少なくとも放電から充電への切換え前又は
充電から放電への切換え前に動作モードに切り換えるス
イッチング手段を具えていることを特徴とする発振器。 - 【請求項２】前記制御比較器は定電流源と前記スイッチ
ング手段で制御される可制御電流源との並列回路で給電
されるトランジスタ差動対を含んでいることを特徴とす
る請求項１記載の発振器。 - 【請求項３】前記スイッチング手段は前記キャパシタン
ス電圧を前記基準電圧（以後第１基準電圧と称す）と相
違する第２基準電圧と比較するスイッチング手段比較器
を具えることを特徴とする請求項１又は２記載の発振
器。 - 【請求項４】前記単安定マルチバイブレータ手段は、 前記制御比較器（以後第１制御比較器という）の出力端
子に結合されたセット入力端子を有するセットリセッ
トフリップフロップ手段と、 前記キャパシタンス電圧の遅延されたものと関連する他
の電圧を前記基準電圧と比較する第２制御比較器とを具
え、前記第２制御比較器の出力端子を前記フリップフロ
ップ手段のリセット入力端子に結合すると共に、前記ス
イッチング手段により前記第１及び第２制御比較器の双
方に対する電源を制御するようにしてあることを特徴と
する請求項１又は２記載の発振器。 - 【請求項５】前記フリップフロップの出力端子と前記第
２制御比較器の入力端子との間の第１通路、 前記第１制御比較器の出力端子と前記第２制御比較器の
入力端子との間の第２通路、 前記第１制御比較器の入力端子と前記第２制御比較器の
入力端子との間の第３通路、 の３つの通路のうちの１つの通路内に遅延素子を配置し
てあることを特徴とする請求項４記載の発振器。 - 【請求項６】前記スイッチング手段は、 前記キャパシタンス電圧を前記基準電圧（以後第１基準
電圧と称す）と相違する第２基準電圧と比較するスイッ
チング手段比較器と、 前記スイッチング手段比較器の出力端子に結合されたセ
ット入力端子と、前記セットリセットフリップフロッ
プのリセット入力端子に結合されたリセット入力端子を
有する他のセットリセットフリップフロップ手段を具
え、該他のフリップフロップの出力により前記第１及び
第２制御比較器の双方に対する電源を制御するようにし
てあることを特徴とする請求項４記載の発振器。 - 【請求項７】前記スイッチング手段比較器は前記第１及
び第２制御比較器より著しく小電力であることを特徴と
する請求項３又は４記載の発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8802719A NL8802719A (nl) | 1988-11-07 | 1988-11-07 | Relaxatie-oscillator met vertragingssturing. |
| NL8802719 | 1988-11-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02172315A JPH02172315A (ja) | 1990-07-03 |
| JP2860407B2 true JP2860407B2 (ja) | 1999-02-24 |
Family
ID=19853175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288060A Expired - Lifetime JP2860407B2 (ja) | 1988-11-07 | 1989-11-07 | 発振器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4963840A (ja) |
| EP (1) | EP0368398B1 (ja) |
| JP (1) | JP2860407B2 (ja) |
| DE (1) | DE68913428T2 (ja) |
| NL (1) | NL8802719A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4232623C1 (de) * | 1992-09-29 | 1993-12-02 | Siemens Ag | Synchronisierbarer Oszillator |
| FI97262C (fi) * | 1994-10-03 | 1996-11-11 | Nokia Mobile Phones Ltd | Tulosignaalin kynnysarvon ylityksen virtaa säästävä ilmaisu |
| US5619204A (en) * | 1995-02-27 | 1997-04-08 | Analog Devices, Incorporated | Analog-to-digital converter with optional low-power mode |
| JP3567747B2 (ja) * | 1998-07-31 | 2004-09-22 | 富士通株式会社 | 電圧制御発振器及び周波数−電圧変換器 |
| US7005933B1 (en) * | 2000-10-26 | 2006-02-28 | Cypress Semiconductor Corporation | Dual mode relaxation oscillator generating a clock signal operating at a frequency substantially same in both first and second power modes |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US6727768B1 (en) | 2002-10-29 | 2004-04-27 | Institute Of Microelectronics | Relaxation CCO for PLL-based constant tuning of GM-C filters |
| KR100732353B1 (ko) | 2002-12-18 | 2007-06-27 | 페어차일드코리아반도체 주식회사 | 자동 버스트모드 동작을 갖는 스위칭 파워서플라이의제어모듈회로 |
| US7102452B1 (en) * | 2004-12-31 | 2006-09-05 | Zilog, Inc. | Temperature-compensated RC oscillator |
| DE102005043376B4 (de) * | 2005-09-12 | 2013-08-01 | Austriamicrosystems Ag | Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| JP5375753B2 (ja) * | 2010-06-17 | 2013-12-25 | ミツミ電機株式会社 | 発振回路及びその動作電流制御方法 |
| DE102011052010B4 (de) | 2011-07-21 | 2014-09-04 | Infineon Technologies Ag | Oszillatorschaltung mit Komparator |
| GB2533390A (en) * | 2014-12-19 | 2016-06-22 | Nordic Semiconductor Asa | Relaxation oscillator |
| US10128794B2 (en) * | 2016-09-29 | 2018-11-13 | Macronix International Co., Ltd. | Feedback compensated oscillator |
| US10581441B2 (en) | 2017-09-15 | 2020-03-03 | Qualcomm Incorporated | Apparatus and method for generating clock signal with low jitter and constant frequency while consuming low power |
| JP2022143734A (ja) * | 2021-03-18 | 2022-10-03 | セイコーエプソン株式会社 | 半導体集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4191932A (en) * | 1976-01-16 | 1980-03-04 | Nippon Gakki Seizo Kabushiki Kaisha | Voltage-controlled oscillator |
| US4472688A (en) * | 1982-06-09 | 1984-09-18 | Trio Kabushiki Kaisha | Amplifier circuit |
| JPS60136412A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | 電圧制御型可変周波数パルス発振器 |
| US4675617A (en) * | 1986-02-03 | 1987-06-23 | Martin Kenneth W | Stable voltage controlled oscillator |
| DE3701791A1 (de) * | 1987-01-22 | 1988-08-04 | Siemens Ag | Differenzverstaerker mit steuerbarer leistungsaufnahme |
-
1988
- 1988-11-07 NL NL8802719A patent/NL8802719A/nl not_active Application Discontinuation
-
1989
- 1989-11-03 DE DE68913428T patent/DE68913428T2/de not_active Expired - Fee Related
- 1989-11-03 EP EP89202768A patent/EP0368398B1/en not_active Expired - Lifetime
- 1989-11-06 US US07/433,065 patent/US4963840A/en not_active Expired - Fee Related
- 1989-11-07 JP JP1288060A patent/JP2860407B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0368398A1 (en) | 1990-05-16 |
| DE68913428D1 (de) | 1994-04-07 |
| JPH02172315A (ja) | 1990-07-03 |
| EP0368398B1 (en) | 1994-03-02 |
| NL8802719A (nl) | 1990-06-01 |
| US4963840A (en) | 1990-10-16 |
| DE68913428T2 (de) | 1994-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860407B2 (ja) | 発振器 | |
| US4620312A (en) | Pulse signal processing circuit | |
| JPH1117457A (ja) | 高速スタートアップ特性を備えた電子装置 | |
| JPH0119294B2 (ja) | ||
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| US5218238A (en) | Bias voltage generation circuit of ecl level for decreasing power consumption thereof | |
| US4611136A (en) | Signal delay generating circuit | |
| JPS6162321A (ja) | 電池エネルギー節約回路 | |
| US4667118A (en) | Monostable multivibrator | |
| EP0296668B1 (en) | Relaxation oscillator | |
| US4636659A (en) | Sample and hold circuit | |
| US4264879A (en) | Interval timer circuit relaxation oscillator | |
| US3644757A (en) | Voltage and temperature stabilized multivibrator circuit | |
| CN211791469U (zh) | 振荡器电路及开关霍尔传感器 | |
| JP3036756B2 (ja) | 発振回路 | |
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| EP0086334B1 (en) | Pulse duty conversion circuit | |
| JPH10289024A (ja) | 定電圧回路 | |
| JPH07193484A (ja) | ソース終了送信線ドライバ | |
| JPS6410134B2 (ja) | ||
| JPH09121142A (ja) | 発振回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JP2534645B2 (ja) | 波形整形回路 | |
| JPS5811763B2 (ja) | デンアツセイギヨハツシンキ | |
| JPS5944806B2 (ja) | 発振回路 |