JPS60136412A - 電圧制御型可変周波数パルス発振器 - Google Patents
電圧制御型可変周波数パルス発振器Info
- Publication number
- JPS60136412A JPS60136412A JP58243724A JP24372483A JPS60136412A JP S60136412 A JPS60136412 A JP S60136412A JP 58243724 A JP58243724 A JP 58243724A JP 24372483 A JP24372483 A JP 24372483A JP S60136412 A JPS60136412 A JP S60136412A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- voltage
- current source
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の属する技術分野〕
本発明は発振停止時に自動起動を行い得る電圧制御型可
変周波数パルス発振器に関する。 〔従来技術とその問題点〕 近時、パルス帰還方式の電圧制御型可変周波数パルス発
振器が各種用途に広く用いられている。 この種の電圧制御型可変周波数パルス発振器は、第１図
に示すように基準定電流源（１）と電圧制御可能な電流
源（２）とを用いて積分用コンデンサ（３）を充電し、
且つこのコンデンサ（３）に接続されたスイッチ回路（
４）を作動させて上記充電電荷を放電させることによっ
て三角波形電圧を生成し、これを比較器（５）にて参照
電圧（６）と比較して単安定マルチバイプレータ（７）
により所定周波数のパルス信号を発振出力するものであ
る。 次に上記単安定マルチバイブレータ（力の具体的回路荷
成を第２図に示す。これは０Ｒ−ＮＯＲ（ＩＩ 、 Ｃ
１１２個を所謂たすき掛接続してＲ−Ｓフリップフロッ
プで構成したものである。このＲ−Ｓフリップフロップ
回路は、セット人力（１２＋が〔１〕となると、セット
側０Ｒ−ＮＯＲゲ−）ＱｌのＯＲ出力０３から遅延回路
（１４１を介して、リセット入力（１９が〔１〕となり
、出力Ｑ（１０は〔ｌ〕、Ｑ（１７）は（０）となり遅
［回路Ｑ４）Ｏ遅延時間だけ電圧パルスを発生する。ざ
らに、この電圧パルスによりこのパルス幅時間だけスイ
ッチ回路（４）をオンし、放電用の基準定電流源（１）
の電流値と、充電用の電流源（２）の電流値との差によ
りコンデンサ（３）の放電を行なう。コンデンサ（３）
の充電時間は、電流源（２）の電圧制御に応じて変化す
るものであり、従って、電流源（２）の制御電圧の変化
によシ出力Ｑ（Ｉｅ、ｉηのパルス周波数が変化するよ
うになっている。コンデンサ（３）の両端の時間的な電
位変化は第３図（ａ）に示すように比較器（５）のしき
い値翰を基準とし、所定の時間Ｌ１の充電時間Ｌ２の放
電により行なわれ、さらに第３図（ｂ）に示すように比
較器（５）が出力して単安定マルチバイブレータ（７）
に入力し第２図に示すＲ−Ｓフリップフロッグのセット
人力０りに入力する。その結果第３図（ｃ）に示すよう
にＲ−Ｓソリツブフロップの出力Ｑ（１１１９は、遅延
回路ａ４の遅延時間に応じたパルス幅ｔｄとなり、第３
図（ａ）に示すように時間ｔｄだけコンデンサ（３）は
放電される。 次に電流源（２）と発振周波数ｆ８との関係についてさ
らに詳細に説明する。ここで、電圧制御可能な電流源（
２）の電流値を１Ｂ＝ｋｖＢ％放電用の基準定電流源（
１；の電流値をｉｄ１コンデンサ（３）の容量をＣとし
、さらに第３図に示すように、コンデンサ（３）の放電
時間をｉｄｓ充放電の周期をｔ８とする。すると、第３
図（ａ）より明らかなように、ｔＢ−ｔ（Ｈの時間に充
電された電荷がｔ４の時間内で放電されるわけであるか
ら次式が成り立つ。 したがって、 となる。 すなわち、ｉｄは一定であるから遅延回路０４で決定す
るコンデンサ（３）の放電時間ｔｄが一定であれば発振
周波数ｆ、は電流源（２）の入力電圧ｖ８に応じて変化
する。以上が、第１図に示す電圧制御型可変周波数パル
ス発振器の構成及び動作原理であるが、電源投入時或い
は過大雑音電流でコンデンサ（３）を充電したときは、
第４図（ａ）に示すように比較器（５）のしきい値（１
）を大きく越え、第４図６）に示す比較器（５）の出力
が単安定マルチバイブレータ（７）に入力し、第４図（
→に示すパルス幅ｔ４の出力を得る。しかしながらこの
場合、第４図（ｂ）に示すように比較器（５）の出力の
反転は無く、従って第４図（ｃ）に示すようにコンデン
サ（３）の放電は、１パルス幅ｔ（１だけしか行なわれ
ないためコンデンサ（３）の充放電のくり返しが停止し
発振が停止してしまう。 従来このような電源投入時或いは過大雑音電流によるコ
ンデンサ（３）の異常充電によって生じる発振停止を避
けるために、第５図に示すようなＲ−８７リツプフロツ
プで第１図に示す発振器を構成したものがある。これは
、本出願人の既出願に係る特開昭５７−１０９４１６号
公報に開示されているものと同等である。すなわち、０
Ｒ−ＮＯＲゲート図。 ６９２個をたすき掛は接続してＲ−８フリツプフロツプ
を構成し、セット入力０３側のゲート（至）の出力Ｑ（
至）を所定の遅延時間を有する遅延回路（ロ）を介して
ゲート０υのリセット入力ｏ９に帰還するものである。 このような回路構成とすると、セット入力Ｃ３３が〔１
〕でリセット入力（ハ）が（１）の場合、出力Ｑ０３が
〔１〕、出力ＱＣ３６）が
変周波数パルス発振器に関する。 〔従来技術とその問題点〕 近時、パルス帰還方式の電圧制御型可変周波数パルス発
振器が各種用途に広く用いられている。 この種の電圧制御型可変周波数パルス発振器は、第１図
に示すように基準定電流源（１）と電圧制御可能な電流
源（２）とを用いて積分用コンデンサ（３）を充電し、
且つこのコンデンサ（３）に接続されたスイッチ回路（
４）を作動させて上記充電電荷を放電させることによっ
て三角波形電圧を生成し、これを比較器（５）にて参照
電圧（６）と比較して単安定マルチバイプレータ（７）
により所定周波数のパルス信号を発振出力するものであ
る。 次に上記単安定マルチバイブレータ（力の具体的回路荷
成を第２図に示す。これは０Ｒ−ＮＯＲ（ＩＩ 、 Ｃ
１１２個を所謂たすき掛接続してＲ−Ｓフリップフロッ
プで構成したものである。このＲ−Ｓフリップフロップ
回路は、セット人力（１２＋が〔１〕となると、セット
側０Ｒ−ＮＯＲゲ−）ＱｌのＯＲ出力０３から遅延回路
（１４１を介して、リセット入力（１９が〔１〕となり
、出力Ｑ（１０は〔ｌ〕、Ｑ（１７）は（０）となり遅
［回路Ｑ４）Ｏ遅延時間だけ電圧パルスを発生する。ざ
らに、この電圧パルスによりこのパルス幅時間だけスイ
ッチ回路（４）をオンし、放電用の基準定電流源（１）
の電流値と、充電用の電流源（２）の電流値との差によ
りコンデンサ（３）の放電を行なう。コンデンサ（３）
の充電時間は、電流源（２）の電圧制御に応じて変化す
るものであり、従って、電流源（２）の制御電圧の変化
によシ出力Ｑ（Ｉｅ、ｉηのパルス周波数が変化するよ
うになっている。コンデンサ（３）の両端の時間的な電
位変化は第３図（ａ）に示すように比較器（５）のしき
い値翰を基準とし、所定の時間Ｌ１の充電時間Ｌ２の放
電により行なわれ、さらに第３図（ｂ）に示すように比
較器（５）が出力して単安定マルチバイブレータ（７）
に入力し第２図に示すＲ−Ｓフリップフロッグのセット
人力０りに入力する。その結果第３図（ｃ）に示すよう
にＲ−Ｓソリツブフロップの出力Ｑ（１１１９は、遅延
回路ａ４の遅延時間に応じたパルス幅ｔｄとなり、第３
図（ａ）に示すように時間ｔｄだけコンデンサ（３）は
放電される。 次に電流源（２）と発振周波数ｆ８との関係についてさ
らに詳細に説明する。ここで、電圧制御可能な電流源（
２）の電流値を１Ｂ＝ｋｖＢ％放電用の基準定電流源（
１；の電流値をｉｄ１コンデンサ（３）の容量をＣとし
、さらに第３図に示すように、コンデンサ（３）の放電
時間をｉｄｓ充放電の周期をｔ８とする。すると、第３
図（ａ）より明らかなように、ｔＢ−ｔ（Ｈの時間に充
電された電荷がｔ４の時間内で放電されるわけであるか
ら次式が成り立つ。 したがって、 となる。 すなわち、ｉｄは一定であるから遅延回路０４で決定す
るコンデンサ（３）の放電時間ｔｄが一定であれば発振
周波数ｆ、は電流源（２）の入力電圧ｖ８に応じて変化
する。以上が、第１図に示す電圧制御型可変周波数パル
ス発振器の構成及び動作原理であるが、電源投入時或い
は過大雑音電流でコンデンサ（３）を充電したときは、
第４図（ａ）に示すように比較器（５）のしきい値（１
）を大きく越え、第４図６）に示す比較器（５）の出力
が単安定マルチバイブレータ（７）に入力し、第４図（
→に示すパルス幅ｔ４の出力を得る。しかしながらこの
場合、第４図（ｂ）に示すように比較器（５）の出力の
反転は無く、従って第４図（ｃ）に示すようにコンデン
サ（３）の放電は、１パルス幅ｔ（１だけしか行なわれ
ないためコンデンサ（３）の充放電のくり返しが停止し
発振が停止してしまう。 従来このような電源投入時或いは過大雑音電流によるコ
ンデンサ（３）の異常充電によって生じる発振停止を避
けるために、第５図に示すようなＲ−８７リツプフロツ
プで第１図に示す発振器を構成したものがある。これは
、本出願人の既出願に係る特開昭５７−１０９４１６号
公報に開示されているものと同等である。すなわち、０
Ｒ−ＮＯＲゲート図。 ６９２個をたすき掛は接続してＲ−８フリツプフロツプ
を構成し、セット入力０３側のゲート（至）の出力Ｑ（
至）を所定の遅延時間を有する遅延回路（ロ）を介して
ゲート０υのリセット入力ｏ９に帰還するものである。 このような回路構成とすると、セット入力Ｃ３３が〔１
〕でリセット入力（ハ）が（１）の場合、出力Ｑ０３が
〔１〕、出力ＱＣ３６）が
〔０〕となる。この場合、上
述の如く発振停止状態になって第１図に示すような比較
器（５）の出力、すなわちＲ−８フリツプフロツプのセ
ット人力０擾が、例えば連続して（１）となっても、第
４図に示す回路構成に於いては、セット入力０３の〔１
〕の連続に応じて単安定マルチバイブレータ出力も（１
）となり、従って放電がざらに行なわれて比較器（５）
出力を反転させ発振を起こさせる。すなわち第６図（ａ
） 、 （ｂ）に示すようにコンデンサ（３）の電圧が
異常に高い場合は、この電圧が比較器（５）のしきい値
四より小さくなるには通常より長時間を必要とするが、
上記第５図に示す回路構成では、コンデンサ（３）の放
電時間は、第６図（ｃ）に示すように第６図（ｂ）のセ
ット入力６壜の〔１〕の入力時間の増大に応じて増加す
るようになっている。その結果、最終的には比較器（５
）の出力が反転するまでに達し発振が起こる。しかしな
がら第５図に示す如き回路構成の場合、第６図（ｂ）に
示す比較器（５）出力のパルス幅が通常のｔｂより大き
いと、第６図（ｃ）に示すスイッチ回路（４）の放電時
間も増大され通常の発振を行なうことができない。すな
わち、通常の発振を行なうためには、 ｔｂ＜ｔｄ ・・・・・・・・・・・・・・・（３）の
関係を必要とする。 ここで、一般の発振持続条件を次に示す。すなわち、コ
ンデンサ（３）の電圧が比較器（５）のしきい値（イ）
以下となる時間ｔ、Ｂ−ｔｂは次式で与えられる。 したがってｔｂは、 となる。 このときｔｄは、前述したとおり一定でなければならな
く、またｔｇはコンデンサ（３）の電圧が比較器（５）
のしきい値を越えてからスイッチ回路（４）が閉じるま
での電流源（２）の入力電圧の増大によりｆ、を大きく
した場合は上記（５）式より明らかなようにｔ（１を小
さくしなければ発振を持続できない。従って、上記（３
）式の如き制限を受けるような第５図に示す回路構成で
は、（３）式を満たすため発振周波数ｆ８の上限が大Ｃ
１がってしまうという欠点を有する。 〔発明の目的〕 本発明の目的は、上述の問題点を考慮してなされたもの
で、発振周波数の上限が下ることなく、電源投入時ある
いは過大雑音電流がコンデンサを充電しても発振が止ま
るこψのない電圧制御型可変周波数パルス発振器を提供
することである。 〔発明の概要〕 本発明は、積分用コンデンサと、このコンデンサの充電
電流を制御電圧に応じて可変設定される可変電流源と、
コンデンサの放電用の固定電流源と、放電を制御するス
イッチ回路と、コンデンサの電圧と参照電圧とを比較し
て弁別信号を出力する比較器と、比較器が出力する前記
弁別信号をセット端子に入力しそのＱ出力を所定の遅延
時間を有する遅延回路を介してリセット端子に入力して
反転動作するＲ−Ｓフリップフロップを備え、Ｒ−８７
リツプフロツプの出力にて前記スイッチ回路をＯＮ 、
ＯＦＦ駆動制御する電圧制御型可変周波数パルス発振
器に於いて、Ｒ−Ｓフリップフロップが、２個のＯＲ、
ＮＯＲゲートで出力を？リセット側ゲートのＮＯＲ若し
くはＮＯＲ、ＯＲから得るように構成され、かつ固定電
流源の％扼値を、可変電流源の最大電流値の２倍より大
きく設定した電圧制御型可変周波数パルス発振器を得る
ことにある。 〔発明の効果〕 本発明は、単安定マルチバイブレータのＲ−Ｓフリップ
フロップを２個のＯＲ，ＮＯＲゲートで出力が各々リセ
ット側ゲートのＮＯＲ若しくはＮＯＲ、ＯＲから得るよ
うに構成することにより従来に比し発振周波数の上限を
大幅に緩和することができ、さらに、固定電流源の電流
値を可変電流源の最大電流値の２倍より大きく設定する
ことにより電源投入時或いは過大雑音電流による発振停
止を防止することができる。 〔発明の実施例〕 以下本発明の一実施例を第７図乃至第１２図を用いて説
明する。 第７図に本発明による電圧制御型可変周波数パルス発振
器の構成図を示す。 入力６Ｓの電圧により可変電流源６υの電流値が変化し
、コンデンサＧ４への充電電流を変化し得る。 定電圧電源□□□の電位まで充電すると、比較器５■の
出力が（１）となり、０Ｒ−ＮＯＲゲーゲート０） 、
［Ｆ］Ｄと遅延回路ｔ５４）で構成した単安定マルチバ
イブレータへ入力する。 次にこの単安定マルチバイブレータのタイミング図を第
８図に示す。セット入力が〔１〕となると、セット側０
Ｒ−ＮＯＲゲートの伝搬遅延ｄ１とリセット側０Ｒ−Ｎ
ＯＲゲートの伝搬遅延ｄ２の和の時間ｄｌ＋ｄ２でＱ出
力が（１）％Ｑ出力が
述の如く発振停止状態になって第１図に示すような比較
器（５）の出力、すなわちＲ−８フリツプフロツプのセ
ット人力０擾が、例えば連続して（１）となっても、第
４図に示す回路構成に於いては、セット入力０３の〔１
〕の連続に応じて単安定マルチバイブレータ出力も（１
）となり、従って放電がざらに行なわれて比較器（５）
出力を反転させ発振を起こさせる。すなわち第６図（ａ
） 、 （ｂ）に示すようにコンデンサ（３）の電圧が
異常に高い場合は、この電圧が比較器（５）のしきい値
四より小さくなるには通常より長時間を必要とするが、
上記第５図に示す回路構成では、コンデンサ（３）の放
電時間は、第６図（ｃ）に示すように第６図（ｂ）のセ
ット入力６壜の〔１〕の入力時間の増大に応じて増加す
るようになっている。その結果、最終的には比較器（５
）の出力が反転するまでに達し発振が起こる。しかしな
がら第５図に示す如き回路構成の場合、第６図（ｂ）に
示す比較器（５）出力のパルス幅が通常のｔｂより大き
いと、第６図（ｃ）に示すスイッチ回路（４）の放電時
間も増大され通常の発振を行なうことができない。すな
わち、通常の発振を行なうためには、 ｔｂ＜ｔｄ ・・・・・・・・・・・・・・・（３）の
関係を必要とする。 ここで、一般の発振持続条件を次に示す。すなわち、コ
ンデンサ（３）の電圧が比較器（５）のしきい値（イ）
以下となる時間ｔ、Ｂ−ｔｂは次式で与えられる。 したがってｔｂは、 となる。 このときｔｄは、前述したとおり一定でなければならな
く、またｔｇはコンデンサ（３）の電圧が比較器（５）
のしきい値を越えてからスイッチ回路（４）が閉じるま
での電流源（２）の入力電圧の増大によりｆ、を大きく
した場合は上記（５）式より明らかなようにｔ（１を小
さくしなければ発振を持続できない。従って、上記（３
）式の如き制限を受けるような第５図に示す回路構成で
は、（３）式を満たすため発振周波数ｆ８の上限が大Ｃ
１がってしまうという欠点を有する。 〔発明の目的〕 本発明の目的は、上述の問題点を考慮してなされたもの
で、発振周波数の上限が下ることなく、電源投入時ある
いは過大雑音電流がコンデンサを充電しても発振が止ま
るこψのない電圧制御型可変周波数パルス発振器を提供
することである。 〔発明の概要〕 本発明は、積分用コンデンサと、このコンデンサの充電
電流を制御電圧に応じて可変設定される可変電流源と、
コンデンサの放電用の固定電流源と、放電を制御するス
イッチ回路と、コンデンサの電圧と参照電圧とを比較し
て弁別信号を出力する比較器と、比較器が出力する前記
弁別信号をセット端子に入力しそのＱ出力を所定の遅延
時間を有する遅延回路を介してリセット端子に入力して
反転動作するＲ−Ｓフリップフロップを備え、Ｒ−８７
リツプフロツプの出力にて前記スイッチ回路をＯＮ 、
ＯＦＦ駆動制御する電圧制御型可変周波数パルス発振
器に於いて、Ｒ−Ｓフリップフロップが、２個のＯＲ、
ＮＯＲゲートで出力を？リセット側ゲートのＮＯＲ若し
くはＮＯＲ、ＯＲから得るように構成され、かつ固定電
流源の％扼値を、可変電流源の最大電流値の２倍より大
きく設定した電圧制御型可変周波数パルス発振器を得る
ことにある。 〔発明の効果〕 本発明は、単安定マルチバイブレータのＲ−Ｓフリップ
フロップを２個のＯＲ，ＮＯＲゲートで出力が各々リセ
ット側ゲートのＮＯＲ若しくはＮＯＲ、ＯＲから得るよ
うに構成することにより従来に比し発振周波数の上限を
大幅に緩和することができ、さらに、固定電流源の電流
値を可変電流源の最大電流値の２倍より大きく設定する
ことにより電源投入時或いは過大雑音電流による発振停
止を防止することができる。 〔発明の実施例〕 以下本発明の一実施例を第７図乃至第１２図を用いて説
明する。 第７図に本発明による電圧制御型可変周波数パルス発振
器の構成図を示す。 入力６Ｓの電圧により可変電流源６υの電流値が変化し
、コンデンサＧ４への充電電流を変化し得る。 定電圧電源□□□の電位まで充電すると、比較器５■の
出力が（１）となり、０Ｒ−ＮＯＲゲーゲート０） 、
［Ｆ］Ｄと遅延回路ｔ５４）で構成した単安定マルチバ
イブレータへ入力する。 次にこの単安定マルチバイブレータのタイミング図を第
８図に示す。セット入力が〔１〕となると、セット側０
Ｒ−ＮＯＲゲートの伝搬遅延ｄ１とリセット側０Ｒ−Ｎ
ＯＲゲートの伝搬遅延ｄ２の和の時間ｄｌ＋ｄ２でＱ出
力が（１）％Ｑ出力が
〔０〕となり、遅延時間ｄ３の遅
延回路を介してリセットがかかりｂ ｄ３”ｄ２時間後
にＱ出力が（ｏＬｑ出力が〔１〕となる。したがってｄ
、（＋ｄ２の時間だけ差動スイッチ回路−９５７）のス
イッチがオンとなり、定電流でコンデンサ６カから放電
される。この時、コンデンサの放電電流ハトランジスタ
５６のコレクタ電流と５１のコレクタ電流の差で決定さ
れる。出力のパルス幅の時間コンデンサが放電する。次
にＱの出力が
延回路を介してリセットがかかりｂ ｄ３”ｄ２時間後
にＱ出力が（ｏＬｑ出力が〔１〕となる。したがってｄ
、（＋ｄ２の時間だけ差動スイッチ回路−９５７）のス
イッチがオンとなり、定電流でコンデンサ６カから放電
される。この時、コンデンサの放電電流ハトランジスタ
５６のコレクタ電流と５１のコレクタ電流の差で決定さ
れる。出力のパルス幅の時間コンデンサが放電する。次
にＱの出力が
〔０〕で充電を開始する。このように通常
の動作時は入力５Ｉの電圧により、出力のパルス周波数
を変化することができる。この時、出力のパルス幅は、
遅延回路の遅延時間ｄ３と、リセット側０Ｒ−ＮＯＲゲ
ートの伝搬遅延ｄ２により決定されｄ３＋ｄ２となる。 ここでアクティブ素子つまり０Ｒ−ＮＯＲゲートの伝搬
遅延ｄ２は小すく、温度による変動も小さい為、出力パ
ルス幅ｒｉ３＋ｄ２の温度による変動は小さくなる。ま
だ、コンデンサ６つの放電制御用スイッチは差動形であ
る為温度によるしきい値変化は相殺される為、小さくな
り、比較器出力が〔１〕となる時間の温度変動が小さい
。これは、パルス発振器のジッタを小さくする効果があ
る。 次に、電源投入時あるいは過大雑音電流がコンデンサ６
２を過充電した場合を考える。この場合、単安定マルチ
バイブレータの出力Ｑ（ト）の出力パルス幅の間で、コ
ンデンサの電位が、基準電位５８以下まで放電し得す、
比較器−の出力が〔■〕になりつづける状態となる。こ
の時のタイミングチャートを第９図に示す。図中、ゲー
トの伝搬遅延は考慮していない。図に示すように、出力
パルスは所定のパルス幅（ｄ３＋ｄ２）で発振をつづけ
る。この状態の単安定マルチバイブレータは、第１０図
に示す。インバータ鈴υと遅延回路Ｉ８２とで構成する
、双安定のマルチバイブレータとして動作している。 ここで、充電用可変電流源６）１１のコレクタ電流の最
大値ｉｃｍａｘｌと、放電用電流源５６のコレクタ電流
６をｉｃ２とすると、充電電流は１ｃｍａｘｌ 、放電
電流はｉ ｃ ２−ｉ ｃｍａｘｌとなる。今１ｃ２−
１ｃｍａｘｌ ） ｉｃｍａｘつまりｉ ｃ ２＞ ２
ｉ ｃｍａｘを満たすように充電電流を定めれば、第
１１図に示すように、コンデンサの電位は上下しながら
、徐々に下がり、ある特定の時間で。 比較器が反転し
の動作時は入力５Ｉの電圧により、出力のパルス周波数
を変化することができる。この時、出力のパルス幅は、
遅延回路の遅延時間ｄ３と、リセット側０Ｒ−ＮＯＲゲ
ートの伝搬遅延ｄ２により決定されｄ３＋ｄ２となる。 ここでアクティブ素子つまり０Ｒ−ＮＯＲゲートの伝搬
遅延ｄ２は小すく、温度による変動も小さい為、出力パ
ルス幅ｒｉ３＋ｄ２の温度による変動は小さくなる。ま
だ、コンデンサ６つの放電制御用スイッチは差動形であ
る為温度によるしきい値変化は相殺される為、小さくな
り、比較器出力が〔１〕となる時間の温度変動が小さい
。これは、パルス発振器のジッタを小さくする効果があ
る。 次に、電源投入時あるいは過大雑音電流がコンデンサ６
２を過充電した場合を考える。この場合、単安定マルチ
バイブレータの出力Ｑ（ト）の出力パルス幅の間で、コ
ンデンサの電位が、基準電位５８以下まで放電し得す、
比較器−の出力が〔■〕になりつづける状態となる。こ
の時のタイミングチャートを第９図に示す。図中、ゲー
トの伝搬遅延は考慮していない。図に示すように、出力
パルスは所定のパルス幅（ｄ３＋ｄ２）で発振をつづけ
る。この状態の単安定マルチバイブレータは、第１０図
に示す。インバータ鈴υと遅延回路Ｉ８２とで構成する
、双安定のマルチバイブレータとして動作している。 ここで、充電用可変電流源６）１１のコレクタ電流の最
大値ｉｃｍａｘｌと、放電用電流源５６のコレクタ電流
６をｉｃ２とすると、充電電流は１ｃｍａｘｌ 、放電
電流はｉ ｃ ２−ｉ ｃｍａｘｌとなる。今１ｃ２−
１ｃｍａｘｌ ） ｉｃｍａｘつまりｉ ｃ ２＞ ２
ｉ ｃｍａｘを満たすように充電電流を定めれば、第
１１図に示すように、コンデンサの電位は上下しながら
、徐々に下がり、ある特定の時間で。 比較器が反転し
〔０〕を出力し、自己発振は止まり通常
の動作となる。図中、単安定マルチバイブレータの出力
Ｑを示し、Ｑが〔１〕の時、放電となっている。 このように、電源投入時あるいは過大雑音電流により、
発振が停止すると、マルチバイブレータが自己発振をし
、通常の発振に復帰する。 この場合、マルチバイブレータを第７図に示すように構
成することにより、通常の発振を行なうための条件は第
８図に示すセット入力のパルス幅ｄ４とＱ出力のパルス
幅ｄ３ ＋ ｄ２との関係から、ｄ４＜２ （ｄ３＋
ｄ２） ・・・・・・・・・・・・（６）となる。 ここで、この（６）式の関係を（３）式と同様にｔｂと
ｔｄの関係に置き換えると ｔｂく２ｔｄ ・・・・・・・・・・・・（７）となる
。すなわち、（５）式の関係より、ｔｄは（７）式の関
係を満たせば良いのであるから、従来のｔｂ（ｔｄによ
る周波数制限は大幅に緩和されることになる。 尚、本実施例において、スイッチ回路にはバイポーラト
ランジスタを使用したが、 Ｊ−Ｆ’ＥＴ、ＭＯＳ−Ｆ
ＥＴ等によってスイッチ回路を構成することも出来る。 また、本発明の実施例では、放電用制御スイッチを差動
バイポーラトランジスタで構成したが、この部分は差動
でなくとも動作し、この場合、単安定マルチバイブレー
タ部は第１２図に示すＮＯＲゲート２個で構成し得る。
の動作となる。図中、単安定マルチバイブレータの出力
Ｑを示し、Ｑが〔１〕の時、放電となっている。 このように、電源投入時あるいは過大雑音電流により、
発振が停止すると、マルチバイブレータが自己発振をし
、通常の発振に復帰する。 この場合、マルチバイブレータを第７図に示すように構
成することにより、通常の発振を行なうための条件は第
８図に示すセット入力のパルス幅ｄ４とＱ出力のパルス
幅ｄ３ ＋ ｄ２との関係から、ｄ４＜２ （ｄ３＋
ｄ２） ・・・・・・・・・・・・（６）となる。 ここで、この（６）式の関係を（３）式と同様にｔｂと
ｔｄの関係に置き換えると ｔｂく２ｔｄ ・・・・・・・・・・・・（７）となる
。すなわち、（５）式の関係より、ｔｄは（７）式の関
係を満たせば良いのであるから、従来のｔｂ（ｔｄによ
る周波数制限は大幅に緩和されることになる。 尚、本実施例において、スイッチ回路にはバイポーラト
ランジスタを使用したが、 Ｊ−Ｆ’ＥＴ、ＭＯＳ−Ｆ
ＥＴ等によってスイッチ回路を構成することも出来る。 また、本発明の実施例では、放電用制御スイッチを差動
バイポーラトランジスタで構成したが、この部分は差動
でなくとも動作し、この場合、単安定マルチバイブレー
タ部は第１２図に示すＮＯＲゲート２個で構成し得る。
【図面の簡単な説明】
第１図乃至第６図は従来例を示す図、第７図乃至第１２
図は本発明の実施例を示す図である。 ５１・・・可変電流源、５２・・・コンデンサ、５３・
・・比較器、５４．８２・・・遅延回路、５５・・・出
力Ｑ１５６．５７・・・スイッチ回路、５８・・・定電
圧電源、５９・・・入力、６０ 、６１・・・ＯＲ，Ｎ
ＯＲゲート、６２・・・放電用固定電流源、８１・・・
インバータ。 第 １ 図 第 ２ 図 第 ５ 図 Ｌｔ）Ｃ！１ＩｃＡＶ Ｃ／）ＱｌｌＣ６Ｇ￥。
図は本発明の実施例を示す図である。 ５１・・・可変電流源、５２・・・コンデンサ、５３・
・・比較器、５４．８２・・・遅延回路、５５・・・出
力Ｑ１５６．５７・・・スイッチ回路、５８・・・定電
圧電源、５９・・・入力、６０ 、６１・・・ＯＲ，Ｎ
ＯＲゲート、６２・・・放電用固定電流源、８１・・・
インバータ。 第 １ 図 第 ２ 図 第 ５ 図 Ｌｔ）Ｃ！１ＩｃＡＶ Ｃ／）ＱｌｌＣ６Ｇ￥。
Claims (2)
- （１）積分用コンデンサと、該コンデンサの充電電流を
制御電圧に応じて可変設定される可変電流源と、前記コ
ンデンサの放電用の固定電流源と、放電を制御するスイ
ッチ回路と、前記コンデンサの電圧と参照電圧とを比較
して弁別信号を出力する比較器と、該比較器が出力する
前記弁別信号をセット端子に入力しそのＱ出力を所定の
遅延時間を有する遅延回路を介してリセット端子に入力
して反転動作するＲ−Ｓフリップフロップを備え、前記
Ｒ−Ｓフリップフロップの出力にて前記スイッチ回路を
ＯＮ 、 ＯＦＦ駆動制御する電圧制御型可変層＃リセ
ット側ゲートのＮＯＲ若しくはＮＯＲ、ＯＲから得るよ
うに構成され、かつ前記固定電流源の電流値を、前記可
変電流源の最大電流値の２倍より太きく設定したことを
特徴とする電圧制御型可変周波数パルス発振器。 - （２）スイッチ回路は、前記Ｒ−Ｓフリップフロップの
Ｑ、Ｑ出力を入力とする差動スイッチ回路であることを
特徴とする特許請求の範囲第１項記載の電圧制御型可変
周波数パルス発振器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243724A JPS60136412A (ja) | 1983-12-26 | 1983-12-26 | 電圧制御型可変周波数パルス発振器 |
| EP84115996A EP0147810B1 (en) | 1983-12-26 | 1984-12-20 | Voltage-controlled variable-frequency pulse oscillator |
| DE8484115996T DE3472872D1 (en) | 1983-12-26 | 1984-12-20 | Voltage-controlled variable-frequency pulse oscillator |
| US06/685,165 US4644300A (en) | 1983-12-26 | 1984-12-21 | Voltage-controlled variable-frequency pulse oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243724A JPS60136412A (ja) | 1983-12-26 | 1983-12-26 | 電圧制御型可変周波数パルス発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136412A true JPS60136412A (ja) | 1985-07-19 |
| JPH0416963B2 JPH0416963B2 (ja) | 1992-03-25 |
Family
ID=17108045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243724A Granted JPS60136412A (ja) | 1983-12-26 | 1983-12-26 | 電圧制御型可変周波数パルス発振器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4644300A (ja) |
| EP (1) | EP0147810B1 (ja) |
| JP (1) | JPS60136412A (ja) |
| DE (1) | DE3472872D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129645A (ja) * | 2010-12-13 | 2012-07-05 | Rohm Co Ltd | コンパレータ、それを利用したスイッチングレギュレータの制御回路、スイッチングレギュレータ、電子機器 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8802719A (nl) * | 1988-11-07 | 1990-06-01 | Philips Nv | Relaxatie-oscillator met vertragingssturing. |
| KR960003412B1 (ko) * | 1989-06-30 | 1996-03-13 | 포퀘트 컴퓨터 코오포레이션 | 컴퓨터 전력 관리 시스템 |
| US5247240A (en) * | 1990-07-25 | 1993-09-21 | Power Trends | Miniaturized switching power supply with circuit for unidirectional suppression of leading spike |
| US5153534A (en) * | 1991-10-10 | 1992-10-06 | Samsung Semiconductor, Inc. | High frequency VCO circuit |
| NL9201053A (nl) * | 1992-06-15 | 1994-01-03 | Koninkl Philips Electronics Nv | Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp. |
| KR940011020B1 (ko) * | 1992-10-07 | 1994-11-22 | 삼성전자 주식회사 | 저주파 발진기 |
| JPH09331236A (ja) * | 1996-06-12 | 1997-12-22 | Mitsubishi Electric Corp | 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード |
| JP3567747B2 (ja) * | 1998-07-31 | 2004-09-22 | 富士通株式会社 | 電圧制御発振器及び周波数−電圧変換器 |
| KR100380158B1 (ko) * | 2000-12-29 | 2003-04-11 | 주식회사 하이닉스반도체 | 지연 회로 |
| US7145758B2 (en) * | 2002-05-17 | 2006-12-05 | International Rectifier Corporation | Arc suppression circuit for electrical contacts |
| KR101147250B1 (ko) * | 2006-01-27 | 2012-05-18 | 삼성전자주식회사 | 적응적으로 펄스 폭 변조 신호를 복조하는 복조기 및 복조방법 |
| US8729874B2 (en) | 2011-06-10 | 2014-05-20 | Cypress Semiconductor Corporation | Generation of voltage supply for low power digital circuit operation |
| US8669801B2 (en) | 2011-06-10 | 2014-03-11 | Cypress Semiconductor Corporation | Analog delay cells for the power supply of an RFID tag |
| US8729960B2 (en) | 2011-06-10 | 2014-05-20 | Cypress Semiconductor Corporation | Dynamic adjusting RFID demodulation circuit |
| US8665007B2 (en) | 2011-06-10 | 2014-03-04 | Cypress Semiconductor Corporation | Dynamic power clamp for RFID power control |
| US8841890B2 (en) | 2011-06-10 | 2014-09-23 | Cypress Semiconductor Corporation | Shunt regulator circuit having a split output |
| US8584959B2 (en) | 2011-06-10 | 2013-11-19 | Cypress Semiconductor Corp. | Power-on sequencing for an RFID tag |
| US8823267B2 (en) | 2011-06-10 | 2014-09-02 | Cypress Semiconductor Corporation | Bandgap ready circuit |
| CN110266290B (zh) * | 2019-07-02 | 2023-02-03 | 南京中感微电子有限公司 | 一种振荡器 |
| CN111049504A (zh) * | 2019-11-22 | 2020-04-21 | 深圳市德赛微电子技术有限公司 | 一种脉冲产生电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3364441A (en) * | 1966-03-07 | 1968-01-16 | Elastic Stop Nut Corp | Low frequency transistor relaxation oscillator |
| US3843938A (en) * | 1973-03-09 | 1974-10-22 | Us Navy | Gated clock multivibrator |
| US3924202A (en) * | 1974-08-21 | 1975-12-02 | Rca Corp | Electronic oscillator |
| JPS57109416A (en) * | 1980-12-26 | 1982-07-07 | Toshiba Corp | Voltage control variable frequency oscillator |
| US4380746A (en) * | 1981-03-03 | 1983-04-19 | Westinghouse Electric Corp. | Pulse modulator using capacitor charging and discharging circuits |
-
1983
- 1983-12-26 JP JP58243724A patent/JPS60136412A/ja active Granted
-
1984
- 1984-12-20 EP EP84115996A patent/EP0147810B1/en not_active Expired
- 1984-12-20 DE DE8484115996T patent/DE3472872D1/de not_active Expired
- 1984-12-21 US US06/685,165 patent/US4644300A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129645A (ja) * | 2010-12-13 | 2012-07-05 | Rohm Co Ltd | コンパレータ、それを利用したスイッチングレギュレータの制御回路、スイッチングレギュレータ、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4644300A (en) | 1987-02-17 |
| DE3472872D1 (en) | 1988-08-25 |
| JPH0416963B2 (ja) | 1992-03-25 |
| EP0147810A2 (en) | 1985-07-10 |
| EP0147810B1 (en) | 1988-07-20 |
| EP0147810A3 (en) | 1985-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60136412A (ja) | 電圧制御型可変周波数パルス発振器 | |
| US5565817A (en) | Ring oscillator having accelerated charging and discharging of capacitors | |
| JP2531742B2 (ja) | 電圧制御発振回路 | |
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| US10425085B2 (en) | Crystal oscillator circuit | |
| JP3313998B2 (ja) | 位相同期回路 | |
| JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| KR0126849B1 (ko) | 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로 | |
| US20080100389A1 (en) | Comparator with self-biased reference voltage for an oscillator | |
| US5341113A (en) | Voltage controlled oscillator having a 50% duty cycle | |
| JPH0254698B2 (ja) | ||
| CN107276566A (zh) | 环形振荡电路 | |
| JP2023552890A (ja) | Ｒｃ発振回路 | |
| US4117421A (en) | Crystal oscillator with reduced power consumption | |
| US8884707B2 (en) | Two-delay voltage-controlled-oscillator with wide tuning range | |
| JPH0677781A (ja) | 発振回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| EP0542400B1 (en) | High frequency VCO circuit | |
| JPH09212247A (ja) | 基準電圧発生回路 | |
| KR930003904Y1 (ko) | 순간안정 클럭재생 회로 | |
| JP2008035071A (ja) | 出力ドライブ回路及びこれを備えたデジタルカメラ | |
| JPH11251836A (ja) | 温度補償型発振器 | |
| JP2001523435A (ja) | 発振器回路を有する装置 | |
| JPH0865048A (ja) | 発振回路 | |
| JPS63119315A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |