KR940011020B1 - 저주파 발진기 - Google Patents

저주파 발진기 Download PDF

Info

Publication number
KR940011020B1
KR940011020B1 KR1019920018406A KR920018406A KR940011020B1 KR 940011020 B1 KR940011020 B1 KR 940011020B1 KR 1019920018406 A KR1019920018406 A KR 1019920018406A KR 920018406 A KR920018406 A KR 920018406A KR 940011020 B1 KR940011020 B1 KR 940011020B1
Authority
KR
South Korea
Prior art keywords
discharge
circuit
reference voltage
capacitor
output
Prior art date
Application number
KR1019920018406A
Other languages
English (en)
Other versions
KR940010481A (ko
Inventor
김동훈
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920018406A priority Critical patent/KR940011020B1/ko
Priority to JP24720893A priority patent/JP3607309B2/ja
Priority to US08/133,229 priority patent/US5412350A/en
Publication of KR940010481A publication Critical patent/KR940010481A/ko
Application granted granted Critical
Publication of KR940011020B1 publication Critical patent/KR940011020B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Pulse Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

저주파 발진기
제 1 도는 종래의 저주파 발진기 구성도.
제 2 도 및 제 3 도는 종래의 저주파 발진기 각 노드의 출력 파형도.
제 4 도는 본 발명의 저주파 발진기 구성도.
제 5 도는 본 발명에 따른 바람직한 실시예.
제 6 도 내지 제 8 도는 본 발명의 상기 실시예를 시뮬레이션한 결과의 각 노드 출력 파형도.
본 발명은 반도체 집적회로에 관한 것으로, 특히 듀티(duty)비 조절이 용이한 저주파 발진기에 관한 것이다.
일반적인 정전류 발진기에서는 전류원을 이용하여 커패시터에 전류를 충방전하여 충전시간과 방전시간을 조절하여 원하는 펄스파형을 얻게 된다. 이와 같은 정전류의 충전 및 방전 방식의 발진기는 타이밍 커패시터를 충방전하는 일정한 정전류원이 두개 필요하다.
상기한 바의 종래 저주파 발진기의 구성도를 첨부도면 제 1 도에 도시하고 있으며, 이를 참조하여 살펴보면, 두개의 정전류원, 하나의 슈미트 트리거 및 커패시터가 내부적으로 연결되어 구성됨을 알 수 있다. 즉, 전원에 연결되어 있는 제 1 전류원의 출력이 제 2 전류원, 슈미트 트리거 및 커패시터에 입력되고, 상기 제 2 전류원과 커패시터의 출력은 접지되고, 상기 슈미트 트리거의 출력은 제 2 전류원에 궤환되어 이루어진다. 이때, 상기 제 1 전류원은 PNP트랜지스터로, 제 2 전류원은 NPN트랜지스터로 구성되어 있다.
상기와 같은 저주파 발진기에 있어서, 상기 제 1 전류원의 출력노드(V1)에서의 전압 파형도가 첨부도면 제 2 도에, 그리고 슈미트 트리거의 출력노드(V2)에서 전압 파형도가 첨부도면 제 3 도에 도시되어 있다.
상기한 종래 방법의 구성도 및 파형도를 참조하여 발진기의 동작원리를 살펴보면, 제 1 전류원(I1)의 정전류가 커패시터(C1)에 충전되어 그 양단의 전압(V1)이 슈미트 트리거의 상위(Upper) 스레쉬홀드 전압(VB)에 도달하게 되며, 상기 충전동작 동안에는 제 2 전류원(I2)는 "OFF"상태에 있게 된다. 이때, 상기 슈미트 트리거가 "ON"상태로 스위칭되면서 상기 제 2 전류원이 "ON"상태로 되어, 충전되었던 전압이 상기 제 2 전류원을 통하여 슈미트 트리거의 하위(Lower)스레쉬홀드 전압(VA)에 이를때 까지 방전되면서 상기 제 2 전류원은 또다시 "OFF"되며 방전전류의 값은 │I1-I2│로 되는 과정을 계속해서 반복하게 된다. 이때, 제 2 도는 나타낸 방전 및 충전 주기는
로 나타낼 수 있으며, 상기 T1과 T2의 주기를 결정하는 데에는 제 2 전류원의 정전류의 크기를 조절하는 중요한 요소가 되고 있다.
그러나, 상기 두개의 전류원의 전류비를 조절하는데 있어서, 상기 제 1 전류원은 "PNP"트랜지스터로 구성되고, 제 2 전류원은 "NPN"트랜지스터로 구성되어 있어서, 두 트랜지스터간에 얼리(Early) 전압차이와 공급전원의 변화에 따른 전류의 오차가 발생하여 정확한 듀티비를 얻는데 어려움이 있다.
따라서, 본 발명에서는 회로 구성이 비교적 간단하면서도 파형의 듀티비 조절이 용이한 저주파 발진기를 제공하여 종래 기술의 문제점을 해결하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명의 저주파 발진기는 정전류원에 의해 커패시터를 충전하고 방전 제어신호에 따라 방전하는 충방전 회로, 상기 커패시터의 양단 전압을 기준 전압과 비교하는 비교 회로, 상기 비교 회로의 출력 상태에 따라 트리거 되어 방전 제어신호를 제공하는 단안정 멀티바이브레이터를 구비하여 이루어진 것을 특징으로 한다.
상기한 구성에 의하면 PNP트랜지스터로 이루어진 하나의 전류 밀러형 정전류원에 의하여 충전주기가 결정되고, 단안정 멀티바이브레이터의 RC시정수의 조절을 통해 방전주기가 결정되므로 종래의 각기 다른 트랜지스터(PNP,NPN)로 구성된 정전류원의 특성변화로 인한 듀티비의 변화가 배제되어 정확한 듀티비를 얻을 수 있다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
제 4 도는 본 발명의 저주파 발진기의 구성도를 도시하고 있으며, 제 5 도에는 바람직한 본 발명의 일실시예가 도시되어 있다.
먼저, 제 4 도를 보면, 전원과 접지선 사이에 발진 파형의 발생동작이 가능하도록 연결된 반도체회로에 있어서, 차동증폭기의 일단자는 일정한 비교 전위에 고정되고, 다른 단자는 정전류원과 커패시터 사이의 노드전압이 연결되어서 상기 노드전압에 따라서 비교기의 출력을 스위칭하는 소자로 구성된 비교 회로와, 상기 비교 회로의 출력에 트리거 되어 일정 펄스 폭을 갖도록 시정수 값이 조정된 단안정 멀티바이브레이터의 방전 제어출력은 출력 소자에 연결되면서 상기 노드에 연결된 충방전 회로를 구동시키는 것을 특징으로 한다.
제 5 도를 보면, 커패시터(C2)의 충전을 위한 전류 밀러형 정전류원(Ichg)은 PNP트랜지스터 Q13,Q14와 저항 R10으로 구성되어 있으며, 상기 Q13의 콜렉터는 C2의 일단자에 연결되고, C2의 다른 단자는 접지된다. Q13의 베이스는 Q14의 베이스 및 콜렉터와 공통 접속되어 접지되어 있으며, 상기 Q13과 C2 사이에 있는 노드(3)에는 에미터가 접지된 NPN트랜지스터 Q12의 콜렉터와 저항 R9가 연결된 방전소자가 접속되어 있으며, 이 노드(3)는 충방전 전압 레벨을 감지하는 차동 증폭기(NPN트랜지스터 Q5,Q6와 저항 R1으로 구성됨)의 Q5 베이스에도 연결되어 있다.
비교 회로를 구성하는 전류리피터는 PNP트랜지스터 Q1,Q2와 NPN트랜지스터 Q3,Q4로 이루어지며, 상기 Q4의 에미터는 접지되고 콜렉터는 Q5,Q6의 에미터에 공통 접속되어 있으며, Q4의 베이스는 Q3의 콜렉터와 공통 접속된 베이스와 연결되면서 동시에 Q2의 콜렉터에 접속되며, 상기 Q2의 베이스는 Q1의 콜렉터에 공통 접속된 베이스와 연결되어 있다. Q6의 베이스에는 NPN트랜지스터 Q8과 저항 R2,R3가 직렬 연결된 R2,R3 사이의 기준 전위가 입력되어 노드(3)전압의 상태에 따라 그 출력이 Q5의 콜렉터를 통하여 PNP 트랜지스터 Q7의 베이스에 입력되고, Q7의 콜렉터 출력은 NPN트랜지스터 Q9를 구동하여 Q9의 콜렉터 출력이 단안정 멀티바이브레이터를 트리거하게 된다.
단안정 멀티바이브레이터는 NPN트랜지스터 Q10,Q11과 저항 R5,R6,R7,R8 및 커패시터 C1으로 구성되어 있으며, Q10과 Q11의 에미터는 공통 접속되어 접지되고, Q10의 콜렉터에는 R5,C1의 일단자가 공통 접속되어 이 접속점에 Q9의 콜렉터 출력이 입력된다. Q10의 베이스는 저항 R8을 거쳐 Q11과 R7의 공통 노드(35)에 접속되고 상기 노드(35)의 전위는 방전 트랜지스터 Q12의 베이스에 연결되고 있으며, Q11의 베이스는 C1의 다른 단자와 R6에 공통 접속되어 있다.
상기한 구성의 저주파 발진기의 동작을 살펴보면, 정전류원에 의해 C2가 충전되면 Q7의 콜렉터가 "하이(High)"가 되어 Q9는 "온(On)"되고 따라서 단안정 멀티바이브레이터의 출력이 "하이"가 되어 Q12를 "온"시키게 되어 노드(3)의 전위를 방전하게 된다. 이때 방전 주기(T2)는 0.69×R6×C1이 된다.
또, C2가 방전되어 노드(3)의 전압레벨이 "로우(Low)"가 되면 Q5가 "오프(Off)"되고, Q7의 콜렉터가 "로우"로 되면 단안정 멀티바이브레이터의 출력이 "로우"가 되어 Q9는 "오프"되므로 정전류원이 C2에 충전되어진다. 이때 충전주기(T1)
가 된다.
VM: C2의 충전 전압
VN: C2의 방전 전압
상기한 동작의 시간에 따른 노드(3)의 전압 변화를 시뮬레이션한 결과의 파형도가 제 6 도에, 노드(35)의 파형도는 제 7 도에, 출력 단자(2)의 파형도가 제 8 도에 도시되어 있으며, 기준 전압발생 수단은 상기 출력수단의 출력 신호에 응답하여 상기 충방전 회로에 충전시에는 제 1 기준 전압을 제공하고, 상기 충방전 회로의 방전 개시점으로부터 소정 시간동안에는 상기 제 1 기준 전압보다 더 레벨(level)이 낮은 제 2 기준 전압을 제공됨을 알 수 있다.
따라서, 상기한 본 발명의 방법에 의하면 PNP트랜지스터로 이루어진 하나의 정전류원에 의하여 충전주기가 결정되고, 단안정 멀티바이브레이터의 RC시정수의 조절을 통해 방전주기가 결정되므로 정전류원의 특성 변화로 인한 듀티비의 변화가 배제되어 정확한 듀티비를 얻을 수 있다.

Claims (6)

  1. 정전류원에 의해 커패시터를 충전하고 방전 제어신호에 따라 방전하는 충방전 회로, 상기 커패시터의 양단 전압을 기준 전압과 비교하는 비교 회로, 상기 비교 회로의 출력 상태에 따라 트리거 되어 방전 제어신호를 제공하는 단안정 멀티바이브레이터를 구비하여 이루어진 것을 특징으로 하는 저주파 발진 회로.
  2. 제 1 항에 있어서, 상기 충방전 회로는 상기 커패시터에 소정의 정전류를 제공하기 위한 전류 밀러형 정전류원과 상기 커패시터의 양단의 저항을 트리거시 접속되고 상기 방전 제어신호에 응답하여 방전 패스를 형성하는 스위칭 수단을 구비한 것을 특징으로 하는 저주파 발진 회로.
  3. 제 1 항에 있어서, 상기 비교 회로는 상기 기준 전압을 제공하기 위한 기준 전압 발생 수단과, 상기 기준 전압과 상기 커패시터의 양단 전압을 비교하는 차동 증폭기와, 상기 차동 증폭기의 출력 신호를 반전 증폭하는 출력 수단이 구비된 것을 특징으로 하는 저주파 발진 회로.
  4. 제 3 항에 있어서, 상기 기준 전압 발생 수단은 상기 출력 수단의 출력 신호에 응답하여 상기 충방전 회로의 충전시에는 제 1 기준 전압을 제공하고 상기 충방전 회로의 방전 개시점으로부터 소정 시간동안 상기 제 1 기준 전압보다 더 레벨이 낮은 제 2 기준 전압을 제공하는 것을 특징으로 하는 저주파 발진 회로.
  5. 제 1 항에 있어서, 상기 구형파 신호의 펄스 폭은 단안정 멀티바이브레이터의 시정수를 가변하여 조정하는 것을 특징으로 하는 저주파 발진 회로.
  6. 전원과 접지선 사이에 발진 동작이 가능하도록 연결된 반도체회로에 있어서, 차동증폭기의 일단자는 일정한 기준 전위에 고정되고, 다른 단자는 정전류원과 커패시터 사이의 노드에 연결되어서 상기 커패시터의 충방전 상태에 따라 노드 전압의 출력 상태가 변화하는 비교 회로와, 상기 비교 회로의 출력을 입력으로 하여 트리거 되어 상기 비교 회로에 응답하여 소정 펄스 폭을 가진 구형파를 출력하는 단안정 멀티바이브레이터와, 상기 구형파 신호를 제어 신호로 제공받아 출력단에 연결되면서 방전패스인 방전 소자를 구동하는 것을 특징으로 하는 저주파 발진 회로.
KR1019920018406A 1992-10-07 1992-10-07 저주파 발진기 KR940011020B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920018406A KR940011020B1 (ko) 1992-10-07 1992-10-07 저주파 발진기
JP24720893A JP3607309B2 (ja) 1992-10-07 1993-10-01 発振器
US08/133,229 US5412350A (en) 1992-10-07 1993-10-07 Low frequency oscillator using capacitive charging/discharging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018406A KR940011020B1 (ko) 1992-10-07 1992-10-07 저주파 발진기

Publications (2)

Publication Number Publication Date
KR940010481A KR940010481A (ko) 1994-05-26
KR940011020B1 true KR940011020B1 (ko) 1994-11-22

Family

ID=19340770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018406A KR940011020B1 (ko) 1992-10-07 1992-10-07 저주파 발진기

Country Status (3)

Country Link
US (1) US5412350A (ko)
JP (1) JP3607309B2 (ko)
KR (1) KR940011020B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242988B1 (en) * 1999-09-29 2001-06-05 Lucent Technologies Inc. Spiking neuron circuit
US7026882B2 (en) * 2003-09-19 2006-04-11 Stmicroelectronics Sa Time base circuit, oscillator based thereon, and communicating apparatus using said oscillator
JP3809871B2 (ja) * 2003-10-24 2006-08-16 インターナショナル・ビジネス・マシーンズ・コーポレーション オシレータ
US7034625B2 (en) * 2003-11-19 2006-04-25 Power Integrations, Inc. Method and apparatus to improve frequency stability of an integrated circuit oscillator
KR101566421B1 (ko) 2008-09-25 2015-11-05 삼성전자주식회사 자동 데이터 복원 회로 및 데이터 오류 검출 회로
US9252709B2 (en) 2012-10-19 2016-02-02 Micron Technology, Inc. Apparatuses and methods for providing oscillation signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795893A (en) * 1971-07-06 1974-03-05 Sperry Rand Corp Doppler speed log
US4295062A (en) * 1979-04-02 1981-10-13 National Semiconductor Corporation CMOS Schmitt trigger and oscillator
US4513258A (en) * 1983-07-01 1985-04-23 Motorola, Inc. Single input oscillator circuit
JPS60136412A (ja) * 1983-12-26 1985-07-19 Toshiba Corp 電圧制御型可変周波数パルス発振器

Also Published As

Publication number Publication date
JPH06204808A (ja) 1994-07-22
KR940010481A (ko) 1994-05-26
US5412350A (en) 1995-05-02
JP3607309B2 (ja) 2005-01-05

Similar Documents

Publication Publication Date Title
JPS6042519Y2 (ja) 積分回路
KR940011020B1 (ko) 저주파 발진기
US3577012A (en) Circuit for controlling frequency with voltage
JPH01136419A (ja) 発振回路
CA1082767A (en) Charging and discharging circuit
US4147996A (en) Current-controlled oscillator
US3378701A (en) Direct coupled pulse timing apparatus
KR100313930B1 (ko) 전압제어이장발진기
US4471326A (en) Current supplying circuit as for an oscillator
US3693112A (en) Signal controlled wide range relaxation oscillator apparatus
US4549118A (en) Step waveform generator and CRT vertical timebase incorporating such a generator
JPS6410134B2 (ko)
US4904959A (en) Current-controlled saw-tooth wave oscillator stage
US4427901A (en) Waveform shaping circuit
JP2812739B2 (ja) 三角波発生器
US5289052A (en) Monostable multivibrator
US4216442A (en) Control circuit for multivibrator
JP3231824B2 (ja) ブザー駆動用出力回路
KR920004916B1 (ko) 구형파의 위상 지연회로
KR860001703B1 (ko) 펄스 킬러(Killer) 장치
JPH0451091B2 (ko)
JPS5829635Y2 (ja) 同期発振回路
JPH0224271Y2 (ko)
JPH0526825Y2 (ko)
SU1145466A1 (ru) Устройство синхронизации

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee