JPH09331236A - 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード - Google Patents

電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード

Info

Publication number
JPH09331236A
JPH09331236A JP8151121A JP15112196A JPH09331236A JP H09331236 A JPH09331236 A JP H09331236A JP 8151121 A JP8151121 A JP 8151121A JP 15112196 A JP15112196 A JP 15112196A JP H09331236 A JPH09331236 A JP H09331236A
Authority
JP
Japan
Prior art keywords
level
channel transistor
circuit
point
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8151121A
Other languages
English (en)
Inventor
Toshiyuki Matsubara
利之 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP8151121A priority Critical patent/JPH09331236A/ja
Priority to DE69618576T priority patent/DE69618576T2/de
Priority to EP96116691A priority patent/EP0813303B1/en
Priority to TW085112850A priority patent/TW320798B/zh
Priority to US08/742,765 priority patent/US6028492A/en
Priority to CN96118578A priority patent/CN1118938C/zh
Priority to KR1019960063791A priority patent/KR100293396B1/ko
Publication of JPH09331236A publication Critical patent/JPH09331236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 両方のコンデンサに電荷が残ったまま停止
し、その状態で再起動する場合に発振しない。 【解決手段】 コンデンサ２２０，３２０に電荷が残っ
たままでＶＣＯが起動しても、差動回路２４０，３４０
の出力はともにＨレベルであるから、Ｎチャネルトラン
ジスタ２０９，３０９はともにオン状態になる。ゲート
がＮチャネルトランジスタ２０９，３０９のドレインに
接続されているので、Ｎチャネルトランジスタ２１０，
３１０はともにオフ状態になる。従って、ラッチ回路１
１０の双方の出力点であるＣ，Ｄ点のレベルがともにＬ
レベルになるということはない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、入力電圧に応じ
た周波数の信号を発振する電圧制御発振器および電圧制
御発振器を有する非接触ＩＣカードに関するものであ
る。
【０００２】
【従来の技術】図９は従来の電圧制御発振器（ＶＣＯ）
の構成を示す回路図である。図において、１００は２つ
のインバータ回路１０２，１０４からなるラッチ回路、
２００は入力電圧ＶＩＮがゲートに印加されるとともに
ソースに５Ｖ等の電源電圧が印加されるＰチャネルトラ
ンジスタ、２０２はソースにＰチャネルトランジスタ２
００のドレインが接続されたＰチャネルトランジスタ、
２０３はドレインにＰチャネルトランジスタ２０２のド
レインが接続されるとともにソースが接地されたＮチャ
ネルトランジスタ、２２０は一方がＰチャネルトランジ
スタ２０２のドレインおよびＮチャネルトランジスタ２
０３のドレインに接続され他方が接地されたコンデン
サ、２３０は定電流回路、２４０はＰチャネルトランジ
スタ２０５，２０６およびＮチャネルトランジスタ２０
７，２０８からなり定電流回路２３０を介して電源電圧
が供給される差動回路である。差動回路２４０の一方の
入力であるＰチャネルトランジスタ２０５のゲートには
コンデンサ２２０の電圧が印加され、他方の入力である
Ｐチャネルトランジスタ２０６のゲートには内部電源電
圧ＩＮＴＶＣＣが印加される。内部電源電圧ＩＮＴＶＣ
Ｃは、ＶＣＯの内部において用いられる参照用の電圧で
あり、例えば、１．７Ｖである。２０９はゲートに差動
回路２４０の出力が接続されるとともにドレインがラッ
チ回路１００の一方の入力に接続され、ラッチ回路１０
０のラッチデータを反転させるＮチャネルトランジスタ
である。
【０００３】３０２はソースにＰチャネルトランジスタ
２００のドレインが接続されたＰチャネルトランジス
タ、３０３はドレインにＰチャネルトランジスタ３０２
のドレインが接続されるとともにソースが接地されたＮ
チャネルトランジスタ、３２０は一方がＰチャネルトラ
ンジスタ３０２のドレインおよびＮチャネルトランジス
タ３０３のドレインに接続され他方が接地されたコンデ
ンサ、３３０は定電流回路、３４０はＰチャネルトラン
ジスタ３０５，３０６およびＮチャネルトランジスタ３
０７，３０８からなり定電流回路３３０を介して電源電
圧が供給される差動回路である。差動回路３４０の一方
の入力であるＰチャネルトランジスタ３０５のゲートに
はコンデンサ３２０の電圧が印加され、他方の入力であ
るＰチャネルトランジスタ３０６のゲートには内部電源
電圧ＩＮＴＶＣＣが印加される。３０９はゲートに差動
回路３４０の出力が接続されるとともにドレインがラッ
チ回路１００の他方の入力に接続され、ラッチ回路１０
０のラッチデータを反転させるＮチャネルトランジスタ
である。
【０００４】図９から明らかなように、ラッチ回路１０
０とＰチャネルトランジスタ２００との間において、２
つの同一の回路構成が存在する。以下、Ｐチャネルトラ
ンジスタ２０２およびＮチャネルトランジスタ２０３か
らＮチャネルトランジスタ２０９までの間に存在する回
路素子による回路構成を右側の回路構成といい、Ｐチャ
ネルトランジスタ３０２およびＮチャネルトランジスタ
３０３からＮチャネルトランジスタ３０９までの間に存
在する回路素子による回路構成を左側の回路構成とい
う。ラッチ回路１００の一方の出力点であるＣ点は、Ｐ
チャネルトランジスタ３０２のゲートおよびＮチャネル
トランジスタ３０３のゲートに接続される。ラッチ回路
１００の他方の出力点であるＤ点は、Ｐチャネルトラン
ジスタ２０２のゲートおよびＮチャネルトランジスタ２
０３のゲートに接続される。Ｄ点の信号は、インバータ
回路４００を介してＶＣＯの出力ＶＣＯＯＵＴとなる。
【０００５】次に動作について説明する。例えば、コン
デンサ２２０が放電状態、コンデンサ３２０が充電状態
でＶＣＯが動作開始したとする。この状態では、差動回
路２４０の出力点であるＡ点の電位はＬレベルであり、
Ｎチャネルトランジスタ２０９はオンしない。一方、差
動回路３４０の出力はＨレベルであり、Ｎチャネルトラ
ンジスタ３０９はオンする。Ｎチャネルトランジスタ３
０９がオンしているので、ラッチ回路１００の出力点で
あるＤ点のレベルはＬレベルであり、Ｃ点のレベルはＨ
レベルである。
【０００６】すると、右側の回路構成において、Ｐチャ
ネルトランジスタ２０２がオンし、Ｎチャネルトランジ
スタ２０３がオフするので、入力電圧ＶＩＮの値に応じ
た電流がＰチャネルトランジスタ２００を介してコンデ
ンサ２２０に供給される。従って、コンデンサ２２０が
充電されコンデンサ２２０の電位であるＢ点の電位が上
昇する。左側の回路構成では、Ｐチャネルトランジスタ
３０２がオフし、Ｎチャネルトランジスタ３０３がオン
するので、コンデンサ３２０が放電する。
【０００７】Ｂ点の電位が内部電源電圧ＩＮＴＶＣＣを
越えると、差動回路２４０において、Ｐチャネルトラン
ジスタ２０５がオフし、Ｐチャネルトランジスタ２０６
がオンする。すると、差動回路２４０の出力点であるＡ
点の電位が上がり、Ｎチャネルトランジスタ２０９がオ
ンする。よって、Ｎチャネルトランジスタ２０９のドレ
インにＬレベルが現れる。従って、ラッチ回路１００の
出力点であるＣ点のレベルがＬレベルになり、Ｄ点のレ
ベルがＨレベルになる。すなわち、ラッチ回路１００の
出力が反転する。
【０００８】Ｃ点のレベルがＬレベルになったので、左
側の回路構成において、上述した右側の回路構成の動作
と同様の動作が行われる。従って、所定の期間経過後
に、再び、ラッチ回路１００の出力点であるＣ点のレベ
ルがＨレベルになり、Ｄ点のレベルがＬレベルになる。
【０００９】以上の動作が右側の回路構成と左側の回路
構成とにおいて交互に実行されるので、出力ＶＣＯＯＵ
Ｔには、図１０に示すような発振信号が現れる。ラッチ
回路１００の出力の反転の周期は、コンデンサ２２０，
３２０の充放電時間に依存する。コンデンサ２２０，３
２０の充電時間は、Ｐチャネルトランジスタ２００のゲ
ートに印加される入力電圧ＶＩＮに依存する。入力電圧
ＶＩＮが低いと、Ｐチャネルトランジスタ２００のオン
電流が増えるのでコンデンサ２２０，３２０の充電時間
が短い。逆に、入力電圧ＶＩＮが高いと、Ｐチャネルト
ランジスタ２００のオン電流が減るのでコンデンサ２２
０，３２０の充電時間が長くなる。すなわち、入力電圧
ＶＩＮが低いと、ラッチ回路１００の出力の反転の周期
が短くなるので発振周波数は高くなる。逆に、入力電圧
ＶＩＮが高いと、ラッチ回路１００の出力の反転の周期
が長くなるので発振周波数は低くなる。なお、このよう
なＶＣＯに類似したＶＣＯが特開昭６２−７１３３２号
公報に開示されている。
【００１０】非接触ＩＣカードは、例えば、特開平４−
１９２０９１号公報に開示されているように、外部から
電力搬送波を受けるものである。非接触ＩＣカードにお
いて、外部から受信した電波から電力が抽出され５Ｖ等
の電源電圧が生成される。そして、その電源電圧を用い
たＶＣＯ等によってクロック信号が生成され、クロック
信号がカード内の各回路に供給される。外部からの電波
は常時受信できるわけではない。通信が必要とされると
きにのみ外部からの電波を受信できる。従って、非接触
ＩＣカードにおけるＶＣＯは間欠的に動作する。する
と、ＶＣＯの動作が停止した後、すぐにＶＣＯが再起動
する場合がある。そのような場合に、両方のコンデンサ
２２０，３２０に電荷が残ったままでＶＣＯが再起動す
る場合もあり得る。
【００１１】すなわち、ＶＣＯの再起動時に、図９に示
すＢ点およびＥ点がともにＨレベルとみなされる状態に
なっている場合もあり得る。そのような場合には、双方
の差動回路２４０，３４０の出力がＨレベルになるの
で、Ｎチャネルトランジスタ２０９，３０９がともにオ
ンする。従って、ラッチ回路１００の出力点であるＣ，
Ｄ点のレベルがともにＬレベルに引っ張られた状態で、
ＶＣＯは動作開始する。すると、Ｐチャネルトランジス
タ２０２，３０２がともにオン状態になるので、Ｂ点お
よびＥ点の電位はますます上昇する。すなわち、Ｂ点お
よびＥ点がともにＨレベルで安定してしまい、ＶＣＯが
発振できない場合が生じ得る。
【００１２】
【発明が解決しようとする課題】従来の電圧制御発振器
は以上のように構成されているので、両方のコンデンサ
２２０，３２０に電荷が残ったまま停止しその状態で再
起動するような可能性がある用途に用いられた場合に安
定した発振が行われないという課題があった。
【００１３】この発明は上記のような課題を解決するた
めになされたもので、常に安定して発振を行う電圧制御
発振器を得ることを目的とする。また、そのような電圧
制御発振器を用いて、安定して動作する電圧制御発振器
を有する非接触ＩＣカードを得ることを目的とする。
【００１４】
【課題を解決するための手段】請求項１記載の発明に係
る電圧制御発振器は、２レベルのうちのいずれかのレベ
ルを記憶するとともに第１の記憶素子の記憶レベルに応
じて記憶レベルを反転する第２の記憶素子を備えたもの
である。
【００１５】請求項２記載の発明に係る電圧制御発振器
は、スイッチング素子がコンデンサの電位を直接入力す
る構成になっているものである。
【００１６】請求項３記載の発明に係る電圧制御発振器
は、第１の記憶素子に一定電流を供給する定電流回路を
備えたものである。
【００１７】請求項４記載の発明に係る電圧制御発振器
は、第１の記憶素子の記憶レベルがハイレベルに遷移す
るときに、強制的にハイレベルに変化させるハイレベル
変化手段を備えたものである。
【００１８】請求項５記載の発明に係る電圧制御発振器
は、第２の記憶素子が、Ｐチャネルトランジスタまたは
Ｎチャネルトランジスタが縦続接続された部分とＮチャ
ネルトランジスタまたはＰチャネルトランジスタが並列
接続された部分とを有する論理回路を備えたものであ
る。
【００１９】請求項６記載の発明に係る電圧制御発振器
を有する非接触ＩＣカードは、請求項１から請求項５の
うちのいずれか１項記載の電圧制御発振器を備えたもの
である。
【００２０】
【発明の実施の形態】以下、この発明の実施の一形態に
ついて説明する。 実施の形態１．図１はこの発明の実施の形態１による電
圧制御発振器の構成を示す回路図である。図において、
１１０は２つのインバータ回路１１２，１１４からなる
ラッチ回路（第２の記憶素子）、２１０はラッチ回路
（第１の記憶素子）１００の一方の出力がゲートに接続
されたＮチャネルトランジスタ、３１０はラッチ回路１
００の他方の出力がゲートに接続されたＮチャネルトラ
ンジスタである。Ｎチャネルトランジスタ２１０のドレ
インはラッチ回路１１０の一方の入力となり、Ｎチャネ
ルトランジスタ３１０のドレインはラッチ回路１１０の
他方の入力となる。その他の構成要素は、図９に示され
た構成要素と同じものである。この場合には、ラッチ回
路１１０の一方の出力点であるＤ点のレベルが、Ｐチャ
ネルトランジスタ２０２のゲートおよびＮチャネルトラ
ンジスタ２０３のゲートに供給される。ラッチ回路１１
０の他方の出力点であるＣ点のレベルが、Ｐチャネルト
ランジスタ３０２のゲートおよびＮチャネルトランジス
タ３０３のゲートに供給される。Ｄ点の信号は、インバ
ータ回路４００を介してＶＣＯの出力ＶＣＯＯＵＴとな
る。Ｐチャネルトランジスタ２００，２０２，３０２
は、充電用スイッチング素子の一構成例である。Ｎチャ
ネルトランジスタ２０９，３０９は、スイッチング素子
の一構成例である。
【００２１】次に動作について説明する。例えば、コン
デンサ２２０が放電状態、コンデンサ３２０が充電状態
でＶＣＯが動作開始したとする。この状態では、差動回
路２４０の出力点であるＡ点の電位はＬレベルであり、
Ｎチャネルトランジスタ２０９はオンしない。一方、差
動回路３４０の出力はＨレベルであり、Ｎチャネルトラ
ンジスタ３０９はオンする。Ｎチャネルトランジスタ３
０９がオンしているので、Ｎチャネルトランジスタ２１
０のゲートに接続されているラッチ回路１００の一方の
出力はＬレベルであり、他方のレベルはＨレベルであ
る。すると、Ｎチャネルトランジスタ３１０がオンする
ので、Ｃ点のレベルがＬレベルになる。その結果、Ｄ点
のレベルがＨレベルになる。
【００２２】すると、左側の回路構成において、Ｐチャ
ネルトランジスタ３０２がオンし、Ｎチャネルトランジ
スタ３０３がオフするので、入力電圧ＶＩＮの値に応じ
た電流がＰチャネルトランジスタ２００を介してコンデ
ンサ３２０に供給される。従って、コンデンサ３２０が
充電されコンデンサ３２０の電位であるＥ点の電位が上
昇する。右側の回路構成では、Ｐチャネルトランジスタ
２０２がオフし、Ｎチャネルトランジスタ２０３がオン
するので、コンデンサ２２０が放電する。
【００２３】Ｅ点の電位が内部電源電圧ＩＮＴＶＣＣを
越えると、差動回路３４０において、Ｐチャネルトラン
ジスタ３０５がオフし、Ｐチャネルトランジスタ３０６
がオンする。すると、差動回路３４０の出力点の電位が
上がり、Ｎチャネルトランジスタ３０９がオンする。よ
って、Ｎチャネルトランジスタ３０９のドレインにＬレ
ベルが現れる。従って、ラッチ回路１００のＮチャネル
トランジスタ３１０側の出力点のレベルがＬレベルにな
り、Ｎチャネルトランジスタ２１０側の出力点のレベル
がＨレベルになる。すると、Ｎチャネルトランジスタ２
１０がオンするので、Ｄ点のレベルがＬレベルになる。
その結果、Ｃ点のレベルがＨレベルになる。すなわち、
ラッチ回路１００の出力が反転する。以上のような動作
が右側の回路構成と左側の回路構成とにおいて交互に実
行されるので、出力ＶＣＯＯＵＴには発振信号が現れ
る。
【００２４】コンデンサ２２０，３２０に電荷が残った
ままでＶＣＯが起動する場合を考える。その場合、差動
回路２４０，３４０の出力はともにＨレベルであるか
ら、Ｎチャネルトランジスタ２０９，３０９はともにオ
ン状態になる。すなわち、Ｎチャネルトランジスタ２０
９，３０９のドレインにＬレベルが現れる。しかし、こ
の場合には、Ｎチャネルトランジスタ２１０，３１０の
ゲートがＮチャネルトランジスタ２０９，３０９のドレ
インに接続されているので、Ｎチャネルトランジスタ２
１０，３１０はともにオフ状態になる。従って、ラッチ
回路１１０の双方の出力点であるＣ，Ｄ点のレベルがと
もにＬレベルになるということはない。すなわち、Ｂ点
およびＥ点がともにＨレベルで安定してしまいＶＣＯが
発振できないという事態は生じない。
【００２５】実施の形態２．図２はこの発明の実施の形
態２による電圧制御発振器の構成を示す回路図である。
図に示すように、この実施の形態２は、実施の形態１の
構成要素から差動回路２４０，３４０が除かれたもので
ある。従って、コンデンサ２２０の一端はＮチャネルト
ランジスタ２０９のゲートに直接接続され、コンデンサ
３２０の一端はＮチャネルトランジスタ３０９のゲート
に直接接続される。
【００２６】実施の形態１では、コンデンサ２２０，３
２０とＮチャネルトランジスタ２０９，３０９との間
に、定電流回路２３０，３３０を介して電源供給されて
いる差動回路２４０，３４０が設けられていた。そのよ
うな差動回路２４０，３４０の存在によって、ＶＣＯの
消費電流を低減させることができる。しかし、ＶＣＯの
消費電流をできるだけ小さくするために差動回路２４
０，３４０に流れる電流を抑制すると、差動回路２４
０，３４０の動作速度が遅くなる。すなわち、ＶＣＯを
高速動作させることが困難になる。そこで、この実施の
形態２では、差動回路２４０，３４０が除かれている。
【００２７】次に動作について説明する。Ｄ点のレベル
がＬレベルであり、Ｃ点のレベルがＨレベルであるとす
る。すると、右側の回路構成において、Ｐチャネルトラ
ンジスタ２０２がオンし、Ｎチャネルトランジスタ２０
３がオフするので、入力電圧ＶＩＮの値に応じた電流が
Ｐチャネルトランジスタ２００，２０２を介してコンデ
ンサ２２０に供給される。従って、コンデンサ２２０が
充電されコンデンサ２２０の電位であるＢ点の電位が上
昇する。
【００２８】Ｂ点の電位がＮチャネルトランジスタ２０
９のしきい値レベルを越えると、Ｎチャネルトランジス
タ２０９がオンする。すなわち、Ｎチャネルトランジス
タ２０９のドレインにＬレベルが現れる。従って、ラッ
チ回路１００のＮチャネルトランジスタ２１０側の出力
点のレベルがＬレベルになり、Ｎチャネルトランジスタ
３１０側の出力点のレベルがＨレベルになる。すると、
Ｎチャネルトランジスタ３１０がオンするので、Ｃ点の
レベルがＬレベルになる。その結果、Ｄ点のレベルがＨ
レベルになる。すなわち、ラッチ回路１００の出力が反
転する。このような動作が右側の回路構成と左側の回路
構成とにおいて交互に実行されるので、出力ＶＣＯＯＵ
Ｔには発振信号が現れる。
【００２９】この場合には、差動回路２４０，３４０が
存在しないので消費電流は増えるものの、実施の形態１
の場合に比べてＶＣＯをより高速に動作させることがで
きる。
【００３０】実施の形態３．図３はこの発明の実施の形
態３による電圧制御発振器の構成を示す回路図である。
図において、１０５，１０６はインバータ回路１０２を
構成するＰチャネルトランジスタ，Ｎチャネルトランジ
スタ、１０７，１０８はインバータ回路１０４を構成す
るＰチャネルトランジスタ，Ｎチャネルトランジスタ、
１２０はインバータ回路１０２，１０４に電流供給する
定電流回路である。その他の構成要素は、図２に示され
た構成要素と同じものである。
【００３１】次に動作について説明する。Ｄ点のレベル
がＬレベルであり、Ｃ点のレベルがＨレベルであるとす
る。すると、図２に示された回路構成における動作と同
様、入力電圧ＶＩＮの値に応じた電流がＰチャネルトラ
ンジスタ２００，２０２を介してコンデンサ２２０に供
給される。従って、コンデンサ２２０が充電されコンデ
ンサ２２０の電位であるＢ点の電位が上昇する。
【００３２】すると、Ｎチャネルトランジスタ２０９が
オンし、Ｎチャネルトランジスタ２０９のドレインにＬ
レベルが現れる。従って、ラッチ回路１００のＮチャネ
ルトランジスタ２１０側の出力点のレベルがＬレベルに
なり、Ｎチャネルトランジスタ３１０側の出力点のレベ
ルがＨレベルになる。すると、Ｎチャネルトランジスタ
３１０がオンするので、Ｃ点のレベルがＬレベルにな
る。その結果、Ｄ点のレベルがＨレベルになる。すなわ
ち、ラッチ回路１００の出力が反転する。このような動
作が右側の回路構成と左側の回路構成とにおいて交互に
実行されるので、出力ＶＣＯＯＵＴには発振信号が現れ
る。
【００３３】図２等に示された回路では、コンデンサ２
２０，３２０は、スイッチング素子であるＰチャネルト
ランジスタ２０２，３０２を介して充電される。よっ
て、Ｂ点，Ｅ点の充放電速度は、トランジスタの出力に
直接ドライブされる場合に比べて遅くなる。そのため、
Ｎチャネルトランジスタ２０９，３０９のスイッチング
速度も遅くなる。スイッチングに時間がかかるので、デ
ータ反転に時間がかかり、ラッチ回路１００における消
費電流が増加する。
【００３４】しかし、この実施の形態３では、ラッチ回
路１００を構成するインバータ回路１０２，１０４は、
定電流回路１２０を介して電流供給されている。Ｎチャ
ネルトランジスタ２０９，３０９のスイッチング速度が
遅くてラッチ回路１００のデータ反転動作に時間がかか
っても、その間、ラッチ回路１００には一定の電流が供
給されている。従って、定電流回路１２０が供給する電
流を比較的小さく設定すれば、ラッチ回路１００におけ
る消費電流は低く抑えられる。
【００３５】実施の形態４．図４はこの発明の実施の形
態４による電圧制御発振器の構成を示す回路図である。
図において、２１１はラッチ回路１１０の出力点である
Ｃ点のレベルをゲートに導入したＰチャネルトランジス
タ、２１２はラッチ回路１００の一方の出力点であるＦ
点の電位をゲートに導入しドレインがＰチャネルトラン
ジスタ２１１のソースに接続されたＰチャネルトランジ
スタである。Ｐチャネルトランジスタ２１２のソースは
ラッチ回路１００のＮチャネルトランジスタ３０９側の
入力に接続されている。３１１はラッチ回路１１０の出
力点であるＤ点のレベルをゲートに導入したＰチャネル
トランジスタ、３１２はラッチ回路１００の他方の出力
点であるＧ点のレベルをゲートに導入しドレインがＰチ
ャネルトランジスタ３１１のソースに接続されたＰチャ
ネルトランジスタである。Ｐチャネルトランジスタ３１
２のソースはラッチ回路１００のＮチャネルトランジス
タ２０９側の入力に接続されている。その他の構成要素
は、図３に示された構成要素と同じものである。なお、
Ｐチャネルトランジスタ２１１，２１２，３１１，３１
２は、ハイレベル変化手段の一構成例である。
【００３６】実施の形態３ではＶＣＯの消費電流を低減
するために比較的少ない電流をラッチ回路１００におけ
るインバータ回路１０２，１０４に供給する定電流回路
１２０が設けられたが、供給される電流が少ないので、
ラッチ回路１００の出力がＨレベルになるまでに、すな
わち、インバータ回路１０２，１０４のＨレベル出力が
確定するまでに時間がかかる。そこで、この実施の形態
４では、ラッチ回路１００の出力を高速にＨレベルにす
るために、Ｐチャネルトランジスタ２１１，２１２，３
１１，３１２が設けられている。
【００３７】次に動作について図５のタイミング図を参
照して説明する。例えば、コンデンサ２２０が放電状
態、コンデンサ３２０が充電状態でＶＣＯが動作開始し
たとする。この状態では、Ｎチャネルトランジスタ３０
９がオンしているので、そのドレインおよびインバータ
回路１０４の入力に接続されるＦ点はＬレベルである。
インバータ回路１０４の出力に接続されるＧ点はＨレベ
ルである。Ｇ点の電位がＨレベルになると、Ｎチャネル
トランジスタ２１０がオンし、ラッチ回路１１０の出力
点であるＤ点のレベルがＬレベルになり、Ｃ点のレベル
がＨレベルになる。この時点は、図５における時刻ｔ０
に対応する。
【００３８】すると、Ｐチャネルトランジスタ２０２が
オンするので、コンデンサ２２０の充電が開始される。
所定期間後、コンデンサ２２０の電位がＨレベルにな
る。すなわち、Ｂ点の電位がＨレベルになる。図５にお
いて、コンデンサ２２０の充電時間はｔ１１で示されて
いる。一方、左側の回路構成において、Ｐチャネルトラ
ンジスタ３０２がオフし、Ｎチャネルトランジスタ３０
３がオンするので、コンデンサ３２０は放電する。そし
て、Ｅ点の電位がＬレベルになる。図５において、コン
デンサ３２０の放電時間はｔ２１で示されている。
【００３９】Ｂ点の電位がＨレベルになりＥ点の電位が
Ｌレベルになるので、Ｎチャネルトランジスタ２０９が
オンし、Ｎチャネルトランジスタ３０９がオフする。Ｎ
チャネルトランジスタ２０９がオンするので、Ｇ点の電
位がＬレベルになる。Ｇ点の電位がＬレベルに確定し、
Ｄ点のレベルはＬレベルであるから、Ｐチャネルトラン
ジスタ３１１，３１２はともにオンする。従って、Ｐチ
ャネルトランジスタ３１２のソースの接続点であるＦ点
の電位は急速に立ち上がる（図５の期間Ｐ参照）。Ｆ点
はインバータ回路１０２の出力点でもあるので、結局、
インバータ回路１０２の出力は急速にＨレベルに変化す
る。すなわち、Ｇ点の電位に対応したインバータ回路１
０２の入力がＬレベルになると、インバータ回路１０２
の出力は急速にＨレベルに変化することになる。
【００４０】Ｆ点の電位がＨレベルになったのでＮチャ
ネルトランジスタ３１０がオンし、ラッチ回路１１０の
出力であるＣ点のレベルがＬレベルになる。従って、Ｄ
点のレベルはＨレベルになる。すなわち、ラッチ回路１
１０の出力が反転したことになる。すると、Ｐチャネル
トランジスタ３０２がオンするので、コンデンサ３２０
の充電が開始される。所定期間後、コンデンサ３２０の
電位がＨレベルになる。すなわち、Ｅ点の電位がＨレベ
ルになる。図５において、コンデンサ３２０の充電時間
はｔ２２で示されている。一方、右側の回路構成におい
て、Ｐチャネルトランジスタ２０２がオフし、Ｎチャネ
ルトランジスタ２０３がオンするので、コンデンサ２２
０は放電する。そして、Ｂ点の電位がＬレベルになる。
図５において、コンデンサ２２０の放電時間はｔ１２で
示されている。
【００４１】Ｅ点の電位がＨレベルになりＢ点の電位が
Ｌレベルになるので、Ｎチャネルトランジスタ３０９が
オンし、Ｎチャネルトランジスタ２０９がオフする。Ｎ
チャネルトランジスタ３０９がオンするので、Ｆ点の電
位がＬレベルになる。Ｆ点の電位がＬレベルに確定し、
Ｃ点のレベルはＬレベルであるから、Ｐチャネルトラン
ジスタ２１１，２１２はともにオンする。従って、Ｐチ
ャネルトランジスタ２１２のソースの接続点であるＧ点
の電位は急速に立ち上がる（図５の期間Ｑ参照）。Ｇ点
はインバータ回路１０４の出力点でもあるので、結局、
インバータ回路１０４の出力は急速にＨレベルに変化す
る。すなわち、Ｆ点の電位に対応したインバータ回路１
０４の入力がＬレベルになると、インバータ回路１０４
の出力は急速にＨレベルに変化することになる。
【００４２】Ｇ点の電位がＨレベルになったのでＮチャ
ネルトランジスタ２１０がオンし、ラッチ回路１１０の
出力点であるＤ点のレベルがＬレベルになる。従って、
Ｃ点のレベルはＨレベルになる。すなわち、ラッチ回路
１１０の出力が反転したことになる。以上の動作が繰り
返されて、出力ＶＣＯＯＵＴに発振信号が現れる。
【００４３】この実施の形態４では、ラッチ回路１００
におけるインバータ回路１０２の出力を反転させるため
のＮチャネルトランジスタ２０９の出力レベルがＬレベ
ルになったことを検出してオンするＰチャネルトランジ
スタ３１２と、Ｎチャネルトランジスタ２０９の出力レ
ベルをＬレベルにするためのＤ点のレベルがＬレベルで
あることを検出してオンするＰチャネルトランジスタ３
１１とが設けられている。また、ラッチ回路１００にお
けるインバータ回路１０４の出力を反転させるためのＮ
チャネルトランジスタ３０９の出力レベルがＬレベルに
なったことを検出してオンするＰチャネルトランジスタ
２１２と、Ｎチャネルトランジスタ３０９の出力レベル
をＬレベルにするためのＣ点のレベルがＬレベルである
ことを検出してオンするＰチャネルトランジスタ２１１
とが設けられている。Ｐチャネルトランジスタ３１１，
３１２がＬレベルになるとインバータ回路１０２の出力
が強制的にＨレベルに引かれるので、インバータ回路１
０２の出力は急速にＨレベルに立ち上がる。また、Ｐチ
ャネルトランジスタ２１１，２１２がＬレベルになると
インバータ回路１０４の出力が強制的にＨレベルに引か
れるので、インバータ回路１０４の出力は急速にＨレベ
ルに立ち上がる。インバータ回路１０２，１０４の出力
の立ち上がりが速いので、ＶＣＯは、高い周波数の信号
を扱うことができる。
【００４４】実施の形態５．図６はこの発明の実施の形
態５による電圧制御発振器の構成を示す回路図である。
図において、１３０はラッチ回路１００の出力を入力に
導入する２つの反転論理和回路（ＮＯＲ回路）からなる
ラッチ回路（第２の記憶素子）である。ラッチ回路１３
０の一方の出力は、Ｐチャネルトランジスタ２０２およ
びＮチャネルトランジスタ２０３に供給される。ラッチ
回路１３０の他方の出力は、Ｐチャネルトランジスタ３
０２およびＮチャネルトランジスタ３０３に供給され
る。２５１，２５２はＤ点のレベルを遅延させてＰチャ
ネルトランジスタ３１１のゲートに供給するためのイン
バータ回路、３５１，３５２はＣ点のレベルを遅延させ
てＰチャネルトランジスタ２１１のゲートに供給するた
めのインバータ回路である。なお、ラッチ回路１３０の
一方の出力は、インバータ回路４００を介してＶＣＯの
出力ＶＣＯＯＵＴとなる。その他の構成要素は、図４に
示された構成要素と同じものである。なお、ＮＯＲ回路
１３２，１３４は、第２の記憶素子を構成する論理回路
の一例である。
【００４５】次に動作について説明する。発振動作につ
いては、実施の形態４によるＶＣＯの動作と同じであ
る。上記の各実施の形態におけるラッチ回路１１０を構
成するインバータ回路１１２，１１４は、一般に、図７
（ａ）に示すように、Ｐチャネルトランジスタ５０１と
Ｎチャネルトランジスタ５０２との縦続接続で構成され
る。図４等に示すＮチャネルトランジスタ２１０，３１
０がインバータ回路１１２，１１４におけるＰチャネル
トランジスタ５０１とＮチャネルトランジスタ５０２の
ゲートの電荷を引き抜くことによって、インバータ回路
１１２，１１４の出力反転が実現される。インバータ回
路１１２，１１４において、出力反転する際にＰチャネ
ルトランジスタ５０１とＮチャネルトランジスタ５０２
との双方がオンする短い期間が存在する。その期間にお
いて、電源から接地に至る貫通電流５００がＰチャネル
トランジスタ５０１とＮチャネルトランジスタ５０２に
流れる。従って、その分電流が余分に消費される。
【００４６】そこで、この実施の形態５では、インバー
タ回路１１２，１１４によるラッチ回路１１０に代え
て、ＮＯＲ回路１３２，１３４によるラッチ回路１３０
を用いる。一般に、図７（ｂ）に示すように、ＮＯＲ回
路では電源から接地に至る電流パスは形成されないの
で、貫通電流が流れることはない。
【００４７】ただし、ＮＯＲ回路１３２，１３４による
ラッチ回路１３０を用いた場合には、ラッチ回路１３０
の出力反転の確定が、ラッチ回路１１０とＮチャネルト
ランジスタ２１０，３１０とを用いた場合に比べて速
い。すなわち、図５における期間Ｒ１，Ｒ２が短くな
る。期間Ｒ１があまりに短いと、Ｄ点のレベルおよびＧ
点のレベルがともにＬレベルである期間が短くなり、Ｐ
チャネルトランジスタ３１１，３１２によるインバータ
回路１０２の出力レベルの急速立ち上げが有効に作用し
ない可能性がある。また、期間Ｒ２があまりに短いと、
Ｃ点のレベルおよびＦ点のレベルがともにＬレベルであ
る期間が短くなり、Ｐチャネルトランジスタ２１１，２
１２によるインバータ回路１０４の出力レベルの急速立
ち上げが有効に作用しない可能性がある。そこで、Ｃ点
のレベルを遅延させてＰチャネルトランジスタ２１１に
供給するためのインバータ回路３５１，３５２、および
Ｄ点のレベルを遅延させてＰチャネルトランジスタ３１
１に供給するためのインバータ回路２５１，２５２が設
けられる。
【００４８】この実施の形態５によれば、ラッチ回路１
３０において貫通電流がなくなるので、ＶＣＯの消費電
流をさらに減らすことができる。なお、この実施の形態
５ではラッチ回路１３０としてＮＯＲ回路１３２，１３
４によるものを使用したが、貫通電流のない回路要素で
あれば、他の回路要素を用いてラッチ回路１３０を構成
してもよい。例えば、２つの反転論理積回路（ＮＡＮＤ
回路）を用いてもよい。
【００４９】実施の形態６．図８はこの発明の実施の形
態６による非接触ＩＣカードの構成を示すブロック図で
ある。図において、１０は外部からの電波を受信をする
とともに外部に電波を発する送受信アンテナ、２２は送
信信号を変調して変調波を送受信アンテナ１０に与える
変調回路、２４は送受信アンテナ１０からの受信変調波
から受信信号を得る復調回路、２６はＩＣカード内部に
供給される電圧が安定していないときに有意なリセット
信号を発生するリセット発生回路、２８は受信した信号
からＩＣカード内部で用いられる直流電圧を得る電圧整
流制御回路、３０はＶＣＯ４０を内蔵した制御回路、３
２はデータを保持するＥＥＰＲＯＭである。なお、変調
回路２２、復調回路２４、リセット発生回路２６、電圧
整流制御回路２８、制御回路３０およびＥＥＰＲＯＭ
は、１つの集積回路２０として実現できる。
【００５０】次に動作について説明する。非接触ＩＣカ
ードは、例えば、外部からの信号に従ってＥＥＰＲＯＭ
３２にデータを書き込んだり、ＥＥＰＲＯＭ３２内のデ
ータを外部に送信したりする用途に用いられる。ＥＥＰ
ＲＯＭ３２にデータを書き込む場合には、外部からの信
号は、送受信アンテナ１０および復調回路２４を介して
制御回路３０に供給される。制御回路３０は、その信号
に従って、ＥＥＰＲＯＭ３２にデータを書き込む。外部
に信号を送信する場合には、制御回路３０は、ＥＥＰＲ
ＯＭ３２からデータを読み取り、それを変調回路２２に
与える。変調回路２２はそのデータにもとづいて変調波
を生成しそれを送受信アンテナ１０に与える。送受信ア
ンテナ１０は、変調波を電波として外部に送信する。
【００５１】非接触ＩＣカードは固有の電源を有してい
ないので、受信した電波から電圧を発生する必要があ
る。そこで、電圧整流制御回路２８は、受信波から所定
のレベルの電圧を生成する。そして、その電圧は電圧整
流制御回路２８内のコンデンサを介して非接触ＩＣカー
ド内の各部分に供給される。電圧整流制御回路２８が生
成する電圧は、立ち上がり部分では所望の値に達しな
い。また、受信波がなくなってから所定の期間では、コ
ンデンサに蓄えられた電荷による電圧が各部分に供給さ
れる。よって、その期間では電圧は漸減する。リセット
発生回路２６は、非接触ＩＣカード内の各部分が動作可
能な所定の値から電圧値が外れた期間を示すリセット信
号を各部分に供給する。非接触ＩＣカード内の各部分
は、リセット信号が有意になると動作を止める。
【００５２】このような非接触ＩＣカードにおいて、ク
ロック信号が必要であるから、ＶＣＯ４０が設けられ
る。ＶＣＯ４０として、実施の形態１〜５に示したもの
を使用することができる。上述したように、非接触ＩＣ
カードでは、電圧整流制御回路２８が生成する電圧が所
定の値よりも低くなると各部分は動作を止める。従っ
て、ＶＣＯ４０における２つのコンデンサから電荷が抜
けきらないうちにＶＣＯ４０の動作が停止することがあ
る。また、その直後に外部から信号を受けてＶＣＯ４０
が再起動する場合がある。そのような場合に、従来の電
圧制御発振器を用いたのでは安定した発振が行われない
可能性がある。しかし、実施の形態１〜５に示したもの
を使用すれば、そのような可能性は排除される。すなわ
ち、ＶＣＯ４０は常に安定した発振動作を行う。従っ
て、確実に動作する非接触ＩＣカードを得ることができ
る。
【００５３】非接触ＩＣカードは固有の電源を持たない
ので、非接触ＩＣカード内の各部分の消費電流はできる
だけ少ないことが望まれる。実施の形態１，３，５によ
る電圧制御発振器はそのような目的にもかなうものであ
る。
【００５４】
【発明の効果】以上のように、請求項１記載の発明によ
れば、電圧制御発振器を、２レベルのうちのいずれかの
レベルを記憶するとともに第１の記憶素子の記憶レベル
に応じて記憶レベルを反転する第２の記憶素子を備える
ように構成したので、両方のコンデンサに電荷が残った
まま再起動した場合に発振が開始しないという事態を避
けることができ、安定した発振を行うことができる効果
がある。
【００５５】請求項２記載の発明によれば、電圧制御発
振器を、スイッチング素子がコンデンサの電位を直接入
力するように構成したので、より高速に動作できる効果
がある。
【００５６】請求項３記載の発明によれば、電圧制御発
振器を、第１の記憶素子に一定電流を供給する定電流回
路を備えるように構成したので、消費電流を低く抑えら
れる効果がある。
【００５７】請求項４記載の発明によれば、電圧制御発
振器を、第１の記憶素子の記憶レベルがハイレベルに遷
移するときに強制的にハイレベルに変化させるハイレベ
ル変化手段を備えるように構成したので、高速に動作で
きる効果がある。
【００５８】請求項５記載の発明によれば、電圧制御発
振器を、ＰチャネルトランジスタまたはＮチャネルトラ
ンジスタが縦続接続された部分とＮチャネルトランジス
タまたはＰチャネルトランジスタが並列接続された部分
とを有する論理回路による第２の記憶素子を備えるよう
に構成したので、第２の記憶素子において貫通電流はな
くなり、消費電流を低く抑えられる効果がある。
【００５９】請求項６記載の発明によれば、電圧制御発
振器を有する非接触ＩＣカードを、請求項１ないし請求
項５に記載された電圧制御発振器を備えるように構成し
たので、安定した動作を行うことができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電圧制御発振
器の構成を示す回路図である。
【図２】 この発明の実施の形態２による電圧制御発振
器の構成を示す回路図である。
【図３】 この発明の実施の形態３による電圧制御発振
器の構成を示す回路図である。
【図４】 この発明の実施の形態４による電圧制御発振
器の構成を示す回路図である。
【図５】 この発明の実施の形態４による電圧制御発振
器の動作を説明するためのタイミング図である。
【図６】 この発明の実施の形態５による電圧制御発振
器の構成を示す回路図である。
【図７】 インバータ回路およびＮＯＲ回路の構成例を
示す回路図である。
【図８】 この発明の実施の形態６による非接触ＩＣカ
ードの構成を示すブロック図である。
【図９】 従来の電圧制御発振器の構成を示す回路図で
ある。
【図１０】 電圧制御発振器の入力電圧および発振信号
の一例を示す波形図である。
【符号の説明】
１００ ラッチ回路（第１の記憶素子）、１１０ ラッ
チ回路（第２の記憶素子）、１２０ 定電流回路、１３
０ ラッチ回路（第２の記憶素子）、１３２，１３４
ＮＯＲ回路（論理回路）、２００，２０２，３０２ Ｐ
チャネルトランジスタ（充電用スイッチング素子）、２
０９，３０９ Ｎチャネルトランジスタ（スイッチング
素子）、２１１，２１２，３１１，３１２ Ｐチャネル
トランジスタ（ハイレベル変化手段）、２２０，３２０
コンデンサ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ２つのコンデンサと、２レベルのうちの
    いずれかのレベルを記憶する第１の記憶素子と、前記各
    コンデンサの電位に応じて前記第１の記憶素子の記憶レ
    ベルを反転させるスイッチング素子と、入力電圧に応じ
    た速度で、かつ、発振信号に応じて前記各コンデンサを
    充電する充電用スイッチング素子とを備えた電圧制御発
    振器において、２レベルのうちのいずれかのレベルを記
    憶するとともに前記第１の記憶素子の記憶レベルに応じ
    て記憶レベルを反転し、記憶内容を前記発振信号として
    出力する第２の記憶素子を備えたことを特徴とする電圧
    制御発振器。
  2. 【請求項２】 スイッチング素子はコンデンサの電位を
    直接入力することを特徴とする請求項１記載の電圧制御
    発振器。
  3. 【請求項３】 第１の記憶素子に一定電流を供給する定
    電流回路を備えたことを特徴とする請求項２記載の電圧
    制御発振器。
  4. 【請求項４】 第１の記憶素子の記憶レベルがハイレベ
    ルに遷移するときに、強制的にハイレベルに変化させる
    ハイレベル変化手段を備えたことを特徴とする請求項３
    記載の電圧制御発振器。
  5. 【請求項５】 第２の記憶素子は、Ｐチャネルトランジ
    スタまたはＮチャネルトランジスタが縦続接続された部
    分とＮチャネルトランジスタまたはＰチャネルトランジ
    スタが並列接続された部分とを有する論理回路を備えた
    ことを特徴とする請求項４記載の電圧制御発振器。
  6. 【請求項６】 請求項１から請求項５のうちのいずれか
    １項記載の電圧制御発振器を備えたことを特徴とする電
    圧制御発振器を有する非接触ＩＣカード。
JP8151121A 1996-06-12 1996-06-12 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード Pending JPH09331236A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP8151121A JPH09331236A (ja) 1996-06-12 1996-06-12 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード
DE69618576T DE69618576T2 (de) 1996-06-12 1996-10-17 Spannunggesteuerter Oszillator und brührungslose IC Karte mit spannunggesteuertem Oszillator
EP96116691A EP0813303B1 (en) 1996-06-12 1996-10-17 Voltage-controlled oscillator and non-contact IC card including voltage-controlled oscillator
TW085112850A TW320798B (en) 1996-06-12 1996-10-21 Voltage-controlled oscillator and non-contact IC card with voltage-controlled oscillator
US08/742,765 US6028492A (en) 1996-06-12 1996-11-01 Voltage-controlled oscillator and non-contact IC card including voltage-controlled oscillator
CN96118578A CN1118938C (zh) 1996-06-12 1996-12-06 压控振荡器及拥有压控振荡器的非接触ic卡
KR1019960063791A KR100293396B1 (ko) 1996-06-12 1996-12-06 전압 제어 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8151121A JPH09331236A (ja) 1996-06-12 1996-06-12 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード

Publications (1)

Publication Number Publication Date
JPH09331236A true JPH09331236A (ja) 1997-12-22

Family

ID=15511832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8151121A Pending JPH09331236A (ja) 1996-06-12 1996-06-12 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード

Country Status (7)

Country Link
US (1) US6028492A (ja)
EP (1) EP0813303B1 (ja)
JP (1) JPH09331236A (ja)
KR (1) KR100293396B1 (ja)
CN (1) CN1118938C (ja)
DE (1) DE69618576T2 (ja)
TW (1) TW320798B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002521770A (ja) * 1998-07-29 2002-07-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 入力制御機能を有したデータ担体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049256A1 (en) 1999-04-30 2000-11-02 STMicroelectronics S.r.l. Low supply voltage oscillator circuit, particularly of the CMOS type
EP1187331A1 (de) * 2000-09-06 2002-03-13 Infineon Technologies AG Verzögerungsglied
DE10162310A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Übertragung von Signalen von erzeugenden Funktionseinheiten an verarbeitende Funktionseinheiten elektrischer Schaltungen
US6693495B1 (en) * 2002-08-15 2004-02-17 Valorbec, Limited Partnership Method and circuit for a current controlled oscillator
KR100626387B1 (ko) * 2004-09-22 2006-09-20 삼성전자주식회사 반도체 메모리 장치의 발진회로
JP4961525B2 (ja) 2005-12-20 2012-06-27 キャラハン セルラー エルエルシー 低ノイズ遅延回路を有する電子回路
TW200740124A (en) * 2006-04-03 2007-10-16 Realtek Semiconductor Corp Rail-to-rail input voltage-controlled oscillating device
US7733191B2 (en) * 2007-02-28 2010-06-08 Freescale Semiconductor, Inc. Oscillator devices and methods thereof
US7940136B2 (en) * 2009-10-13 2011-05-10 Himax Analogic, Inc. Oscillator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702446A (en) * 1971-09-07 1972-11-07 Rca Corp Voltage-controlled oscillator using complementary symmetry mosfet devices
US4083020A (en) * 1977-03-17 1978-04-04 Solid State Scientific Inc. Voltage controlled oscillator
JPS60136412A (ja) * 1983-12-26 1985-07-19 Toshiba Corp 電圧制御型可変周波数パルス発振器
JPS61105111A (ja) * 1984-10-27 1986-05-23 Toshiba Corp 電圧制御発振回路
JPH07112153B2 (ja) * 1985-09-25 1995-11-29 株式会社日立製作所 Ｐｌｌ回路
IT1246238B (it) * 1990-02-16 1994-11-17 Sgs Thomson Microelectronics Oscillatore a fasi survoltate per il pilotaggio di un moltiplicatore di tensione
JPH04192091A (ja) * 1990-11-27 1992-07-10 Omron Corp Ｉｃカード装置
GB2268647B (en) * 1992-07-02 1996-04-10 Motorola Inc Voltage controlled oscillator
JP3023591B2 (ja) * 1995-01-25 2000-03-21 日本プレシジョン・サーキッツ株式会社 電圧制御発振回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002521770A (ja) * 1998-07-29 2002-07-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 入力制御機能を有したデータ担体

Also Published As

Publication number Publication date
DE69618576T2 (de) 2002-09-05
US6028492A (en) 2000-02-22
CN1118938C (zh) 2003-08-20
EP0813303B1 (en) 2002-01-16
KR980006930A (ko) 1998-03-30
EP0813303A1 (en) 1997-12-17
KR100293396B1 (ko) 2001-07-12
DE69618576D1 (de) 2002-02-21
TW320798B (en) 1997-11-21
CN1168028A (zh) 1997-12-17

Similar Documents

Publication Publication Date Title
JP2902434B2 (ja) 半導体集積回路内の電圧変換回路
US7282986B2 (en) Negative voltage generator circuit
US6943533B2 (en) Voltage conversion circuit, semiconductor integrated circuit device, and portable terminal
EP1490969A2 (en) Low-power cmos flip-flop
JPH09331236A (ja) 電圧制御発振器および電圧制御発振器を有する非接触ｉｃカード
EP2562934B1 (en) Oscillator circuits
JP2002043906A (ja) 発振停止検出回路
JP2004328843A (ja) Ｄｃ−ｄｃコンバータ
US11062189B2 (en) Flag holding circuit and flag holding method
US6172575B1 (en) Oscillation circuit and method of obtaining an oscillation signal
JPH06150652A (ja) 半導体集積回路
JPH11168377A (ja) チャージポンプ
US20030191977A1 (en) Clock signal generating circuit
US7852132B2 (en) Semiconductor integrated circuit
US20040263267A1 (en) Detection circuit and method for an oscillator
CN217238254U (zh) 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片
US7221573B2 (en) Voltage up converter
JP2906558B2 (ja) 圧電型振動子を用いる半導体集積回路
JP3546979B2 (ja) 半導体装置及びこれを用いたｉｃカード装置
JPH09245478A (ja) 基板バイアス発生回路
JP3964652B2 (ja) 水晶発振装置
JP2006054913A (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
CN113328735A (zh) 晶体驱动电路
JPH10190413A (ja) 発振停止検出回路
US7009427B1 (en) Low power dynamic inverter logic gate with inverter-like output