JP4961525B2 - 低ノイズ遅延回路を有する電子回路 - Google Patents

Description

本発明は、遅延回路を備える回路に関し、好ましくは、そのような遅延回路を備える鋸歯状波発振器に関するものである。

米国特許第６１０７８９４号明細書

米国特許第６１０７８９４号明細書は、周波数ノイズが最小限に抑えられた鋸歯状波発振器について述べている。この鋸歯状波発振器は複数の段を備え、各段は、積分電流源と、積分回路と、基準電圧源と、比較器回路とを備えている。各段は、遅延段として働く。ある段が活性状態のとき、積分回路が積分電流源からの電流を積分し、比較器が、積分回路から得られる電圧と基準電圧を比較する。次の段は、積分回路からの電圧が基準電圧に達したとき活性状態にされ、このことは、その段が活性状態にされた後に遅延をおいて生じる。周波数ノイズは、段階的比較メカニズム（ｇｒａｄｕａｌ ｃｏｍｐａｒｉｓｏｎ ｍｅｃｈａｎｉｓｍ）を使用することによって最小限に抑えられ、段階的比較メカニズムは、基準電圧における高周波ノイズに対する感度をなくする。

この種の発振器からの残留ノイズを評価すると、依然として、主に低い周波数で、１／ｆノイズ特性を有するいくらかのノイズがあることが示されている。

本発明の目的はとりわけ、鋸歯状波発振器内でノイズを発生する効果を低減することにある。

本発明による回路は、請求項１に記載されている。この回路では、相関回路が、積分電流の不可避の変動の一部と基準電圧の不可避の変動の一部とを相関させ、これにより、こうした変動の発振器周波数に対する影響がほぼ相殺されることを保証する。残留周波数ノイズの重要な発生源は、積分電流および／または基準電圧における１／ｆノイズであることが判明している。この１／ｆノイズは抑制することはできないが、発振周波数における発振周波数ノイズに対して相関はあるが逆の効果を持たせることによって相殺することはできる。

本発明のこれら、および他の目的、ならびに有利な態様は、以下の図面を用いた好適な実施例の説明より明らかになる。

図１は、バッファ１４を介して機能回路１２に結合された、発振器を有する電子回路を示す。この発振器は、無限ループの形に結合された複数の鋸歯状波遅延段１０ａ〜ｄを備えている。機能回路１２は、たとえば、発振器がそれ用の局部発振器として機能する受信回路、または発振器がそれ用のクロック回路として機能するデジタル回路である。バッファ１４は、たとえば閾値回路を含むことができる。各鋸歯状波遅延段は、リセット回路１００と、相関電流／電圧源１０２と、積分回路１０４と、電流変調器１０６とを備えている。コンデンサ１０４ａは、積分回路１０４を実現するために使用されている。リセット回路１００は、後続の鋸歯状波遅延段１０ａ〜ｄの制御下で、積分回路１０４からの積分電荷を排出するように結合される。明示的に示していないが、米国特許第６１０７８９４号明細書に記載されているように、１つまたは複数の段が始動回路を備えることができる。なお、任意数の鋸歯状波遅延段を発振器内で使用することができる。

相関電流／電圧源１０２は、積分回路１０４に結合された電流出力を有し、積分回路１０４は、電流変調器１０６の第１制御入力に結合された出力を有する。相関電流／電圧源１０２は、電流変調器１０６の第２制御入力に結合された基準電圧出力を有する。例として、相関電流／電圧源１０２は、電流ミラー１０２ａの一連の出力として実現されており、定電流源１０２ｃが電流ミラー１０２ａの入力部にあり、それぞれの出力がそれぞれの鋸歯状波遅延段１０ａ〜ｄ用の電流出力として機能し、別の出力は抵抗１０２ｂに結合され、鋸歯状波遅延段１０ａ〜ｄのそれぞれに対する基準電圧出力として機能する。したがって、相関電流／電圧源１０２は、電流源１０２ｃからの電流の変動が、出力電流と基準電圧との相関の変動をもたらすことを保証する相関回路として動作する。

電流変調器１０６は、相関電流／電圧源１０２の電流出力と積分回路１０４の間に結合されている。電流変調器１０６は差動制御入力を有し、第１の差動制御入力は、前の鋸歯状波遅延段１０ａ〜ｄの積分回路１０４に結合されたチェイン入力として働き、第２の差動制御入力は、相関電流／電圧源１０２の基準電圧出力に結合された基準入力として働く。

動作中には、鋸歯状波遅延段１０ａ〜ｄは、電流変調器１０６が電流を相関電流／電圧源１０２から積分回路１０４に流し始めると、遅延サイクルを開始する。得られる積分電圧が、相関電流／電圧源１０２の基準電圧出力部で供給される電圧に相当するレベルに達すると、次の鋸歯状波遅延段の電流変調器１０６が活性状態にされる。また、積分電圧の立ち上がりは、前の段のリセット回路１００に、当該段の積分回路１０４をリセットさせる。

相関電流／電圧源１０２は、積分電流中の低周波ノイズが基準電圧中のノイズと相関されることを保証する（本明細書では、低周波ノイズは、発振器周波数よりはるかに低い周波数にあるノイズを称する）。したがって、より低い積分電流によるより遅い積分は、これに比例するより小さい基準レベルを伴い、当該段の遅延時間が影響を受けないという正味の効果を有する。このようにして、１／ｆノイズの作用が相殺される。トランジスタが１／ｆノイズの主な発生源を形成することが判明している。その結果、何らかの温度変動補償回路で生成されることが好ましい（電流源１０２ｃからの）発振器の動作用の基準電流が一般に、発振器の周波数に影響を及ぼす１／ｆノイズの主な発生源を形成する。この回路は、このノイズが発振周波数に影響を及ぼさないことを保証する。

図２は、電流変調器１０６が第１および第２トランジスタ２０、２２によって実現される遅延段１０の実施例を示す。第１および第２トランジスタ２０、２２のソースは共に、相関電流／電圧源１０２の電流源出力に結合されている。第１トランジスタ２０のゲートは、相関電流／電圧源１０２の電圧源出力に結合されている。第１トランジスタ２０のドレインは、積分回路１０４に結合されている。第２トランジスタ２２のゲートは遅延段１０の入力に結合され、第２トランジスタ２２のドレインは接地に結合されている。動作中には、第１および第２トランジスタ２０、２２は差動増幅器として働き、鋸歯状波入力電圧の立ち上がりに応答して積分回路１０４に供給される電流の緩やかな上昇を保証する。このことは、相関電流／電圧源１０２の基準電圧出力部の電圧に急速な変動があっても、この変動が発振周波数に対する大幅な影響を与えないという結果を有する。

図３は、第２トランジスタ２２のドレインが抵抗３０を介して接地に結合されている鋸歯状波遅延段１０の一実施例を示す。ドレインと抵抗３０の間のノード３２は、基準電圧出力として働き、第１トランジスタ２０のゲートに結合されている。第１および第２トランジスタ２０、２２のソースは、鋸歯状波遅延段のそれぞれに電流を供給する電流ミラー３４の出力に結合されている。したがって、ゲートへの結合は相関回路の一部として作用し、電流ミラー３４からの電流の低周波変動が、ゲートにおける基準電圧の変動と相関されることを保証する。

このようにして、時変基準電圧が生成される。その結果、回路の動作は、以前の回路の動作と異なる。最初は、抵抗３０を介した電流は大きく、その結果基準電圧は高い。第２トランジスタ２２のゲートにおいて、前の鋸歯状波遅延段（図示せず）から受け取った積分電圧がこの高い基準電圧に近づき始めると、電流が徐々に第２トランジスタ２２から第１トランジスタ２０に経路変更され、このことは基準電圧の降下を生じさせる。この降下は経路変更の速度を増加させ、これにより、積分回路１０４へのより速い電流の流入が実現される。

電流ミラー３４からの電流が、積分速度、並びに第２トランジスタ２２のゲート部における入力電圧のレベルを規定し、このレベルが積分回路１０４への電流の流入をもたらす。その結果、電流ミラー３４からの電流の低周波変動の、発振周波数に対する影響が抑制される。また、図１とは対照的に、図１において基準電圧を発生するために使用される電流ミラー３４の追加的出力が図３の回路には存在しないので、この追加的出力の使用による１／ｆノイズが除去される。また、プロセスの展開による電流ミラーの構成部品間の差が周波数に与える影響はより小さい。

図３の回路の、１つの潜在的な欠点は、第１および第２トランジスタ２０、２２によって実現される増幅器の利得が、発振周波数に悪影響を及ぼすことである。したがって、温度依存性が生じ得る。他の実施例では、コンデンサ（図示せず）を抵抗３０と並列配置することができ、このコンデンサは、当該コンデンサと抵抗３０のＲＣ時間が鋸歯状波遅延段の遅延時間より大きい（好ましくははるかに大きい）ようなキャパシタンス値を有する。他の実施例では、サンプリング回路を使用し、積分中に、このコンデンサおよび第１トランジスタ２０のゲートを抵抗３０から分離することができる。他の実施例では、異なる段のノード３２を一緒に抵抗に結合し、平均化された基準電圧を発生することができる。

図４は、鋸歯状波遅延段１０ａ、ｂ内の第２トランジスタ２２のドレインが抵抗３０を介して接地に結合されている鋸歯状波遅延段の一実施例を示す。段１０ｂのドレインと抵抗３０の間のノード３２は基準電圧出力として働く。前の図とは対照的に、ノード３２は、前の段１０ａの基準電圧入力に結合されている。このようにして、積分電圧が基準電圧に接近した際の基準電圧は、利得にも、この利得を介した温度にも依存しない。したがって、ゲートへの結合は、相関回路の一部として作用し、電流ミラー３４の１つの出力からある段への電流の低周波変動が、別の段の第２トランジスタのゲートにおける基準電圧の変動と相関されることを保証する。基準電流中のノイズの発振周波数に対する影響は、前と同様に相殺される、というのは、基準電圧の変動と積分電流の変動とが、発振電流に対して反対の作用を有するからである。

さらに、発振周波数に対する電流ミラー３４の異なる出力からのノイズの寄与も相殺される。鋸歯状波遅延段の積分電流の局所的な増加（遅延時間の減少を伴う）は、前の段の基準電圧の増加（その先行段の遅延時間の増加を伴う）によって補償される。発振器内の各鋸歯状波遅延段のノード３２は、それぞれの前段の鋸歯状波遅延段に結合されていることが好ましい。したがって、各電流出力からのノイズの寄与が相殺される。なお、直前の鋸歯状波遅延段の基準電圧入力へのノード３２の結合を示しているが、ノード３２は、同じ相殺効果で、離れている鋸歯状波遅延段の基準電圧入力に結合することができる。実際には、ノードを含む鋸歯状波遅延段と、当該ノードからの電圧を基準として使用する鋸歯状波遅延段との距離は、鋸歯状波遅延段すべてについて同じである必要すらない。各鋸歯状波遅延段内のノード３２がそれぞれの他の鋸歯状波遅延段に結合されていなくても（いくつかのノード３２が、たとえば複数段に結合され、他のノード３２がどの段にも結合されず、あるいは、図１のような基準回路を他のノード３２用に使用する）、何らかの量の相殺が実現される。

なお、特定例を示しているが、変形例が可能である。たとえば、任意数の鋸歯状波遅延段を発振器内に用いることができる。図１では４つの段を示しているが、６つ、または１より大きい任意の他の数を用いることができる。さらに、段間の接続の選択には、かなりの自由度が存在する。段のシーケンスは、段の出力がチェインをなす入力に結合されているシーケンスによって決定される。たとえば、図１は、こうしたシーケンス内の２つ前の鋸歯状波遅延段からのリセット信号を使用することを示しているが、このシーケンス内の異なる位置にある鋸歯状波遅延段からのリセット信号を使用することができる。また、積分回路１０４内のコンデンサを分路するためのトランジスタを有する単純なリセット回路を示しているが、たとえば米国特許第６１０７８９４号明細書に記載されているように、より複雑な回路を使用することができる。また、発振器回路の例を示しているが、鋸歯状波遅延段、特に一連のこうした段は、正確な遅延回路として使用することもできる。同様に、ノード３２からの基準電圧は、このシーケンス内の異なる距離にある段の基準入力に供給することができる。

さらに、固定周波数発振器を有する実施例を示しているが、その代わりに、制御可能な周波数を有する発振器を使用することができる。このことはたとえば、基準電圧を発生するための調整可能な抵抗（または複数の抵抗）を使用することによって実現することができる。一実施例では、抵抗の直列配置を使用し、抵抗の少なくとも一部を分路するためのスイッチを抵抗に結合する。したがって、発振器周波数のデジタル調整を行うことができる。これらのスイッチは、追加的な１／ｆノイズを導入し得るが、抵抗のうちの１つ、またはそれらの一部だけを分路するためのスイッチを使用することにより、ノイズの影響を小さく保つことができる。他の実施例では、選択的にオン／オフ切替え可能な並列電流出力を電流ミラー１０２ａ、３４内で使用して、デジタル制御された積分電流および／または電流を基準電圧出力に供給することができる。他の実施例では、オン／オフ切替え可能な、または連続調整可能な追加の電流を、第１および第２トランジスタ２０、２２外部にある抵抗および／または積分回路に供給して周波数を調整することができる。なお、こうした電流は、ノイズ効果の相殺をより完全でないものにするが、比較的小さい追加的電流を使用する際には、なおも相当量の相殺を実現することができる。他の実施例では、何らかの種類のデジタル調整をシグマ−デルタ技術と組み合わせて、調整可能な平均発振器周波数を実現することができる。

さらに、好適な積分回路および電流変調器の単純な例を示しているが、より複雑な回路を使用することができる。たとえば、高周波ノイズが問題でない場合、たとえば、相関電流／電圧源１０２の電流源出力と積分回路１０４の間のスイッチを制御するための比較器回路を使用して、より急激な（オン／オフ）電流変調を使用することができる。さらに、抵抗１０２ｂ、３０として抵抗器を使用することが好ましいが、代わりに、本明細書で使用される「抵抗」は、回路を流れる電流に依存する電圧を生成する他の任意の回路とすることができる。同様に、抵抗によって種々の電圧が生成されるが、回路の動作に影響を及ぼすことなしに、他の抵抗を、発生電圧に影響を及ぼさない抵抗と直列に配置することができる。

発振器を有する回路を示す図である。 鋸歯状波遅延段を示す図である。 鋸歯状波遅延段を示す図である。 鋸歯状波遅延段を示す図である。

Claims (8)

1. 鋸歯状波遅延段のチェインと相関回路とを備えた遅延回路を備えている電子回路において、
   前記鋸歯状波遅延段の各々が、積分回路と、前記積分回路と前記相関回路のそれぞれの電流出力との間に結合された電流変調器とを備え、前記チェイン内に連続する前記鋸歯状波遅延段の各々の前記電流変調器が、基準入力と、前記チェイン内の当該鋸歯状波遅延段の前にある前記鋸歯状波遅延段の前記積分回路の出力に結合されてチェインをなす入力とを有し、前記相関回路が、前記鋸歯状波遅延段の各々の前記電流変調器の前記基準入力に結合され、前記相関回路が、前記電流出力の各々から電流を発生し、かつ少なくとも部分的に共通基準電流源から、前記鋸歯状波遅延段の各々の前記基準入力における基準電圧を発生するように構成され、前記電流と前記基準電圧とは互いに相関があることを特徴とする電子回路。
2. 前記相関回路の前記電流出力の少なくとも１つに結合された前記電流変調器が分流回路を備え、前記分流回路は、前記相関回路の前記電流出力に結合された入力と、前記積分回路に結合された第１出力と、抵抗に結合された第２出力とを有し、前記電流変調器が、前記チェインをなす入力と前記基準入力との間の電圧差の制御下で、前記第１出力を通る電流と前記第２出力を通る電流との比率を変調するように構成され、前記第２出力と前記抵抗との間のノードが、前記鋸歯状波遅延段の第１遅延段の前記基準入力に結合されていることを特徴とする請求項１に記載の電子回路。
3. 前記電流出力の前記少なくとも１つに結合された前記電流変調器が、前記鋸歯状波遅延段のうちの第１遅延段以外の第２遅延段の電流変調器であることを特徴とする請求項２に記載の電子回路。
4. 前記鋸歯状波遅延段の各々の前記電流変調器が分流回路を備え、前記分流回路は、前記相関回路の前記それぞれの電流出力に結合された電流入力と、当該鋸歯状波遅延段の前記積分回路に結合された第１出力と、当該鋸歯状波遅延段の抵抗に結合された第２出力とを有し、前記電流変調器が、前記チェインをなす入力と前記基準入力との間の電圧差の制御下で、前記第１出力を通る電流と前記第２出力を通る電流との比率を変調するように構成され、前記鋸歯状波遅延段は発振器ループの形に結合され、前記鋸歯状波遅延段の各々の前記第２出力と前記抵抗と間のノードが、当該鋸歯状波遅延段とは異なる前記鋸歯状波遅延段の前記基準入力に結合されていることを特徴とする請求項１に記載の電子回路。
5. 前記電流出力の少なくとも１つが、前記鋸歯状波遅延段の前記第１遅延段に結合されていることを特徴とする請求項２に記載の電子回路。
6. 前記相関回路が、基準電流源と電流ミラー回路とを備え、前記電流ミラー回路は、前記基準電流源に結合された電流ミラー入力と複数の電流ミラー出力とを備え、前記複数の電流ミラー出力は、前記鋸歯状波遅延段のそれぞれの前記電流変調器に結合された前記電流出力を形成することを特徴とする請求項１に記載の電子回路。
7. 前記電流ミラーの他の前記電流ミラー出力に結合された抵抗を備え、前記抵抗と前記他の電流ミラー出力との間のノードが、前記前記鋸歯状波遅延段の前記第１遅延段の前記基準入力に結合されていることを特徴とする請求項６に記載の電子回路。
8. 前記鋸歯状波遅延段が発振器ループの形に結合されていることを特徴とする請求項１に記載の電子回路。

Images