JPH11168377A - チャージポンプ - Google Patents

チャージポンプ

Info

Publication number
JPH11168377A
JPH11168377A JP10271155A JP27115598A JPH11168377A JP H11168377 A JPH11168377 A JP H11168377A JP 10271155 A JP10271155 A JP 10271155A JP 27115598 A JP27115598 A JP 27115598A JP H11168377 A JPH11168377 A JP H11168377A
Authority
JP
Japan
Prior art keywords
charge
sub
charge pump
discharge
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10271155A
Other languages
English (en)
Other versions
JP3515382B2 (ja
Inventor
Atsushi Kawasumi
篤 川澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27115598A priority Critical patent/JP3515382B2/ja
Priority to US09/163,084 priority patent/US6415007B1/en
Publication of JPH11168377A publication Critical patent/JPH11168377A/ja
Application granted granted Critical
Publication of JP3515382B2 publication Critical patent/JP3515382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066Output synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087Data input latches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】駆動信号のパルス幅が小さい場合であってもP
N接合部に存在する接合容量による充放電荷への影響を
減少でき、チャージポンプ充放電時における平均電流の
ばらつきを押さえて、実効的な平均電流の前記パルス幅
に対する依存性を低減できるチャージポンプを提供す
る。 【解決手段】充放電用端子を共有し、充放電を行う第
1、第2サブチャージポンプを具備する。第1サブチャ
ージポンプを動作させた際に、第1サブチャージポンプ
を構成するトランジスタ間に存在するPN接合部の接合
容量C1、C2によってオフセット分の電荷の充放電が
行われた場合、この充放電を相殺するように、前記充放
電が充電であるときは第2サブチャージポンプによって
放電が行われ、前記充放電が放電であるときは第2サブ
チャージポンプによって充電が行われる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チャージポンプに
関するものであり、特にPLL(Phase Locked Loop )
に使用されるチャージポンプに関するものである。
【0002】
【従来の技術】近年、前記PLL(Phase Locked Loop
)はマイクロプロセッサだけではなく、高速メモリな
どにも搭載されるようになり、その重要性は高まってい
る。PLLについては、例えば、Deog-Kyoon Jeong et
al.,.esign of PLL-Based ClockGeneration Circuit
s."IEEE Journal of Solid-State Circuits,Vol.SC-22,
No.2,pp.255-261,April 1987.などに記載されている。
【0003】PLLは、通常、チャージポンプを有して
いる。このチャージポンプについて以下に説明する。
【0004】図20は、従来のチャージポンプの構成例
を示す回路図である。このチャージポンプの動作は次の
ようになる。なお、チャージポンプの充放電用端子に
は、ローパスフィルタ(LPF:Low Pass Filter )が
接続されているものとする。
【0005】図21に示すようなCHARGE信号により、p
チャネルMOSトランジスタ(以下pMOSトランジス
タ)P100がパルス駆動される。すると、チャージポ
ンプは、CHARGE信号のパルス幅に応じた電荷量をローパ
スフィルタに充電する。また、図21に示すようなDISC
HARGE 信号により、nチャネルMOSトランジスタ(以
下nMOSトランジスタ)N100がパルス駆動され
る。すると、チャージポンプは、パルス幅に応じた電荷
量をローパスフィルタから放電する。
【0006】このときの充放電電荷とパルス幅との関係
は、縦積みのpMOSトランジスタ及びnMOSトラン
ジスタのソース側に位置する電流制限用のリミッタトラ
ンジスタP102及びN102のサイズや、入力される
ゲート電圧(Vref)で制御され設定される。
【0007】また、pMOSトランジスタP104とn
MOSトランジスタN104は、それぞれENABLE信号の
反転信号であるENABLEバー信号とENABLE信号で制御され
る。pMOSトランジスタP104とnMOSトランジ
スタN104は、スタンドバイ状態での貫通電流を遮断
する役目と動作時のスイッチングノイズを除去するフィ
ルタの役目を果たしている。
【0008】
【発明が解決しようとする課題】ところで、このチャー
ジポンプのリミッタトランジスタP102、リミッタト
ランジスタN102のドレイン側には、PN接合が存在
しているため、図20に示すように接合容量C102、
C104が形成されている。よって、チャージポンプの
動作開始時には、この接合容量C102、C104を充
放電した後に、初めて電流制限用のリミッタトランジス
タP102、N102が機能する。このため、前記接合
容量C102、C104に充電される電荷(以下オフセ
ット分の電荷)がローパスフィルタの充放電電荷に加算
されてしまう。
【0009】このオフセット分の電荷について以下に詳
細に説明する。チャージポンプにおいてpMOSトラン
ジスタ側で充電を行う場合を考える。仮に、接合容量C
102が全く存在しないときにはリミッタトランジスタ
P102とpMOSトランジスタP100との接点の電
位は、CHARGE信号が“L(Low )”になった瞬間に電源
電圧VDDから下がり、リミッタトランジスタP102の
動作電位に達する。この動作電位に達したときに流れる
電流が理想的な平均電流である。
【0010】一方、図20に示すように、リミッタトラ
ンジスタP102とpMOSトランジスタP100との
接点に接合容量C102が存在しているときは、図22
に示すように、CHARGE信号が“L”になっても、接合容
量C102からpMOSトランジスタP100を介して
ローパスフィルタ(LPF)に電荷が流れ出るまでは、
接点の電位はVDDと動作電位V1 の間の値を持つ。この
とき、例えpMOSトランジスタP100が五極管領域
で動作しているとしても、理想的な平均電流より大きな
図22に示すオーバシュート部分を含む電流がローパス
フィルタに流れてしまう。この余分な電流がオフセット
の原因であり、図22に示すオーバシュート内の斜線部
分が前記オフセット分の電荷に相当する。
【0011】前記DISCHARGE 信号及びCHARGE信号のパル
ス幅が十分大きいときは、前記接合容量C102からの
放電電荷によって、また接合容量C104への充電電荷
によってわずかな電流が流れても、実効的な平均電流
((充放電された電荷量)/(パルス幅))はほとんど
変わらない。しかし、パルス幅が小さくなるとわずかな
オフセット分の電荷によっても、実効的な平均電流が増
えてしまう。実効的な平均電流が増えると、PLLの系
の安定性を保つためにローパスフィルタ(LPF)の容
量を大きくする必要が生じ、ロックアップタイムやレイ
アウト面積の増大を招いてしまう。
【0012】そこで本発明は、前記課題に鑑みてなされ
たものであり、駆動信号のパルス幅が小さい場合であっ
てもPN接合部に存在する接合容量による充放電荷への
影響を減少でき、チャージポンプ充放電時における平均
電流のばらつきを押さえて、実効的な平均電流の前記パ
ルス幅に対する依存性を低減できるチャージポンプを提
供することを目的とする。
【0013】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係るチャージポンプは、複数のトランジス
タを有し、充放電を行う第1のサブチャージポンプと、
前記第1のサブチャージポンプと充放電用端子を共有
し、前記第1のサブチャージポンプを動作させた際に、
前記第1のサブチャージポンプを構成する前記トランジ
スタ間に存在するPN接合部の接合容量に蓄積された電
荷によって充電が行われたときはこの充電分の電荷を放
電し、前記接合容量に電荷を蓄積するために放電が行わ
れたときはこの放電分の電荷を充電する第2のサブチャ
ージポンプとを具備する。
【0014】このように構成されたチャージポンプによ
れば、充電時においては充電電荷となるPN接合部に存
在する接合容量からの放電電荷をほぼキャンセルするこ
とができ、また放電時においては放電電荷となる接合容
量への蓄積電荷をほぼキャンセルすることができる。こ
れにより、駆動信号のパルス幅が小さい場合であって
も、接合容量による充放電荷への影響を減少でき、チャ
ージポンプ充放電時における平均電流の増大を押さえ
て、実効的な平均電流の前記パルス幅に対する依存性を
低減することができる。
【0015】また、本発明に係るチャージポンプは、複
数のトランジスタを有し、充放電を行う第1のサブチャ
ージポンプと、前記第1のサブチャージポンプと充放電
用端子を共有し、前記第1のサブチャージポンプが充電
を行う際には、前記第1のサブチャージポンプの充電時
間より所定時間だけ短い時間充電を行い、前記第1のサ
ブチャージポンプが放電を行う際には、前記第1のサブ
チャージポンプの放電時間より所定時間だけ短い時間放
電を行う第2のサブチャージポンプとを具備する。
【0016】このように構成されたチャージポンプで
は、充電時において、第1のサブチャージポンプは前記
充電時間だけ充電を行い、第2のサブチャージポンプは
前記充電時間より所定時間だけ短い時間充電を行う。放
電時においては、第1のサブチャージポンプは前記放電
時間だけ放電を行い、第2のサブチャージポンプは前記
放電時間より所定時間だけ短い時間放電を行う。これに
より、チャージポンプ充放電時における平均電流のばら
つきを減少させ、実効的な平均電流の前記パルス幅に対
する依存性を低減することができる。
【0017】また、本発明に係るチャージポンプは、複
数のトランジスタを有し、充放電を行う第1の複数のサ
ブチャージポンプと、前記第1の複数のサブチャージポ
ンプと充放電用端子を共有し、前記第1の複数のサブチ
ャージポンプを動作させた際に、前記サブチャージポン
プを構成する前記トランジスタ間に存在するPN接合部
の接合容量に蓄積された電荷によって充電が行われたと
きはこの充電分の電荷を放電し、前記接合容量に電荷を
蓄積するために放電が行われたときはこの放電分の電荷
を充電する第2の複数のサブチャージポンプとを具備す
る。
【0018】このように構成されたチャージポンプによ
れば、充電時においては充電電荷となるPN接合部に存
在する接合容量からの放電電荷をほぼキャンセルするこ
とができ、また放電時においては放電電荷となる接合容
量への蓄積電荷をほぼキャンセルすることができる。こ
れにより、駆動信号のパルス幅が小さい場合であって
も、接合容量による充放電荷への影響を減少でき、チャ
ージポンプ充放電時における平均電流の増大を押さえ
て、実効的な平均電流の前記パルス幅に対する依存性を
低減することができる。
【0019】また、本発明に係るチャージポンプは、複
数のトランジスタを有し、充放電を行う第1の複数のサ
ブチャージポンプと、前記第1の複数のサブチャージポ
ンプと充放電用端子を共有し、前記第1の複数のサブチ
ャージポンプが充電を行う際には、前記第1の複数のサ
ブチャージポンプの充電時間より所定時間だけ短い時間
充電を行い、前記第1の複数のサブチャージポンプが放
電を行う際には、前記第1の複数のサブチャージポンプ
の放電時間より所定時間だけ短い時間放電を行う第2の
複数のサブチャージポンプとを具備する。
【0020】このように構成されたチャージポンプで
は、充電時において、第1の複数のサブチャージポンプ
は前記充電時間だけ充電を行い、第2の複数のサブチャ
ージポンプは前記充電時間より所定時間だけ短い時間充
電を行う。放電時においては、第1の複数のサブチャー
ジポンプは前記放電時間だけ放電を行い、第2の複数の
サブチャージポンプは前記放電時間より所定時間だけ短
い時間放電を行う。これにより、チャージポンプ充放電
時における平均電流のばらつきを減少させ、実効的な平
均電流の前記パルス幅に対する依存性を低減することが
できる。
【0021】また、本発明に係るチャージポンプは、複
数のトランジスタを有し、チャージ信号により充電を行
い、ディスチャージ信号により放電を行う第1のサブチ
ャージポンプと、前記第1のサブチャージポンプと充放
電用端子を共有し、前記第1のサブチャージポンプが前
記チャージ信号により充電を行った際に、前記第1のサ
ブチャージポンプを構成する前記トランジスタ間に存在
するPN接合部の接合容量に蓄積された電荷によって充
電が行われたときは、前記チャージ信号から生成される
パルス信号により放電を行い、前記第1のサブチャージ
ポンプが前記ディスチャージ信号により放電を行った際
に、前記接合容量に電荷を蓄積するために放電が行われ
たときは、前記ディスチャージ信号から生成されるパル
ス信号により充電を行う第2のサブチャージポンプとを
具備する。
【0022】このように構成されたチャージポンプによ
れば、充電時においては充電電荷となるPN接合部に存
在する接合容量からの放電電荷をほぼキャンセルするこ
とができ、また放電時においては放電電荷となる接合容
量への蓄積電荷をほぼキャンセルすることができる。こ
れにより、駆動信号のパルス幅が小さい場合であって
も、接合容量による充放電荷への影響を減少でき、チャ
ージポンプ充放電時における平均電流の増大を押さえ
て、実効的な平均電流の前記パルス幅に対する依存性を
低減することができる。
【0023】また、本発明に係るチャージポンプは、複
数のトランジスタを有し、第1のパルス幅を持つチャー
ジ信号により充電を行い、第2のパルス幅を持つディス
チャージ信号により放電を行う第1のサブチャージポン
プと、前記第1のサブチャージポンプと充放電用端子を
共有し、前記第1のサブチャージポンプが前記第1のパ
ルス幅を持つ前記チャージ信号により充電を行う際に
は、前記第1のパルス幅より所定幅だけ短い第3のパル
ス幅を持つパルス信号により充電を行い、前記第1のサ
ブチャージポンプが前記第2のパルス幅を持つ前記ディ
スチャージ信号により放電を行う際には、前記第2のパ
ルス幅より所定幅だけ短い第4のパルス幅を持つパルス
信号により放電を行う第2のサブチャージポンプとを具
備する。
【0024】このように構成されたチャージポンプで
は、充電時において、第1のサブチャージポンプは第1
のパルス幅を持つチャージ信号により充電を行い、第2
のサブチャージポンプは前記第1のパルス幅より所定幅
だけ短い第3のパルス幅を持つパルス信号により充電を
行う。放電時においては、第1のサブチャージポンプは
第2のパルス幅を持つディスチャージ信号により放電を
行い、第2のサブチャージポンプは前記第2のパルス幅
より所定幅だけ短い第4のパルス幅を持つパルス信号に
より放電を行う。これにより、チャージポンプ充放電時
における平均電流のばらつきを減少させ、実効的な平均
電流の前記パルス幅に対する依存性を低減することがで
きる。
【0025】また、本発明に係るチャージポンプは、第
1のpチャネルMOSトランジスタのソースに第2のp
チャネルMOSトランジスタのドレインが接続され、前
記第1のpチャネルMOSトランジスタのドレインに第
3のpチャネルMOSトランジスタのソースが接続さ
れ、前記第2のpチャネルMOSトランジスタのソース
に電源電圧が、前記第3のpチャネルMOSトランジス
タのドレインに充放電用端子が接続された充電部と、第
1のnチャネルMOSトランジスタのドレインに第2の
nチャネルMOSトランジスタのソースが接続され、前
記第1のnチャネルMOSトランジスタのソースに第3
のnチャネルMOSトランジスタのドレインが接続さ
れ、前記第2のnチャネルMOSトランジスタのドレイ
ンに接地電圧が、前記第3のnチャネルMOSトランジ
スタのソースに前記充放電用端子が接続された放電部と
を有する第1のサブチャージポンプを具備する。さら
に、第4のpチャネルMOSトランジスタのソースに第
5のpチャネルMOSトランジスタのドレインが接続さ
れ、前記第4のpチャネルMOSトランジスタのドレイ
ンに第6のpチャネルMOSトランジスタのソースが接
続され、前記第5のpチャネルMOSトランジスタのソ
ースに電源電圧が、前記第6のpチャネルMOSトラン
ジスタのドレインに前記充放電用端子が接続された充電
部と、第4のnチャネルMOSトランジスタのドレイン
に第5のnチャネルMOSトランジスタのソースが接続
され、前記第4のnチャネルMOSトランジスタのソー
スに第6のnチャネルMOSトランジスタのドレインが
接続され、前記第5のnチャネルMOSトランジスタの
ドレインに接地電圧が、前記第6のnチャネルMOSト
ランジスタのソースに前記充放電用端子が接続された放
電部とを有する第2のサブチャージポンプを具備する。
【0026】このように構成されたチャージポンプによ
れば、駆動信号のパルス幅が小さい場合であっても、接
合容量による充放電荷への影響を減少でき、チャージポ
ンプ充放電時における平均電流のばらつきを押さえて、
実効的な平均電流の前記パルス幅に対する依存性を低減
することができる。
【0027】
【発明の実施の形態】以下、図面を参照して、半導体記
憶装置、この半導体装置に形成されたPLL、このPL
Lが有するチャージポンプの順序で本発明の実施の形態
を説明する。
【0028】まず、チャージポンプを有するPLLを備
えた半導体記憶装置について説明する。
【0029】図1は、前記半導体記憶装置の構成を示す
ブロック図である。
【0030】この半導体記憶装置は、図1に示すよう
に、セルアレイ2と、入力レジスタ4と、デコーダ及び
コントローラ6と、センスアンプ8と、出力レジスタ1
0と、クロックバッファ12と、PLL14とを有して
いる。
【0031】前記セルアレイ2は、データを記憶するメ
モリセルがアレイ状に形成されたものである。入力レジ
スタ4は、アドレス信号及びコントロール信号を一時的
に記憶し、PLL14から供給されるクロック信号CL
KCに同期してこれらを出力する。デコーダ及びコント
ローラ6は、入力レジスタ4からアドレス信号及びコン
トロール信号を受け取り、これらの信号に基づいてセル
アレイ2内のメモリセルを選択する。センスアンプ8
は、選択されたメモリセルに記憶されたデータを読み出
す。出力レジスタ10は、センスアンプ8に読み出され
たデータを一時的に記憶し、PLL14から供給される
クロック信号CLKCに同期してこれらを出力する。
【0032】クロックバッファ12は、外部から供給さ
れるクロック信号CLKAを受け取り、このクロック信
号CLKAの電圧レベルをシフトするレベルシフタとし
て動作し、かつ半導体記憶装置内に同期用のクロック信
号を供給するためのドライバとして動作する。PLL1
4は、クロックバッファ12から出力されるクロック信
号CLKBの遅延をなくしそのタイミングを調整して、
調整後のクロック信号CLKCを入力レジスタ4及び出
力レジスタ10に供給する。
【0033】前述した半導体記憶装置の動作は次によう
になる。アドレス信号とコントロール信号が入力レジス
タ4に入力される。これらアドレス信号とコントロール
信号は、PLL14から供給されるクロック信号CLK
Cに同期して入力レジスタ4からデコーダ及びコントロ
ーラ6へ出力される。デコーダ及びコントローラ6は、
受け取ったアドレス信号とコントロール信号に基づい
て、読み出しまたは書き込みを行うセルアレイ2内のメ
モリセルを設定する。メモリセルに記憶されたデータ
は、センスアンプ8によって読み出され、出力レジスタ
10に一時的に記憶される。
【0034】また、外部から入力されるクロック信号C
LKAは、クロックバッファ12により、その電圧レベ
ルが半導体記憶装置内にて適合するようにシフトされ、
クロック信号CLKBとなる。このとき、クロック信号
CLKBは、クロックバッファ12によりそのタイミン
グが遅延される。
【0035】前記クロック信号CLKBはPLL14に
入力される。PLL14は、クロックバッファ12で遅
延されたクロック信号CLKBのタイミングを調整し、
調整後のクロック信号CLKCを入力レジスタ4、出力
レジスタ10に供給する。入力レジスタ4は、前述した
ように、受け取ったクロック信号CLKCに同期してア
ドレス信号とコントロール信号を出力する。出力レジス
タ10は、受け取ったクロック信号CLKCに同期し
て、記憶するデータを出力する。
【0036】以上説明したようにこの半導体記憶装置で
は、外部から入力されるクロック信号CLKAがクロッ
クバッファ12によって遅延される。しかし、PLL1
4により、クロックバッファ12による遅延は解消さ
れ、タイミング調整された同期用のクロック信号CLK
Cが形成される。このクロック信号CLKCは、入力レ
ジスタ4及び出力レジスタ10に供給され、半導体記憶
装置におけるデータ入出力の同期用クロック信号として
用いられる。
【0037】次に、前記半導体記憶装置に形成されたP
LL14について説明する。
【0038】図2は、半導体記憶装置内のPLL14の
構成を示すブロック図である。
【0039】図2に示すように、このPLL14は、位
相周波数比較器(PFD:Phase Frequency Detector)
16と、チャージポンプ(CHP:CHarge Pump )18
と、ローパスフィルタ(LPF:Low Pass Filter )2
0と、電圧制御発振器(VCO:Voltage Contorolled
Oscillator)22と、遅延回路24とを有している。
【0040】前記PLL14では、まず、クロックバッ
ファ12から入力されるクロック信号CLKBと、遅延
回路24にて遅延されたクロック信号CLKDとが位相
周波数比較器16により比較される。位相周波数比較器
16は、2つのクロック信号CLKB、CLKDの位相
差に応じて次のような信号を出力する。クロック信号C
LKBの位相に対してクロック信号CLKDの位相が遅
れているときは、タイミングを速くするためのUP信号
を出力する。一方、クロック信号CLKBの位相に対し
てクロック信号CLKDの位相が進んでいるときは、タ
イミングを遅らせるためのDOWN信号を出力する。
【0041】チャージポンプ18は、UP信号に従って
充電を、またDOWN信号に従って放電を行い、ローパ
スフィルタ20に蓄えられた電荷を制御する。ローパス
フィルタ20は、蓄えられた電荷に従って制御電圧EC
を電圧制御発振器22に出力する。電圧制御発振器22
は、制御電圧ECに応じて決定された発振周波数のクロ
ック信号CLKCを遅延回路24に出力する。遅延回路
24には、クロック信号CLKAが前記クロックバッフ
ァ12にて遅延される時間に相当する遅延時間TAが設
定されている。よって、遅延回路24は、クロック信号
CLKCを遅延時間TAだけ遅延したクロック信号CL
KDを位相周波数比較器16に出力する。以上により、
2つのクロック信号CLKB、CLKDの位相差に応じ
てタイミング調整されたクロック信号CLKCに対し
て、クロックバッファ12による遅延時間TAだけ遅延
されたクロック信号CLKDが位相周波数比較器16に
入力される。
【0042】さらに、位相周波数比較器16は、再び、
タイミング調整されたクロック信号CLKDとクロック
信号CLKBとを比較し、UP信号またはDOWN信号
を出力する。前記チャージポンプ18、ローパスフィル
タ20、電圧制御発振器22、及び遅延回路24は前述
した動作を繰り返し、タイミング調整されたクロック信
号CLKDを位相周波数比較器16に出力する。以上の
動作が繰り返されることにより、クロック信号CLKC
は、クロック信号CLKBに対してクロックバッファ1
2による遅延時間TAだけ進んだクロック信号となる。
以上説明したようにPLL14では、クロックバッファ
12にて遅延されたクロック信号CLKBの遅延が解消
され、タイミング調整されたクロック信号CLKCが生
成される。
【0043】次に、図2に示すPLL14内の位相周波
数比較器(PFD)16について説明する。
【0044】図3は、PLL14内の位相周波数比較器
16の構成を示す回路図である。図4は、位相周波数比
較器16の入出力を示すタイミングチャートである。
【0045】図3に示すように、位相周波数比較器16
は、フリップフロップF1、F2、NANDゲート回路
ND1〜ND5、インバータI1から構成されている。
そして、NANDゲート回路ND1の入力端子にはクロ
ック信号CLKBが入力され、NANDゲート回路ND
2の入力端子にはクロック信号CLKDが入力される。
NANDゲート回路ND4の出力端子からはUP信号が
出力され、インバータI1の出力端子からはDOWN信
号が出力される。
【0046】この位相周波数比較器16では、クロック
信号CLKBの位相とクロック信号CLKDの位相とが
比較され、その位相差に応じて次のような信号が出力さ
れる。図4に示すように、クロックCLKBの位相に対
してクロック信号CLKDの位相が遅れているときは、
これら2つのクロックの立ち下がりエッジの差のパルス
(UP信号)が出力される。一方、クロックCLKBの
位相に対してクロック信号CLKDの位相が進んでいる
ときは、これら2つのクロックの立ち下がりエッジの差
のパルス(DOWN信号)が出力される。
【0047】次に、図2に示すPLL14内のチャージ
ポンプ18について説明する。
【0048】図5は、PLL14内のチャージポンプ1
8の構成を示す回路図である。
【0049】このチャージポンプは、第1のチャージポ
ンプ(以下第1サブチャージポンプ)と第2のチャージ
ポンプ(以下第2サブチャージポンプ)の充放電用端子
を共有する2つのチャージポンプからなっている。
【0050】図5に示すように、前記第1サブチャージ
ポンプは以下のように構成される。pチャネルMOSト
ランジスタ(以下pMOSトランジスタ)P1のソース
は電源電圧源VDDに接続され、このpMOSトランジス
タP1のドレインはpMOSトランジスタP2のソース
に接続される。このpMOSトランジスタP2のドレイ
ンはpMOSトランジスタP3のソースに接続され、さ
らに、前記pMOSトランジスタp3のドレインはロー
パスフィルタ(LPF)20に接続される。
【0051】また、前記pMOSトランジスタp3のド
レインはnチャネルMOSトランジスタ(以下nMOS
トランジスタ)N1のドレインに接続され、このnMO
SトランジスタN1のソースはnMOSトランジスタN
2のドレインに接続される。前記nMOSトランジスタ
N2のソースはnMOSトランジスタN3のドレインに
接続され、このnMOSトランジスタN3のソースは基
準電圧源(GND)に接続される。
【0052】さらに、前記pMOSトランジスタP1の
ドレインとpMOSトランジスタP2のソースとの接続
点、及び前記nMOSトランジスタN2のソースとnM
OSトランジスタN3のドレインとの接続点にはPN接
合が存在するため、これらPN接合部にそれぞれ接合容
量C1、C2が形成されている。
【0053】また、pMOSトランジスタP4のソース
はVDDに接続され、このpMOSトランジスタP4のゲ
ートは前記pMOSトランジスタP1のゲートに、この
pMOSトランジスタP4のドレインはnMOSトラン
ジスタN4のドレインにそれぞれ接続される。前記pM
OSトランジスタP4のゲートとドレインは接続され、
また前記nMOSトランジスタN4のソースは基準電圧
源に接続される。
【0054】さらに、前記pMOSトランジスタP2の
ゲートには充電動作を制御するUP信号が入力され、p
MOSトランジスタP3のゲートにはENABLE信号の反転
信号であるENABLEバー信号が入力される。また、前記n
MOSトランジスタN1のゲートにはENABLE信号が入力
され、nMOSトランジスタN2のゲートには放電動作
を制御するDOWN信号が、nMOSトランジスタN3
のゲートにはVref 信号が入力される。
【0055】次に、前記第2サブチャージポンプは以下
のように構成される。pMOSトランジスタP5のソー
スは電源電圧源VDDに接続され、このpMOSトランジ
スタP5のドレインはpMOSトランジスタP6のソー
スに接続される。このpMOSトランジスタP6のドレ
インはpMOSトランジスタP7のソースに接続され、
さらに、前記pMOSトランジスタP7のドレインはロ
ーパスフィルタ(LPF)20に接続される。
【0056】また、前記pMOSトランジスタP7のド
レインはnMOSトランジスタN5のドレインに接続さ
れ、このnMOSトランジスタN5のソースはnMOS
トランジスタN6のドレインに接続される。前記nMO
SトランジスタN6のソースはnMOSトランジスタN
7のドレインに接続され、このnMOSトランジスタN
7のソースは基準電圧源(GND)に接続される。
【0057】さらに、前記pMOSトランジスタP5の
ドレインとpMOSトランジスタP6のソースとの接続
点、及び前記nMOSトランジスタN6のソースとnM
OSトランジスタN7のドレインとの接続点にはPN接
合が存在するため、これらPN接合部にそれぞれ接合容
量C3、C4が形成されている。
【0058】また、前記pMOSトランジスタP5のゲ
ートには、pMOSトランジスタP4のゲートが接続さ
れる。前記pMOSトランジスタP6のゲートには充電
動作を制御するPUP信号が入力され、pMOSトラン
ジスタP7のゲートにはENABLE信号の反転信号であるEN
ABLEバー信号が入力される。さらに、前記nMOSトラ
ンジスタN5のゲートにはENABLE信号が入力され、nM
OSトランジスタN6のゲートには放電動作を制御する
PDOWN信号が、nMOSトランジスタN7のゲート
にはVref 信号が入力される。
【0059】次に、前記チャージポンプ18の動作につ
いて説明する。
【0060】前記第1サブチャージポンプでは、図6の
上段に示すようなUP信号により、pMOSトランジス
タP2がパルス駆動されオンする。これにより、第1サ
ブチャージポンプは、UP信号のパルス幅に応じた電荷
をローパスフィルタ20に充電する。また、第1サブチ
ャージポンプでは、図7の上段に示すようなDOWN信
号により、nMOSトランジスタN2がパルス駆動され
オンする。これにより、第1サブチャージポンプは、D
OWN信号のパルス幅に応じた電荷をローパスフィルタ
20から放電する。
【0061】このときの充放電電荷とパルス幅との関係
は、pMOSトランジスタP2及びnMOSトランジス
タN2のソース側に位置する電流制限用のリミッタトラ
ンジスタP1及びリミッタトランジスタN3のサイズ
や、リミッタトランジスタN3とnMOSトランジスタ
N4に入力されるゲート電圧(Vref)で制御され設定さ
れる。
【0062】また、出力側のpMOSトランジスタP3
とnMOSトランジスタN1は、それぞれENABLEバー信
号とENABLE信号で制御され、スタンドバイ状態での貫通
電流を遮断する役目と動作時のスイッチングノイズを除
去するフィルタの役目を果たしている。
【0063】一方、前記第2サブチャージポンプでは、
第1サブチャージポンプがUP信号で駆動されるのとほ
ぼ同時に、前記UP信号の開始エッジをトリガにした図
6の下段に示すような所定のパルス幅のPDOWN信号
により、nMOSトランジスタN6がパルス駆動されオ
ンする。これにより、第2サブチャージポンプは、PD
OWN信号の所定のパルス幅に応じた電荷をローパスフ
ィルタ20から放電する。
【0064】また、前記第2サブチャージポンプでは、
第1サブチャージポンプがDOWN信号で駆動されるの
とほぼ同時に、前記DOWN信号の開始エッジをトリガ
にした図7の下段に示すような所定のパルス幅のPUP
信号により、pMOSトランジスタP6がパルス駆動さ
れオンする。これにより、第2サブチャージポンプは、
PUP信号の所定のパルス幅に応じた電荷をローパスフ
ィルタ20に充電する。
【0065】このときの充放電電荷とパルス幅との関係
は、前記第1サブチャージポンプと同様に、pMOSト
ランジスタP6及びnMOSトランジスタN6のソース
側に位置する電流制限用のリミッタトランジスタP5及
びN7のサイズや、リミッタトランジスタN7とnMO
SトランジスタN4に入力されるゲート電圧(Vref)で
制御され設定される。
【0066】また、出力側のpMOSトランジスタP7
とnMOSトランジスタN5は、それぞれENABLEバー信
号とENABLE信号で制御され、スタンドバイ状態での貫通
電流を遮断する役目と動作時のスイッチングノイズを除
去するフィルタの役目を果たしている。
【0067】前述のように動作する第1サブチャージポ
ンプ、第2サブチャージポンプから構成されるチャージ
ポンプ18の動作は次のようになる。チャージポンプ1
8の充電動作開始時には、電流制限用のリミッタトラン
ジスタP1のドレイン側の接合容量C1に蓄積された電
荷が放電された後に、リミッタトランジスタP1のドレ
インが動作電位となる。また、放電動作開始時には、電
流制限用のリミッタトランジスタN3のドレイン側の接
合容量C2に電荷が充電された後に、リミッタトランジ
スタN3のドレインが動作電位となる。これにより、リ
ミッタトランジスタP1、あるいはリミッタトランジス
タN3がオンして電流を制限する。よって、チャージポ
ンプ18の充電動作開始直後には、リミッタトランジス
タP1が機能せず、接合容量C1に蓄積されていた電荷
がローパスフィルタ20への充電電荷に加算されてしま
う。また、放電動作開始直後には、リミッタトランジス
タN3が機能せず、接合容量C2に蓄積される電荷がロ
ーパスフィルタ20からの放電電荷に加算されてしま
う。以下、この接合容量C1、C2の充放電電荷をオフ
セット分の電荷という。
【0068】なお前記接合容量は、PN接合があるとこ
ろには必ず存在する。よって、このチャージポンプ18
では、充電時における前記オフセット分の電荷の影響を
なくすために、図6の下段に示すPDOWN信号の所定
のパルス幅を前記オフセット分の電荷が放電される長さ
(時間)に設定する。同様に、放電時におけるオフセッ
ト分の電荷の影響をなくすために、図7の下段に示すP
UP信号の所定のパルス幅を前記オフセット分の電荷が
充電される長さ(時間)に設定する。すなわち、前記所
定のパルス幅を、接合容量C1、C2を充放電するのに
必要な時間の長さに設定する。
【0069】すなわち、このチャージポンプ18の充電
時には、図6に示すようなUP信号とPDOWN信号と
でほぼ同時に第1サブチャージポンプ、第2サブチャー
ジポンプをそれぞれ駆動する。すると、第1サブチャー
ジポンプでは、UP信号により、そのパルス幅に応じた
電荷がローパスフィルタ(LPF)20に流れて充電さ
れる。これと同時に、第2サブチャージポンプでは、P
DOWN信号により、所定のパルス幅に応じた電荷がロ
ーパスフィルタ20から放電される。これにより、接合
容量C1に蓄積されていたオフセット分の電荷が放電さ
れ、充電時において余分に充電されてしまうオフセット
分の電荷をほぼキャンセルすることができる。
【0070】一方、チャージポンプ18の放電時には、
図7に示すようなDOWN信号とPUP信号とでほぼ同
時に第1サブチャージポンプ、第2サブチャージポンプ
をそれぞれ駆動する。すると、第1サブチャージポンプ
では、DOWN信号により、そのパルス幅に応じた電荷
がローパスフィルタ20から放電される。これと同時
に、第2サブチャージポンプでは、PUP信号により、
所定のパルス幅に応じた電荷がローパスフィルタ20に
充電される。これにより、接合容量C2に蓄積されるオ
フセット分の電荷がローパスフィルタ20に充電され、
放電時において余分に放電されてしまうオフセット分の
電荷をほぼキャンセルすることができる。
【0071】また、前記UP信号からPDOWN信号を
生成する回路としては、図8に示すような回路を用いる
ことができる。この図8に示す回路では、UP信号はN
ORゲート回路30の第1端子に入力される。また、U
P信号は、ディレイ回路32、インバータ34により遅
延され反転されてNORゲート回路30の第2端子に入
力される。そして、NORゲート回路30により、第
1、第2端子に入力された信号の論理和が取られ反転さ
れて、図6に示したようなPDOWN信号が生成され
る。
【0072】また、前記DOWN信号からPUP信号を
生成する回路としては、図9に示すような回路を用いる
ことができる。この図9に示す回路では、DOWN信号
はNANDゲート回路36の第1端子に入力される。ま
た、DOWN信号は、ディレイ回路38、インバータ4
0により遅延され反転されてNANDゲート回路36の
第2端子に入力される。そして、NANDゲート回路3
6により、第1、第2端子に入力された信号の論理積が
取られ反転されて、図7に示したようなPUP信号が生
成される。このとき、生成されるPDOWN信号、及び
PUP信号の所定のパルス幅は、ディレイ回路とインバ
ータによる遅延時間によって決定される。
【0073】以上説明した図5に示すチャージポンプ1
8によれば、第1サブチャージポンプの入力パルス幅と
充放電電荷の関係は、図10に示すパルス幅に対して線
形的に増加する成分(図中の破線(IDEAL CASE))と充
放電電荷のオフセット分(図中のA)の重ね合わせで近
似でき、図10に示す実線(PRACTICAL CASE)のように
なる。ここで、第2サブチャージポンプの入力パルス幅
は所定幅に設定されている。また、この第2サブチャー
ジポンプは、第1サブチャージポンプが充電を行ってい
るときには放電を行い、第1サブチャージポンプが放電
を行っているときには充電を行う。したがって、第2サ
ブチャージポンプを構成するトランジスタのサイズと前
記入力パルス幅を適当に選択すれば、前記オフセット分
の電荷(図中のA)を充電時にも放電時にもほぼキャン
セルすることができ、前記入力パルス幅と充放電電荷の
関係を図10に示す破線(IDEAL CASE)のような理想的
な関係に近づけることができる。これにより、充放電時
における平均電流のパルス幅依存性を大幅に低減するこ
とができ、図10に示す破線(IDEAL CASE)のような理
想的な依存性に近づけることができる。
【0074】次に、図2に示すPLL14内のローパス
フィルタ(LPF)20について説明する。
【0075】図11は、PLL14内のローパスフィル
タ20の構成を示す回路図である。
【0076】この図11に示すように、ローパスフィル
タ20は、抵抗R10とコンデンサC10とで構成され
ている。このローパスフィルタ20では、チャージポン
プ18のスイッチングノイズの除去や、クロック信号C
LKBとクロック信号CLKDの位相差の積分、すなわ
ち前述したようにこれら2つのクロック信号の位相差に
応じた電荷の充放電が行われる。そして、ローパスフィ
ルタ20からは、電圧制御発振器22の発振周波数を制
御するための制御電圧ECが出力される。
【0077】前記コンデンサC10の容量の大きさはP
LLの系の安定性に重要な係わりを持っており、容量が
大きいほど系の安定性は良いが、大きすぎるとクロック
信号CLKBと同期するまでの時間(ロックアップタイ
ム)の増大やコンデンサC10を形成するためのレイア
ウト面積の増大などのデメリットが発生する。
【0078】次に、図2に示すPLL14内の電圧制御
発振器(VCO)22について説明する。
【0079】図12は、PLL14内の電圧制御発振器
22の構成を示すブロック図である。図13は、電圧制
御発振器22に含まれるVCOセルの構成を示す回路図
である。
【0080】図12に示すように、電圧制御発振器22
では、複数個(ここでは5個)のVCOセル22A〜2
2Eがリング状に接続されている。さらに、個々のVC
Oセルには、発振周波数を制御するための制御電圧(Co
ntrol Voltage )ECが入力されている。
【0081】図13に示すように、前記VCOセルは、
pMOSトランジスタP11〜P13、nMOSトラン
ジスタN11〜N13から構成されている。インバータ
を構成するpMOSトランジスタP13及びnMOSト
ランジスタN13のゲートには、前段のVCOセル内の
インバータの出力であるINA信号が入力される。イン
バータの出力であるOUTA信号は、次段のVCOセル
内のインバータのゲートに入力される。
【0082】このように構成された電圧制御発振器22
では、ローパスフィルタ20から出力される制御電圧E
Cによって、発振する周波数が制御される。制御電圧E
Cの電圧が上がると、電圧制御発振器22から出力され
るクロック信号CLKCの周波数は高くなる。一方、制
御電圧ECの電圧が下がると、電圧制御発振器22から
出力されるクロック信号CLKCの周波数は低くなる。
【0083】次に、図2に示すPLL14内の遅延回路
24について説明する。電圧制御発振器22と位相周波
数比較器16との間には、遅延回路24が設けられてい
る。この遅延回路24では、クロックバッファ12によ
り遅延される遅延時間TAだけ、入力されたクロック信
号CLKCが遅延される。そして、クロック信号CLK
Cに対して遅延時間TAだけ遅延されたクロック信号C
LKDが位相周波数比較器16に出力される。
【0084】以上説明したように、図5に示すチャージ
ポンプによれば、充放電時において余分に充放電されて
しまうPN接合部に存在する接合容量の電荷(接合容量
C1、C2の蓄積電荷)をほぼキャンセルすることによ
り、駆動信号のパルス幅が小さい場合であっても接合容
量C1、C2による充放電荷の影響を減少でき、チャー
ジポンプ充放電時における平均電流の増大を押さえて、
実効的な平均電流の前記パルス幅に対する依存性を低減
することができる。
【0085】また、前記チャージポンプを用いた図2に
示すPLLによれば、チャージポンプ充放電時における
実効的な平均電流の増加が押さえられることから、ロー
パスフィルタが持つコンデンサの容量を大きくする必要
はなく、これよりロックアップタイムやレイアウト面積
の増大を招くことがない。
【0086】また、前記PLLを用いた図1に示す半導
体記憶装置によれば、クロックバッファ12によって遅
延された同期用のクロック信号CLKBは、半導体記憶
装置に設けられたPLL14により、クロックバッファ
12による遅延が解消され、タイミング調整された同期
用のクロック信号CLKCが形成できる。
【0087】次に、本発明の別の実施の形態のチャージ
ポンプについて説明する。なお、このチャージポンプを
用いたPLLの構成は、前述した図2に示すPLLの構
成と同様である。さらに、このチャージポンプを有する
PLLを用いた半導体記憶装置の構成も、前述した図1
に示す半導体記憶装置と同様である。
【0088】図14は、本発明の別の実施の形態のチャ
ージポンプの構成を示す回路図である。
【0089】このチャージポンプは、第1のチャージポ
ンプ(以下第1サブチャージポンプ)と第2のチャージ
ポンプ(以下第2サブチャージポンプ)の充放電用端子
を共有する2つのチャージポンプからなっている。
【0090】図14に示すように、前記第1サブチャー
ジポンプは以下のように構成される。pMOSトランジ
スタP1のソースは電源電圧源VDDに接続され、このp
MOSトランジスタP1のドレインはpMOSトランジ
スタP2のソースに接続される。このpMOSトランジ
スタP2のドレインはpMOSトランジスタP3のソー
スに接続され、さらに、前記pMOSトランジスタP3
のドレインはローパスフィルタ(LPF)20に接続さ
れる。
【0091】また、前記pMOSトランジスタP3のド
レインはnMOSトランジスタN1のドレインに接続さ
れ、このnMOSトランジスタN1のソースはnMOS
トランジスタN2のドレインに接続される。前記nMO
SトランジスタN2のソースはnMOSトランジスタN
3のドレインに接続され、このnMOSトランジスタN
3のソースは基準電圧源(GND)に接続される。
【0092】さらに、前記pMOSトランジスタP1の
ドレインとpMOSトランジスタP2のソースとの接続
点、及び前記nMOSトランジスタN2のソースとnM
OSトランジスタN3のドレインとの接続点にはPN接
合が存在するため、これらPN接合部にそれぞれ接合容
量C1、C2が形成されている。
【0093】また、pMOSトランジスタP4のソース
はVDDに接続され、このpMOSトランジスタP4のゲ
ートは前記pMOSトランジスタP1のゲートに、この
pMOSトランジスタP4のドレインはnMOSトラン
ジスタN4のドレインにそれぞれ接続される。前記pM
OSトランジスタP4のゲートとドレインは接続され、
また前記nMOSトランジスタN4のソースは基準電圧
源に接続される。
【0094】さらに、前記pMOSトランジスタP2の
ゲートには充電動作を制御するUP信号が入力され、p
MOSトランジスタP3のゲートにはENABLE信号の反転
信号であるENABLEバー信号が入力される。また、前記n
MOSトランジスタN1のゲートにはENABLE信号が入力
され、nMOSトランジスタN2のゲートには放電動作
を制御するDOWN信号が、nMOSトランジスタN3
のゲートにはVref 信号が入力される。
【0095】次に、前記第2サブチャージポンプは以下
のように構成される。pMOSトランジスタP5のソー
スは電源電圧源VDDに接続され、このpMOSトランジ
スタP5のドレインはpMOSトランジスタP6のソー
スに接続される。このpMOSトランジスタP6のドレ
インはpMOSトランジスタP7のソースに接続され、
さらに、前記pMOSトランジスタP7のドレインはロ
ーパスフィルタ(LPF)20に接続される。
【0096】また、前記pMOSトランジスタP7のド
レインはnMOSトランジスタN5のドレインに接続さ
れ、このnMOSトランジスタN5のソースはnMOS
トランジスタN6のドレインに接続される。前記nMO
SトランジスタN6のソースはnMOSトランジスタN
7のドレインに接続され、このnMOSトランジスタN
7のソースは基準電圧源(GND)に接続される。
【0097】さらに、前記pMOSトランジスタP5の
ドレインとpMOSトランジスタP6のソースとの接続
点、及び前記nMOSトランジスタN6のソースとnM
OSトランジスタN7のドレインとの接続点にはPN接
合が存在するため、これらPN接合部にそれぞれ接合容
量C3、C4が形成されている。
【0098】また、前記pMOSトランジスタP5のゲ
ートには、pMOSトランジスタP4のゲートが接続さ
れる。前記pMOSトランジスタP6のゲートには充電
動作を制御するPUP信号が入力され、pMOSトラン
ジスタP7のゲートにはENABLEバー信号が入力される。
さらに、前記nMOSトランジスタN5のゲートにはEN
ABLE信号が入力され、nMOSトランジスタN6のゲー
トには放電動作を制御するPDOWN信号が、nMOS
トランジスタN7のゲートにはVref 信号が入力され
る。
【0099】次に、前述のように構成されたチャージポ
ンプの動作について説明する。
【0100】前記第1サブチャージポンプでは、図15
の上段に示すようなUP信号により、pMOSトランジ
スタP2がパルス駆動されオンする。これにより、第1
サブチャージポンプは、UP信号のパルス幅に応じた電
荷をローパスフィルタ20に充電する。また、第1サブ
チャージポンプでは、図16の上段に示すようなDOW
N信号により、nMOSトランジスタN2がパルス駆動
されオンする。これにより、第1サブチャージポンプ
は、DOWN信号のパルス幅に応じた電荷をローパスフ
ィルタ20から放電する。
【0101】このときの充放電電荷とパルス幅との関係
は、pMOSトランジスタP2及びnMOSトランジス
タN2のソース側に位置する電流制限用のリミッタトラ
ンジスタP1及びリミッタトランジスタN3のサイズ
や、リミッタトランジスタN3とnMOSトランジスタ
N4に入力されるゲート電圧(Vref)で制御され設定さ
れる。
【0102】また、出力側のpMOSトランジスタP3
とnMOSトランジスタN1は、それぞれENABLEバー信
号とENABLE信号で制御され、スタンドバイ状態での貫通
電流を遮断する役目と動作時のスイッチングノイズを除
去するフィルタの役目を果たしている。
【0103】一方、前記第2サブチャージポンプでは、
第1サブチャージポンプがUP信号で駆動されると、前
記UP信号の開始エッジをトリガにした図15の下段に
示すような、パルス幅がUP信号のパルス幅より所定幅
(td)小さいPUP信号により、pMOSトランジス
タP6がパルス駆動されオンする。言い換えると、UP
信号により第1サブチャージポンプの充電動作が開始す
ると、この開始からtd時間経過後に、PUP信号によ
りpMOSトランジスタP6がパルス駆動されオンす
る。これにより、第2サブチャージポンプは、PUP信
号のパルス幅に応じた電荷をローパスフィルタ20に充
電する。
【0104】また、前記第2サブチャージポンプでは、
第1サブチャージポンプがDOWN信号で駆動される
と、前記DOWN信号の開始エッジをトリガにした図1
6の下段に示すような、パルス幅がDOWN信号のパル
ス幅より所定幅(td)小さいPDOWN信号でnMO
SトランジスタN6がパルス駆動されオンする。言い換
えると、DOWN信号により第1サブチャージポンプの
放電動作が開始すると、この開始からtd時間経過後
に、PDOWN信号によりpMOSトランジスタN6が
パルス駆動されオンする。これにより、第2サブチャー
ジポンプは、PDOWN信号のパルス幅に応じた電荷を
ローパスフィルタ20から放電する。
【0105】ここで、チャージポンプ18の動作開始時
には、電流制限用のリミッタトランジスタP1、N3の
ドレイン側の接合容量C1、C2を放電あるいは充電し
た後に、リミッタトランジスタP1、N3のドレインが
動作電位となる。これにより、リミッタトランジスタP
1、N3がオンして電流を制限する。よって、チャージ
ポンプ18の動作開始直後には、リミッタトランジスタ
P1、N3が機能せず、接合容量C1に蓄積されていた
電荷を放電する電流、あるいは接合容量C2を充電する
電流が、ローパスフィルタ20に対する充電用電流ある
いは放電用電流に加算されてしまう。以下、前記実施の
形態と同様に、この接合容量C1、C2の充放電電荷を
オフセット分の電荷という。
【0106】なお前記接合容量は、PN接合があるとこ
ろには必ず存在する。よって、このチャージポンプ18
では、前記オフセット分の電荷の影響をなくすために、
充電時においては、前記第1サブチャージポンプがUP
信号により充電を行い、前記第2サブチャージポンプが
UP信号のパルス幅より所定幅だけ短いパルス幅を持つ
PUP信号により充電を行う。放電時においては、前記
第1のサブチャージポンプがDOWN信号により放電を
行い、前記第2サブチャージポンプがDOWN信号のパ
ルス幅より所定幅だけ短いパルス幅を持つPDOWN信
号により放電を行う。
【0107】このときの充放電電荷とパルス幅との関係
は、pMOSトランジスタP6及びnMOSトランジス
タN6のソース側に位置する電流制限用のリミッタトラ
ンジスタP5及びリミッタトランジスタN7のサイズ
や、リミッタトランジスタN7とpMOSトランジスタ
N4に入力されるゲート電圧(Vref)で制御され設定さ
れる。
【0108】また、出力側のpMOSトランジスタP7
とnMOSトランジスタN5は、それぞれENABLEバー信
号とENABLE信号で制御され、スタンドバイ状態での貫通
電流を遮断する役目と動作時のスイッチングノイズを除
去するフィルタの役目を果たしている。
【0109】すなわち、このチャージポンプの充電時に
は、図15に示すようなUP信号とPUP信号とで第1
サブチャージポンプ、第2サブチャージポンプをそれぞ
れ駆動する。すると、第1サブチャージポンプでは、U
P信号により、接合容量C1に蓄積されていた電荷のロ
ーパスフィルタ20への出力が開始され、UP信号のパ
ルス幅に応じた電荷がローパスフィルタ20に充電され
る。第2サブチャージポンプでは、UP信号のパルス幅
より所定幅(td)だけ短いパルス幅を持つPUP信号
により、充電動作が開始される。そして、PUP信号に
より接合容量C3に蓄積されていた電荷のローパスフィ
ルタ20への出力が開始され、PUP信号のパルス幅に
応じた電荷がローパスフィルタ20に充電される。これ
により、チャージポンプ18において、動作開始時にお
ける平均電流のばらつきを押さえることができる。ここ
で、前記所定幅(td)は、動作開始時における平均電
流の最大値と最小値との差が小さくなるように設定す
る。
【0110】一方、チャージポンプの放電時には、図1
6に示すようなDOWN信号とPDOWN信号とで第1
サブチャージポンプ、第2サブチャージポンプをそれぞ
れ駆動する。すると、第1サブチャージポンプでは、D
OWN信号により、接合容量C2に電荷を蓄積するため
の電流のローパスフィルタ20からの引き込みが開始さ
れ、DOWN信号のパルス幅に応じた電荷がローパスフ
ィルタ20から放電される。第2サブチャージポンプで
は、DOWN信号のパルス幅より所定幅(td)だけ短
いパルス幅を持つPDOWN信号により、放電動作が開
始される。そして、PDOWN信号により接合容量C4
に電荷を蓄積するための電流のローパスフィルタ20か
らの引き込みが開始され、PDOWN信号のパルス幅に
応じた電荷がローパスフィルタ20から放電される。こ
れにより、チャージポンプ18において、動作開始時に
おける平均電流のばらつきを押さえることができる。こ
こで、前記所定幅(td)は、前述と同様に動作開始時
における平均電流の最大値と最小値との差が小さくなる
ように設定する。なお、前記UP信号やDOWN信号の
パルス幅が所定幅(td)より短いときは、PUP信号
やPDOWN信号のパルス幅は0となる。
【0111】また、前記UP信号からPUP信号を生成
する回路としては、図18に示すような回路を用いるこ
とができる。この図18に示すように、UP信号は、N
ORゲート回路42の第1端子に入力される。また、U
P信号は、ディレイ回路44によりtd時間遅延されて
NORゲート回路42の第2端子に入力される。そし
て、NORゲート回路42により、第1、第2端子に入
力された信号の論理和が取られ反転され、さらにインバ
ータ46により反転されて、図15に示したようなPU
P信号が生成される。
【0112】また、前記DOWN信号からPDOWN信
号を生成する回路としては、図19に示すような回路を
用いることができる。この図19に示すように、DOW
N信号は、NANDゲート回路48の第1端子に入力さ
れる。また、DOWN信号は、ディレイ回路50により
td時間遅延されてNANDゲート回路48の第2端子
に入力される。そして、NANDゲート回路48によ
り、第1、第2端子に入力された信号の論理積が取られ
反転され、さらにインバータ52により反転されて、図
16に示したようなPDOWN信号が生成される。
【0113】前記第1サブチャージポンプにおける駆動
信号のパルス幅と出力あるいは入力される平均電流との
関係は、図17に示す破線(sub-CHP1)のようになる。
これは、以下の理由による。前述したように、第1チャ
ージポンプの動作開始時から所定時間が経過するまで
は、リミッタトランジスタP1、N3のドレイン側の接
合容量であるコンデンサC1からの放電のために、ある
いはコンデンサC2を充電するために、一気に大きな電
流が流れる。このとき、リミッタトランジスタP1、N
3は機能せず、充放電電流は制限されない状態にある。
前記所定時間が経過すると、コンデンサC1からの放
電、あるいはコンデンサC2への充電が終了し、接点の
電位が上昇又は下降してリミッタトランジスタP1、N
3の動作電位となる。これにより、リミッタトランジス
タP1、N3が機能し始めて一定の平均電流に制限され
る。
【0114】一方、第2サブチャージポンプにおけるパ
ルス幅と平均電流との関係は、図17に示す破線(sub-
CHP2)のようになる。これも、同様に以下の理由によ
る。第1サブチャージポンプの場合と同様に、動作開始
時から所定時間が経過するまでは、リミッタトランジス
タP5、N7のドレイン側の接合容量であるコンデンサ
C3からの放電のために、あるいはコンデンサC4を充
電するために、一気に大きな電流が流れる。このとき、
リミッタトランジスタP5、N7は機能せず、充放電電
流は制限されない状態にある。前記所定時間が経過する
と、コンデンサC3からの放電、あるいはコンデンサC
4への充電が終了し、接点の電位が上昇又は下降してリ
ミッタトランジスタP5、N7の動作電位となる。これ
により、リミッタトランジスタP5、N7が機能し始め
て一定の平均電流に制限される。チャージポンプ全体の
パルス幅と平均電流との関係は、破線(sub-CHP1)と破
線(sub-CHP2)の重ね合わせであるため、図17に示す
実線のようになる。
【0115】なお、図1に示す従来のチャージポンプの
パルス幅と平均電流との関係は、図17に示す一点鎖線
のようになる。この従来の特性と比較すればわかるよう
に、パルス幅の小さいとき(0<パルス幅<td)の実
施の形態のチャージポンプの平均電流の最大値は従来の
平均電流に比べて減少させることができる。
【0116】このように別の実施の形態では、チャージ
ポンプが第1サブチャージポンプ、第2サブチャージポ
ンプの2つのサブチャージポンプで構成される。そし
て、充電時においては、前記第1サブチャージポンプが
第1のパルス幅を持つ駆動信号により充電を行い、前記
第2サブチャージポンプが前記第1のパルス幅より所定
幅だけ短いパルス幅を持つ駆動信号により充電を行う。
放電時においては、前記第1のサブチャージポンプが第
2のパルス幅を持つ駆動信号により放電を行い、前記第
2サブチャージポンプが前記第2のパルス幅より所定幅
だけ短いパルス幅を持つ駆動信号により放電を行う。
【0117】以上説明したように、図14に示すチャー
ジポンプによれば、充電時においては第1サブチャージ
ポンプが動作する充電時間より所定時間だけ短い時間第
2のサブチャージポンプが充電を行い、放電時において
は第1サブチャージポンプが動作する放電時間より所定
時間だけ短い時間第2のサブチャージポンプが放電を行
うことにより、駆動信号のパルス幅が小さい場合であっ
てもPN接合部に存在する接合容量による充放電荷の影
響を減少させ、チャージポンプ充放電時における平均電
流のばらつきを押さえて、実効的な平均電流の前記パル
ス幅に対する依存性を低減することができる。
【0118】なお、前述した実施の形態では、第1サブ
チャージポンプを駆動するための駆動信号の開始エッジ
をトリガとして、第2サブチャージポンプを駆動するた
めの所定のパルス幅をもつ駆動信号を生成したが、前記
駆動信号の終了エッジ、または開始エッジ及び終了エッ
ジの両方をトリガとして第2サブチャージポンプを駆動
するための駆動信号を生成してもよい。また、前述した
別の実施の形態では、第1サブチャージポンプを駆動す
るための駆動信号の開始エッジをトリガとして、第2サ
ブチャージポンプを駆動するための所定時間だけ短いパ
ルス幅をもつ駆動信号を生成したが、前記駆動信号の終
了エッジ、または開始エッジ及び終了エッジの両方をト
リガとして第2サブチャージポンプを駆動するための駆
動信号を生成してもよい。
【0119】さらに、前述した実施の形態及び別の実施
の形態では、第1サブチャージポンプと第2サブチャー
ジポンプの2つのチャージポンプからなる場合について
説明したが、サブチャージポンプの数は2つに限るわけ
ではなく、3つ以上のサブチャージポンプで構成される
場合にも、本発明を適用することができる。
【0120】また、図14の前記チャージポンプを用い
た図2に示すPLLによれば、チャージポンプ充放電時
における実効的な平均電流の増加が押さえられることか
ら、ローパスフィルタが持つコンデンサの容量を大きく
する必要はなく、これよりロックアップタイムやレイア
ウト面積の増大を招くことがない。
【0121】また、前記PLLを用いた図1に示す半導
体記憶装置によれば、クロックバッファ12によって遅
延された同期用のクロック信号CLKBは、半導体記憶
装置に設けられたPLL14により、クロックバッファ
12による遅延が解消され、タイミング調整された同期
用のクロック信号CLKCが形成できる。
【0122】以上述べたように本発明によれば、駆動信
号のパルス幅が小さい場合であってもPN接合部に存在
する接合容量による充放電荷への影響を減少でき、チャ
ージポンプ充放電時における平均電流のばらつきを押さ
えて、実効的な平均電流の前記パルス幅に対する依存性
を低減できるチャージポンプが提供できる。
【0123】
【発明の効果】以上述べたように本発明によれば、駆動
信号のパルス幅が小さい場合であってもPN接合部に存
在する接合容量による充放電荷への影響を減少でき、チ
ャージポンプ充放電時における平均電流のばらつきを押
さえて、実効的な平均電流の前記パルス幅に対する依存
性を低減できるチャージポンプを提供することが可能で
ある。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態の半導体記憶装置
の構成を示すブロック図である。
【図2】図2は、図1に示す半導体記憶装置内のPLL
の構成を示すブロック図である。
【図3】図3は、図2に示すPLL内の位相周波数比較
器の構成を示す回路図である。
【図4】図4は、図3に示す位相周波数比較器の入出力
を示すタイミングチャートである。
【図5】図5は、図2に示すPLL内のチャージポンプ
の構成を示す回路図である。
【図6】図6は、図5に示すチャージポンプを充電動作
させるための駆動波形を示す図である。
【図7】図7は、図5に示すチャージポンプを放電動作
させるための駆動波形を示す図である。
【図8】図8は、図6に示す駆動波形を生成する回路図
である。
【図9】図9は、図7に示す駆動波形を生成する回路図
である。
【図10】図10は、図5に示すチャージポンプにおけ
る駆動信号のパルス幅と充放電電荷、平均電流との関係
を示す図である。
【図11】図11は、図2に示すPLL内のローパスフ
ィルタの構成を示す回路図である。
【図12】図12は、図2に示すPLL内の電圧制御発
振器の構成を示すブロック図である。
【図13】図13は、図12に示す電圧制御発振器内に
含まれるVCOセルの構成を示す回路図である。
【図14】図14は、本発明の別の実施の形態のチャー
ジポンプの構成を示す回路図である。
【図15】図15は、図14に示すチャージポンプを充
電動作させるための駆動波形を示す図である。
【図16】図16は、図14に示すチャージポンプを放
電動作させるための駆動波形を示す図である。
【図17】図17は、図14に示すチャージポンプにお
ける駆動信号のパルス幅と平均電流との関係を示す図で
ある。
【図18】図18は、図15に示す駆動波形を生成する
回路図である。
【図19】図19は、図16に示す駆動波形を生成する
回路図である。
【図20】図20は、従来のチャージポンプの構成例を
示す回路図である。
【図21】図21は、図20に示すチャージポンプを動
作させるための駆動波形を示す図である。
【図22】図22は、図20に示すチャージポンプの充
電動作時における充電電流及び接点電位を示す図であ
る。
【符号の説明】
2…セルアレイ 4…入力レジスタ 6…デコーダ及びコントローラ 8…センスアンプ 10…出力レジスタ 12…クロックバッファ 14…PLL(Phase Locked Loop ) 16…位相周波数比較器(PFD:Phase Frequency De
tector) 18…チャージポンプ(CHP:CHarge Pump ) 20…ローパスフィルタ(LPF:Low Pass Filter ) 22…電圧制御発振器(VCO:Voltage Contorolled
Oscillator) 22A〜22E…VCOセル 24…遅延回路 30、42…NORゲート回路 32、38、44、50…ディレイ回路 34、40、46、52…インバータ 36、48…NANDゲート回路 C1〜C4…接合容量 C10…コンデンサ F1、F2…フリップフロップ I1…インバータ N1〜N7、N11〜N13…nチャネルMOSトラン
ジスタ ND1〜ND5…NANDゲート回路 P1〜P7、P11〜P13…pチャネルMOSトラン
ジスタ R10…抵抗

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 複数のトランジスタを有し、充放電を行
    う第1のサブチャージポンプと、 前記第1のサブチャージポンプと充放電用端子を共有
    し、前記第1のサブチャージポンプを動作させた際に、
    前記第1のサブチャージポンプを構成する前記トランジ
    スタ間に存在するPN接合部の接合容量に蓄積された電
    荷によって充電が行われたときはこの充電分の電荷を放
    電し、前記接合容量に電荷を蓄積するために放電が行わ
    れたときはこの放電分の電荷を充電する第2のサブチャ
    ージポンプと、 を具備することを特徴とするチャージポンプ。
  2. 【請求項2】 前記第1のサブチャージポンプの充放電
    時間が、前記接合容量の蓄積電荷を充放電する時間より
    も長い時間に相当するパルス幅を持つ信号で設定され、
    前記第2のサブチャージポンプの充放電時間が前記接合
    容量の蓄積電荷を充放電する時間に相当するパルス幅を
    持つ信号で設定されることを特徴とする請求項1に記載
    のチャージポンプ。
  3. 【請求項3】 複数のトランジスタを有し、充放電を行
    う第1のサブチャージポンプと、 前記第1のサブチャージポンプと充放電用端子を共有
    し、前記第1のサブチャージポンプが充電を行う際に
    は、前記第1のサブチャージポンプの充電時間より所定
    時間だけ短い時間充電を行い、前記第1のサブチャージ
    ポンプが放電を行う際には、前記第1のサブチャージポ
    ンプの放電時間より所定時間だけ短い時間放電を行う第
    2のサブチャージポンプと、 を具備することを特徴とするチャージポンプ。
  4. 【請求項4】 前記所定時間は、前記第1のサブチャー
    ジポンプ及び前記第2のサブチャージポンプが充放電を
    行う際に、充放電時間に前記第1のサブチャージポンプ
    及び前記第2のサブチャージポンプによって充放電され
    る平均電流の充放電時間依存性が最小になるように設定
    されることを特徴とする請求項3に記載のチャージポン
    プ。
  5. 【請求項5】 複数のトランジスタを有し、充放電を行
    う第1の複数のサブチャージポンプと、 前記第1の複数のサブチャージポンプと充放電用端子を
    共有し、前記第1の複数のサブチャージポンプを動作さ
    せた際に、前記サブチャージポンプを構成する前記トラ
    ンジスタ間に存在するPN接合部の接合容量に蓄積され
    た電荷によって充電が行われたときはこの充電分の電荷
    を放電し、前記接合容量に電荷を蓄積するために放電が
    行われたときはこの放電分の電荷を充電する第2の複数
    のサブチャージポンプと、 を具備することを特徴とするチャージポンプ。
  6. 【請求項6】 前記第1の複数のチャージポンプの充放
    電時間が、前記接合容量の蓄積電荷を充放電する時間よ
    りも長い時間に相当するパルス幅を持つ信号で設定さ
    れ、前記第2の複数のサブチャージポンプの充放電時間
    が前記接合容量の蓄積電荷を充放電する時間に相当する
    パルス幅を持つ信号で設定されることを特徴とする請求
    項5に記載のチャージポンプ。
  7. 【請求項7】 複数のトランジスタを有し、充放電を行
    う第1の複数のサブチャージポンプと、 前記第1の複数のサブチャージポンプと充放電用端子を
    共有し、前記第1の複数のサブチャージポンプが充電を
    行う際には、前記第1の複数のサブチャージポンプの充
    電時間より所定時間だけ短い時間充電を行い、前記第1
    の複数のサブチャージポンプが放電を行う際には、前記
    第1の複数のサブチャージポンプの放電時間より所定時
    間だけ短い時間放電を行う第2の複数のサブチャージポ
    ンプと、を具備することを特徴とするチャージポンプ。
  8. 【請求項8】 前記所定時間は、前記第1の複数のサブ
    チャージポンプ及び前記第2の複数のサブチャージポン
    プが充放電を行う際に、充放電時間に前記第1の複数の
    サブチャージポンプ及び前記第2の複数のサブチャージ
    ポンプによって充放電される平均電流の充放電時間依存
    性が最小になるように設定されることを特徴とする請求
    項7に記載のチャージポンプ。
  9. 【請求項9】 複数のトランジスタを有し、チャージ信
    号により充電を行い、ディスチャージ信号により放電を
    行う第1のサブチャージポンプと、 前記第1のサブチャージポンプと充放電用端子を共有
    し、前記第1のサブチャージポンプが前記チャージ信号
    により充電を行った際に、前記第1のサブチャージポン
    プを構成する前記トランジスタ間に存在するPN接合部
    の接合容量に蓄積された電荷によって充電が行われたと
    きは、前記チャージ信号から生成されるパルス信号によ
    り放電を行い、前記第1のサブチャージポンプが前記デ
    ィスチャージ信号により放電を行った際に、前記接合容
    量に電荷を蓄積するために放電が行われたときは、前記
    ディスチャージ信号から生成されるパルス信号により充
    電を行う第2のサブチャージポンプと、 を具備することを特徴とするチャージポンプ。
  10. 【請求項10】 前記第1のサブチャージポンプの充放
    電時間が、前記接合容量の蓄積電荷を充放電する時間よ
    りも長い時間に相当するパルス幅を持つ前記チャージ信
    号あるいはディスチャージ信号で設定され、前記第2の
    サブチャージポンプの充放電時間が前記接合容量の蓄積
    電荷を充放電する時間に相当するパルス幅を持つ前記パ
    ルス信号で設定されることを特徴とする請求項9に記載
    のチャージポンプ。
  11. 【請求項11】 複数のトランジスタを有し、第1のパ
    ルス幅を持つチャージ信号により充電を行い、第2のパ
    ルス幅を持つディスチャージ信号により放電を行う第1
    のサブチャージポンプと、前記第1のサブチャージポン
    プと充放電用端子を共有し、前記第1のサブチャージポ
    ンプが前記第1のパルス幅を持つ前記チャージ信号によ
    り充電を行う際には、前記第1のパルス幅より所定幅だ
    け短い第3のパルス幅を持つパルス信号により充電を行
    い、前記第1のサブチャージポンプが前記第2のパルス
    幅を持つ前記ディスチャージ信号により放電を行う際に
    は、前記第2のパルス幅より所定幅だけ短い第4のパル
    ス幅を持つパルス信号により放電を行う第2のサブチャ
    ージポンプと、 を具備することを特徴とするチャージポンプ。
  12. 【請求項12】 前記所定幅は、前記第1のサブチャー
    ジポンプ及び前記第2のサブチャージポンプが充放電を
    行う際に、充放電時間に前記第1のサブチャージポンプ
    及び前記第2のサブチャージポンプによって充放電され
    る平均電流の充放電時間依存性が最小になるように設定
    されることを特徴とする請求項11に記載のチャージポ
    ンプ。
  13. 【請求項13】 第1のpチャネルMOSトランジスタ
    のソースに第2のpチャネルMOSトランジスタのドレ
    インが接続され、前記第1のpチャネルMOSトランジ
    スタのドレインに第3のpチャネルMOSトランジスタ
    のソースが接続され、前記第2のpチャネルMOSトラ
    ンジスタのソースに電源電圧が、前記第3のpチャネル
    MOSトランジスタのドレインに充放電用端子が接続さ
    れた充電部と、第1のnチャネルMOSトランジスタの
    ドレインに第2のnチャネルMOSトランジスタのソー
    スが接続され、前記第1のnチャネルMOSトランジス
    タのソースに第3のnチャネルMOSトランジスタのド
    レインが接続され、前記第2のnチャネルMOSトラン
    ジスタのドレインに接地電圧が、前記第3のnチャネル
    MOSトランジスタのソースに前記充放電用端子が接続
    された放電部とを有する第1のサブチャージポンプと、 第4のpチャネルMOSトランジスタのソースに第5の
    pチャネルMOSトランジスタのドレインが接続され、
    前記第4のpチャネルMOSトランジスタのドレインに
    第6のpチャネルMOSトランジスタのソースが接続さ
    れ、前記第5のpチャネルMOSトランジスタのソース
    に電源電圧が、前記第6のpチャネルMOSトランジス
    タのドレインに前記充放電用端子が接続された充電部
    と、第4のnチャネルMOSトランジスタのドレインに
    第5のnチャネルMOSトランジスタのソースが接続さ
    れ、前記第4のnチャネルMOSトランジスタのソース
    に第6のnチャネルMOSトランジスタのドレインが接
    続され、前記第5のnチャネルMOSトランジスタのド
    レインに接地電圧が、前記第6のnチャネルMOSトラ
    ンジスタのソースに前記充放電用端子が接続された放電
    部とを有する第2のサブチャージポンプと、 を具備することを特徴とするチャージポンプ。
  14. 【請求項14】 前記第1のサブチャージポンプを動作
    させるためのパルス信号の開始エッジを、前記第2のサ
    ブチャージポンプの動作を開始させる契機として用いる
    クレーム1又は13に記載のチャージポンプ。
JP27115598A 1997-09-30 1998-09-25 チャージポンプ Expired - Fee Related JP3515382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27115598A JP3515382B2 (ja) 1997-09-30 1998-09-25 チャージポンプ
US09/163,084 US6415007B1 (en) 1997-09-30 1998-09-29 Charge pump having two sub charge pumps which include a common charge/discharge terminal

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-267345 1997-09-30
JP26734597 1997-09-30
JP27115598A JP3515382B2 (ja) 1997-09-30 1998-09-25 チャージポンプ

Publications (2)

Publication Number Publication Date
JPH11168377A true JPH11168377A (ja) 1999-06-22
JP3515382B2 JP3515382B2 (ja) 2004-04-05

Family

ID=26547832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27115598A Expired - Fee Related JP3515382B2 (ja) 1997-09-30 1998-09-25 チャージポンプ

Country Status (2)

Country Link
US (1) US6415007B1 (ja)
JP (1) JP3515382B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008895A1 (ja) * 2003-07-18 2005-01-27 Fujitsu Limited チャージポンプ回路
KR100818799B1 (ko) 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625765B1 (en) * 1999-03-31 2003-09-23 Cypress Semiconductor Corp. Memory based phase locked loop
JP3734408B2 (ja) * 2000-07-03 2006-01-11 シャープ株式会社 半導体記憶装置
DE10032248B4 (de) * 2000-07-03 2005-02-17 Xignal Technologies Ag Steuerbare Stromquelle
EP1229657A1 (en) * 2001-02-02 2002-08-07 Alcatel Charge pump
US6717446B1 (en) * 2002-09-16 2004-04-06 National Semiconductor Corporation High speed programmable charge-pump with low charge injection
US6801025B2 (en) * 2002-11-07 2004-10-05 International Business Machines Corporation Method and apparatus for control of voltage regulation
DE102007001934B3 (de) * 2007-01-12 2008-07-31 Texas Instruments Deutschland Gmbh Phasenregelkreis
US7514985B2 (en) * 2007-01-30 2009-04-07 Richwave Technology Corp. Fast turn on and off speed in PLL cascoded charge pump
KR100910863B1 (ko) * 2007-12-27 2009-08-06 주식회사 하이닉스반도체 차지 펌핑 회로와 이를 이용한 클럭 동기화 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202690A (ja) * 1993-12-28 1995-08-04 Toshiba Corp クロック信号発生回路
JP2877196B2 (ja) * 1996-03-28 1999-03-31 日本電気株式会社 チャージポンプ回路およびそれを備えた位相同期回路
JP3481051B2 (ja) * 1996-06-19 2003-12-22 富士通株式会社 チャージポンプ回路、および、該チャージポンプ回路を有するpll回路並びに半導体集積回路
JPH1098380A (ja) * 1996-09-24 1998-04-14 Mitsubishi Electric Corp Pll回路
JPH10224212A (ja) * 1997-02-05 1998-08-21 Mitsubishi Electric Corp フェイズロックループ回路
US5831484A (en) * 1997-03-18 1998-11-03 International Business Machines Corporation Differential charge pump for phase locked loop circuits
US5825640A (en) * 1997-06-30 1998-10-20 Motorola, Inc. Charge pump circuit and method
JP4000215B2 (ja) * 1998-03-24 2007-10-31 株式会社ルネサステクノロジ 充放電電流発生回路、チャージポンプ回路、pll回路およびパルス幅変調回路
US6107849A (en) * 1998-08-25 2000-08-22 Cadence Design Systems, Inc. Automatically compensated charge pump
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008895A1 (ja) * 2003-07-18 2005-01-27 Fujitsu Limited チャージポンプ回路
KR100818799B1 (ko) 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프

Also Published As

Publication number Publication date
JP3515382B2 (ja) 2004-04-05
US6415007B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR940001724B1 (ko) 위상동기회로
US6954092B2 (en) Charge pump circuit and PLL circuit using same
US7135900B2 (en) Phase locked loop with adaptive loop bandwidth
US6369660B1 (en) Circuit and method for preventing runaway in a phase lock loop
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US7602223B2 (en) Delay-locked loop circuit and method of generating multiplied clock therefrom
KR100319607B1 (ko) 아날로그 디엘엘회로
US6844762B2 (en) Capacitive charge pump
JP3360667B2 (ja) 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置
US6765976B1 (en) Delay-locked loop for differential clock signals
JP3313998B2 (ja) 位相同期回路
JP2009065633A (ja) 半導体装置及びその駆動方法
KR20100052033A (ko) 반도체 메모리 장치
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
JP3515382B2 (ja) チャージポンプ
JPH1079191A (ja) 半導体メモリ装置の内部昇圧電圧発生器
US6150879A (en) Semiconductor apparatus for use in low voltage power supply
US6067336A (en) Charge pump circuit
CN101753137B (zh) 具有启动电路的锁相环
US6407596B1 (en) Apparatus and method for a clock period subdivider
JPWO2006129396A1 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
JPH11355134A (ja) 位相同期回路
JP2001177400A (ja) チャージポンプ回路
US7777541B1 (en) Charge pump circuit and method for phase locked loop
JP2000165235A (ja) チャージポンプ回路及びこれを用いたpll周波数シンセサイザ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees