-
Die
vorliegende Erfindung betrifft allgemein einen Phasenregelkreis
(PLL-Schaltkreis).
Die vorliegende Erfindung betrifft einen Phasen/Frequenzdetektor
und eine Ladungspumpenstruktur in einem PLL.
-
In
Phasenregelkreisen (PLLs) ist die Verwendung eines zeitdiskreten
Phasen/Frequenzdetektors in Kombination mit einer Ladungspumpe weit verbreitet.
Der Phasen/Frequenzdetektorschaltkreis erzeugt das UP- und das DOWN-Signal
für die
Ladungspumpe. Die Ladungspumpe liefert einen konstanten Quellen-
bzw. Senkenstrom mit einer von den Eingangssignalen abhängenden
Impulsbreite. Die Stromimpulsbreite ist gleich der Phasenverschiebung
des UP- und des DOWN-Signals, die ebenfalls die Phasenverschiebung
des Referenztakts und des Rückkopplungstaktsignals
widerspiegelt. Die Impulsbreite entspricht ebenso der Zeitdauer
der Ladung bzw. Entladung des PLL-Filterkondensators. Wenn der PLL
eingerastet ist, ist die Stromimpulsbreite äußerst gering, und es ist lediglich
ein schwaches Schaltrauschen (mit der PLL-Aktualisierungsfrequenz)
in der Steuerspannung des spannungsgesteuerten Oszillators (VCO)
in dem PLL-Schaltkreis erkennbar.
-
Die
Breite des Stromimpulses wird nicht durch den Schaltkreis beschränkt. Wenn
der Eingangstakt einen sehr hohen Jitter aufweist oder wenn Taktimpulse
ausbleiben, wird die Phasenverschiebung niemals sehr gering. Dasselbe
gilt für
Fraktional-N-PLLs. Auf Grund des Prinzips der Bruchteilung in dem
PLL-Rückkopplungspfad
erreicht die Phasenverschiebung niemals den Wert Null. Eine große Phasenverschiebung
ist unwahrscheinlich, und dies ist der Grund für das Rauschen in der Steuerspannung
des VCO und somit für
den Jitter in dem Ausgangssignal. Durch den Ladungspumpenstromimpuls
verursachtes Rauschen kann verringert werden, indem die Bandbreite
des Schleifenfilters und somit die PLL-Bandbreite verringert wird.
Dies ist jedoch nicht für
sämtliche
PLL-Anwendungen
möglich
bzw. geeignet.
-
EP 0 828 350 betrifft einen
Phasenregelkreis mit einer Vorrichtung zum Begrenzen des Ladungspumpenstroms.
Die Vorrichtung zur Begrenzung des Ladungspumpenstroms enthält zwei
Fensterschaltungen zur Begrenzung der Dauer der UP- und DOWN-Signalimpulsbreite.
Die Fensterschaltungen enthalten jeweils einen Komparator, zwei
Inverter, eine Stromquelle, einen Transistor, einen Kondensator
und ein NOR-Gatter.
-
US 7,129,789 62 offenbart
ebenfalls einen Phasenregelkreis mit einem pulsweiten Detektor für die UP-
und DOWN-Signale. Die Breite der UP- und DOWN-Impulse wird mittels
einer Reihe von Flipflops und Verzögerungselementen ermittelt
und in eine binäre
Zahl umgewandelt, die zur Regelung des VCO verwendet wird.
-
US 6,661,294 B2 offenbart
einen Phasenregelkreis mit einer Erfassungseinheit für abnormale Zustände des
Ausgangssignals des Phasendetektors. In der Erfassungseinheit wird
die Länge
der Pulse, die von dem Phasendetektor ausgegeben werden, ermittelt,
wobei von der Einheit signalisiert wird, wenn ein bestimmter Schwellwert überschritten
wird. Wird ein Schwellwert überschritten,
wird eine veränderte
Regelung des VCO vorgenommen.
-
Aus
DE 101 54 993 B4 ist
ein Phasenregelkreis bekannt, der eine Signalmodifizierungseinheit zwischen
dem Phasenfrequenzdetektor und der Ladungspumpe enthält. Die
Signalmodifizierungseinheit wählt
die UP- und DOWN-Impulse, die vom Phasenfrequenzdetektor ausgegeben
werden aus und gibt modifizierte UP- und DOWN-Impulse basierend auf
den empfangenen UP- und
DOWN-Impulsen aus. Die Auswahl der Impulse erfolgt in der Signalmodifizierungseinheit
derart, daß in
jeder Fraktionalperiode der Fraktional-N-PLL nur ein UP- und ein DOWN-Impuls
simultan ausgegeben werden.
-
Allen
vorstehenden Lösungen
gemäß dem Stand
der Technik ist gemeinsam, daß sie
aufwendige und relativ unflexible Verfahren und Vorrichtungen zur
Bestimmung und Begrenzung der UP- und DOWN-Impulse des Phasenfrequenzdetektors
bereitstellen.
-
Die
vorliegende Erfindung wurde unter Berücksichtigung des oben Erwähnten entwickelt.
-
Folglich
stellt die vorliegende Erfindung einen Phasenregelkreis bereit,
der einen Phasen/Frequenzdetektor, eine einer Schleifenkapazität zugeordnete
Ladungspumpe und einen spannungsgesteuerten Oszillator umfasst.
Der Phasen/Frequenzdetektor empfängt
an einem ersten Eingang ein Referenztaktsignal und an einem zweiten
Eingang ein Rückkopplungssignal
von dem spannungsgesteuerten Oszillator. Die Ladungspumpe empfängt Steuereingangssignale
von Ausgängen
des Phasen/Frequenzdetektors und liefert dann Ladungs- und Entladungsstromimpulse
einer begrenzten Dauer an die Schleifenkapazität. Hierdurch werden große Spannungsänderungen
an dem Schleifenkondensator und folglich übermäßige Frequenzdrifts des spannungsgesteuerten
Oszillators vermieden. Somit wird das Rauschverhalten des Phasenregelkreises
verbessert.
-
Die
der Ladungspumpe von dem Phasen/Frequenzdetektor bereitgestellten
Steuersignale sind UP- and DOWN-Signale. Es wird eine Impulsdauer-Detektionsschaltung
bereitgestellt, um die Impulsdauer jedes UP- und DOWN-Steuersignals zu detektieren,
so dass jedes Mal, wenn die Dauer eines UP- oder DOWN-Steuersignals
einen vorbestimmten Wert überschreitet,
an der Ladungspumpe ein Deaktivierungssignal angelegt wird.
-
Die
Impulsdauer-Detektionsschaltung enthält ein EXOR-(EXKLUSIV-ODER)Gatter
und ein ODER-Gatter. Sowohl das EXOR-Gatter als auch das ODER-Gatter haben Eingänge, die
mit dem Phasen/Frequenzdetektor verbunden sind, so dass beide Gatter
so betrieben werden können,
dass sie die UP- und DOWN-Signale
als Eingangssignale empfangen können.
Der Ausgang des EXOR-Gatters ist direkt mit dem Dateneingang (Data)
eines Flipflops verbunden, und der Ausgang des ODER-Gatters ist über ein Verzögerungselement
mit dem Takteingang des Flipflops verbunden. Der Ausgang der Flipflopschaltung kann
dann so betrieben werden, dass es das Deaktivierungssignal ausgibt,
wenn eine Impulsbreite des von dem EXOR-Gatter ausgegebenen Signals
größer als
eine Zeitverzögerung
ist, die in ein von dem ODER-Gatter ausgegebenes Taktsignal durch
das Verzögerungselement
eingebracht wurde.
-
Vorzugsweise
ist die maximale Dauer der Ladungs- und Entladungsstromimpulse so
festgesetzt, dass der Ausgangssignaljitter des spannungsgesteuerten
Oszillators verringert wird.
-
Die
Dauer der Ladungs- und Entladungsstromimpulse ist in einer Erfassungsphase
zeitlich nicht beschränkt.
Das bedeutet, dass zur Verkürzung
der Erfassungsphase längere
Ladungs- und Entladungsstromimpulse verwendet werden können.
-
Weitere
Vorteile und Merkmale ergeben sich aus der untenstehenden Beschreibung
einer bevorzugten Ausführungsform
und aus den beigefügten Zeichnungen.
Es zeigen:
-
1 einen
schematischen Phasenregelkreis gemäß der Erfindung;
-
2 einen
Phasenregelkreis gemäß einer bestimmten
Ausführungsform
der Erfindung;
-
3 einen
Graphen von Phasen/Frequenzdetektor- und Ladungspumpensignalen im
Zeitverlauf in einem Phasenregelkreis gemäß der Erfindung, wobei zwischen
Referenz- und Rückkopplungstaktsignalen
eine große
und eine kleine Phasenverschiebung angewendet wird; und
-
4 einen
Graphen von Phasen/Frequenzdetektor- und Ladungspumpensignalen im
Zeitverlauf in einem Phasenregelkreis gemäß der Erfindung, wobei Taktsignale
von einem Referenztakt ausbleiben.
-
1 zeigt
einen Phasenregelkreis mit einem Phasen/Frequenzdetektor PFD mit
zwei Eingängen,
die so betrieben werden können,
dass sie ein Signal von einem Referenztakt REF_CLK und ein Rückkopplungstaktsignal
FB_CLK empfangen. Der Phasen/Frequenzdetektor PFD hat zwei Ausgänge, die
so betrieben werden können,
dass sie Steuersignale ausgeben. Eins der Steuersignale ist ein
UP-Signal, und das andere Steuersignal ist ein DOWN-Signal. Die beiden
Ausgänge
des Phasen/Frequenzdetektors sind mit Eingängen einer Ladungspumpe CP verbunden,
wobei ein Eingang so betrieben werden kann, dass er das UP-Signal
empfängt,
und der andere Eingang so betrieben werden kann, dass er das DOWN-Signal
empfängt.
Die Ladungspumpe CP hat ferner einen dritten Eingang, bei dem es
sich um einen Deaktivierungseingang handelt. Die Ladungspumpe CP
hat einen Ausgang, der mit einer Schleifenkapazität C verbunden
ist, die ferner mit dem Steuereingang eines spannungsgesteuerten
Oszillators VCO verbunden ist. Der spannungsgesteuerte Oszillator
VCO hat einen Ausgang, der mit dem Ausgang OUT des Phasenregelkreises
und über
einen Rückkopplungsteiler
FB mit einem Eingang des Phasen/Frequenzdetektors PFD verbunden
ist.
-
Ein
Ausgang des Phasen/Frequenzdetektors PFD ist neben seiner Verbindung
mit der Ladungspumpe CP ebenfalls mit einem ersten Impulsdauerdetektor 1 verbunden,
und der andere Ausgang des Phasen/Frequenzdetektors ist mit einem
zweiten Impulsdauerdetektor 2 verbunden. Die Ausgänge beider
Impulsdauerdetektoren bilden die Eingänge eines ODER-Gatters, Der
Ausgang des ODER-Gatters ist mit dem Deaktivierungseingang der Ladungspumpe
CP verbunden.
-
Im
Betrieb vergleicht der Phasen/Frequenzdetektor PFD das Referenztaktsignal
REF_CLK mit dem Rückkopplungstaktsignal
FB_CLK und gibt je nach Phasendifferenz zwischen den Taktsignalen entweder
ein UP-Signal oder ein DOWN-Signal aus. Das UP-Signal bzw. DOWN-Signal
wird der Ladungspumpe CP zugeführt.
Wenn das Signal ein UP-Signal ist, wird von der Ladungspumpe CP
ein Strom lout ausgegeben, um die Schleifenkapazität C zu laden. Wenn
das Signal ein DOWN-Signal ist, wird der Kondensator durch den von
der Ladungspumpe CP ausgegebenen Strom lout entladen.
-
In
einem herkömmlichen
PLL ist die Impulsbreite des UP-Signals bzw. des DOWN-Signals groß, wenn
die Phasenverschiebung zwischen dem Referenztaktsignal REF_CLK und
dem Rückkopplungstaktsignal
FB_CLK groß ist,
was durch einen fehlerhaften oder ausbleibenden Referenztakt verursacht werden
kann. Dies ist in 3 dargestellt. Die Spannung
an der Schleifenkapazität
C ändert
sich dann übermäßig, was
einen großen
Frequenzdrift an dem Ausgang des Oszillators verursacht.
-
In
dem erfindungsgemäßen PLL
werden die von dem Phasen/Frequenzdetektor PFD ausgegebenen UP-
und DOWN-Signale jedoch ebenfalls den Impulsdauerdetektoren 1 bzw. 2 zugeführt. Wenn
einer der Impulsdauerdetektoren 1 bzw. 2 eine
Impulsdauer über
einem vorgegebenen Grenzwert detektiert, gibt er ein hohes Signal
aus, welches das ODER-Gatter öffnet.
Das ODER-Gatter gibt dann ein Deaktivierungssignal aus, das den
von der Ladungspumpe CP ausgegebenen Strom lout deaktiviert. Somit
wird die Schleifenkapazität
C lediglich in kleinen Mengen geladen, wodurch eine geringere Störung der
Phase und der Frequenz des Ausgangssignals verursacht wird, Der
Phasenregelkreis kann dann in Anwendungen wie einem Jitter-Entferner verwendet werden
sowie in Systemen, die einen instabilen Referenztakt aufweisen.
-
In
einer praktischen Anwendung erzeugt der Phasen/Frequenzdetektor
einen schmalen DOWN-Impuls, um die Leistung des Phasenregelkreises
zu verbessern. In diesem Fall treten sowohl der UP- als auch der
DOWN-Impuls vorübergehend zur
selben Zeit auf. 2 zeigt eine Ausführungsform
des Phasenregelkreises, bei der für jeden Impuls sichergestellt
wird, dass die Detektion dessen Dauer beginnt, wenn lediglich einer
der beiden Impulse vorliegt. Es sollte klar sein, dass die UP- und DOWN-Impulse
in Abhängigkeit
von den relativen Phasen von REF_CLK und FB_CLK umgekehrt werden
könnten.
-
Wie
in der ersten Ausführungsform
weist der Phasenregelkreis einen Phasen/Frequenzdetektor PFD und
eine Ladungspumpe CP auf. Der Phasen/Frequenzdetektor PFD hat zwei
Eingänge,
von denen einer so betrieben werden kann, dass er ein Referenztaktsignal
REF_CLK empfängt,
und von denen der andere so betrieben werden kann, dass er ein Rückkopplungssignal
FB_CLK empfängt.
Der Phasen/Frequenzdetektor PFD hat zwei Ausgänge, die mit der Ladungspumpe
verbunden sind. Ein Ausgang kann so betrieben werden, dass er ein
UP-Signal ausgibt, und der andere Ausgang kann so betrieben werden,
dass er ein DOWN-Signal ausgibt. Die Ladungspumpe CP kann so betrieben
werden, dass sie einen Stromimpuls lout ausgibt, der zur Ladung bzw.
Entladung einer Schleifenkapazität
auf eine Steuerspannung für
einen spannungsgesteuerten Oszillator (VCO) verwendet wird. Die
Ladungspumpe CP weist wie in der ersten Ausführungsform ebenfalls einen
Deaktivierungseingang auf. Die Bauelemente des Phasenregelkreises
der zweiten Ausführungsform
sind identisch mit denen der ersten Ausführungsform. Deshalb werden
zur Vereinfachung die Schleifenkapazität, der VCO und der Rückkopplungsteiler
hier nicht gezeigt.
-
Die
UP- und DOWN-Ausgänge
des Phasen/Frequenzdetektors sind beide parallel mit den Eingängen zweier
Logikgatter verbunden. Eins der Logikgatter ist ein ODER-Gatter,
und das andere ist ein EXOR-Gatter. Der Ausgang des EXOR-Gatters ist direkt
mit dem Eingang eines Setzeingangs einer Flipflopschaltung FF verbunden.
Das Flipflop FF hat drei Eingänge – einen
Setz- oder Dateneingang D, einen Takteingang CLK und einen Rücksetzeingang – sowie
einen Ausgang Q. Der Ausgang des ODER-Gatters ist mit einem Eingang
eines Verzögerungselements 10 verbunden,
und der Ausgang des Verzögerungselements 10 ist
mit dem Takteingang CLK der Flipflopschaltung FF verbunden. Die
Verzögerung
des Verzögerungselements 10 ist
so festgelegt, dass sie der maximal zulässigen Dauer der UP- und DOWN-Impulse
entspricht.
-
Neben
den beiden Ausgängen,
die so betrieben werden können,
dass sie UP- und
DOWN-Signale ausgeben können,
weist der Phasen/Frequenzdetektor einen dritten Ausgang auf, der
mit dem Rücksetzeingang
des Flipflops FF verbunden ist. Der Ausgang Q des Flipflops FF ist
mit dem Deaktivierungseingang der Ladungspumpe CP verbunden.
-
Wie
in der ersten Ausführungsform
werden dem Phasen/Frequenzdetektor im Betrieb der Referenztaktimpuls
REF_CLK und ein Rückkopplungstaktimpuls
FB_CLK zugeführt.
Der Phasen/Frequenzdetektor PFD gibt dann in Abhängigkeit von der Phasenbeziehung
zwischen dem Rückkopplungstaktsignal
FB_CLK und dem Referenztaktsignal REF_CLK ein DOWN-Signal oder ein
UP-Signal aus. Das von dem Phasen/Frequenzdetektor PFD ausgegebene
Signal wird dann der Ladungspumpe CP zugeführt. Die Ladungspumpe CP gibt
dann ein Stromsignal lout aus, das davon abhängt, ob an deren Eingang ein
UP-Signal oder ein DOWN-Signal empfangen wird. In dem Falle eines
UP-Signals ist lout positiv, und in dem Falle eines DOWN-Signals
ist lout negativ. lout lädt
oder entlädt
eine Schleifenkapazität
(in 2 nicht gezeigt). Wie oben erläutert, wird an der Ladungspumpe
CP in jedem Fall ein schmaler DOWN-Impuls in regelmäßigen Abständen angelegt, um
die Leistung des PLL-Schaltkreises zu verbessern, so dass ein schmaler
DOWN-Impuls und ein UP-Impuls vorübergehend gleichzeitig vorliegen.
-
Die
UP- und DOWN-Signale werden beide nicht nur der Ladungspumpe CP
sondern auch dem EXOR-Gatter und dem ODER-Gatter zugeführt, so dass sowohl
das EXOR- als auch das ODER-Gatter sowohl ein UP-Signal als auch
ein DOWN-Signal empfängt.
Der Ausgang des EXOR-Gatters bleibt so lange niedrig, wie sowohl
das UP-Signal als auch das DOWN-Signal hoch sind, wird aber hoch,
wenn lediglich ein Signal anliegt, während der Ausgang des ODER-Gatters
hoch ist, wenn entweder das UP-Signal oder das DOWN-Signal oder
beide hoch sind. Wenn das ODER-Gatter ein hohes Signal ausgibt, wird
durch das Verzögerungselement 10 in
das von dem ODER-Gatter ausgegebene Taktsignal eine Zeitverzögerung eingebracht.
Das Verzögerungselement 10 legt
somit an den Takteingang CLK des Flipflops FF ein Signal an, das
in Bezug auf ein an den Setzeingang des Flipflops FF angelegtes
Ausgangssignal von dem EXOR-Gatter verzögert ist. Es liegt nur dann
ein hohes Signal an dem Ausgang Q des Flipflops FF vor, wenn ein
hohes Signal an dem CLK-Eingang empfangen wird und das Signal an dem
D-Eingang hoch ist. Anders ausgedrückt gibt das Flipflop FF nur
dann ein Deaktivierungssignal an dem Ausgang Q aus, wenn der von
dem EXOR-Gatter ausgegebene Impuls lang genug ist, dass er noch immer
an dem D-Eingang des Flipflops FF vorliegt, wenn an dem CLK-Eingang
ein verzögertes
Signal eintrifft.
-
Mit
einer derartigen Konfiguration wird die Ladungspumpe CP jedes Mal
dann deaktiviert, wenn die Phasenverschiebung zwischen den von dem Phasen/Frequenzdetektor
PFD ausgegebenen UP- und DOWN-Signalen größer als die Laufzeitverzögerung des
CLK-Signalpfads ist. Die Laufzeitverzögerung des CLK-Signalpfads
definiert die maximal zulässige
Stromimpulsdauer der Ladungspumpe CP. Das Flipflop FF wird zurückgesetzt,
wenn der Phasen/Frequenzdetektor durch den nacheilenden Eingangstakt
des Phasen/Frequenzdetektors PFD ein Rücksetzsignal erzeugt. Nach
dem Rücksetzen
beginnt der Zyklus von vorne.
-
In 3 ist
das Verhalten der Signale des Phasen/Frequenzdetektors PFD und der
Ladungspumpe CP dargestellt, wenn es eine große Phasenverschiebung zwischen
den an den Phasen/Frequenzdetektor PFD angelegten Signalen REF_CLK und
FB_CLK gibt, und ebenfalls, wenn es eine kleine Phasenverschiebung
zwischen den Signalen REF_CLK und FB_CLK gibt, Das Signal lout zeigt den
Stromimpuls, wenn der Phasenregelkreis keine Deaktivierungsschaltung
zur Deaktivierung der Ladungspumpe CP aufweist, und das Signal lout_NEW stellt
den von der Ladungspumpe mit Deaktivierungsschaltung ausgegebenen
Stromimpuls dar. Es ist ersichtlich, dass die Stromimpulsbreite
des Signals lout viel größer werden
kann als die des Signals lout_NEW. Dies ist darin begründet, dass
das Deaktivierungssignal die Ladungspumpe deaktiviert, wenn die
Phasenverschiebung zwischen dem UP- und dem DOWN-Signal zu groß wird.
-
4 zeigt
das Verhalten des Phasenregelkreises gemäß 1 oder 2,
wenn Impulse von dem Referenztakt REF_CLK ausbleiben. Es ist ersichtlich,
dass in dem Fall, wenn es keine Deaktivierungsschaltung in dem PLL
gibt, der von der Ladungspumpe CP ausgegebene Strom lout während der
Zeit, in der das Signal von dem Referenztakt REF_CLK ausbleibt,
ein rauschendes Signal (gezeigt durch das Signal lout) mit unregelmäßigen und
n Impulsen ist. Wenn die Ladungspumpen-Deaktivierungsschaltung in
den PLL eingebracht wird, sind die Impulse des von der Ladungspumpe
CP ausgegebenen Stromsignals lout_NEW deutlich kürzer und regelmäßiger. Folglich
ist das zur Steuerung des VCO verwendete Steuersignal deutlich stabiler,
und der PLL zeigt keinen durch unregelmäßige oder ausbleibende Referenztaktimpulse
verursachten Ausgangssignaljitter.
-
In
dem Bereich, in dem die Phasenverschiebung weniger als die Laufzeitverzögerung des CLK-Signalpfads
beträgt,
verhalten sich die in den 1 und 2 gezeigten
Phasenregelkreise wie herkömmliche
Phasenregelkreise. Außerhalb
dieses Bereichs zeigen die Phasenregelkreise das Verhalten eines
Phasenregelkreises mit einer viel niedrigeren Bandbreite als ein
herkömmlicher
Phasenregelkreis. Für
kleine Phasenverschiebungen bleibt der Phasenregelkreis mit einer
,hohen' Schleifenbandbreite
eingerastet. Bei großen
Verschiebungen (verursacht durch hohen Eingangssignaljitter oder
einen ausbleibenden Referenztakt) wird die Ladungspumpe deaktiviert.
Der Phasenregelkreis bleibt in einem ,Halte'-Modus, der eine geringere Störung der
Phase und der Frequenz des Ausgangssignals verursacht. Dieses Verhalten
ist für
Anwendungen wie Jitter-Entferner, Fraktional-N-PLLs oder Systeme
mit einem instabilen Referenztakt geeignet.
-
Mit
dem erfindungsgemäßen Konzept
der Ladungspumpendeaktivierung würde
sich die Einschwingzeit (oder die Erfassungszeit) des Phasenregelkreises
bei Inbetriebnahme auf Grund der verringerten „virtuellen" PLL-Bandbreite verlängern. Natürlich müssen die
UP-(oder DOWN-)Impulse für
die Ladungspumpe während
der Erfassungsphase lang sein, um die Verzögerung bis zur Einrastung des PLLs
zu verringern. Deshalb wird die Ladungspumpen-Deaktivierungsschaltung in der bevorzugten Ausführungsform
während
der PLL-Erfassung
(bis der PLL eingerastet ist) abgeschaltet.
-
Obwohl
die vorliegende Erfindung unter Bezugnahme auf eine bestimmte Ausführungsform
beschrieben wurde, ist diese nicht auf diese Ausführungsform
beschränkt
und dem Fachmann fallen zweifellos weitere Alternativen ein, die
innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.