CN116915243B - 锁相环电路和图像传感器 - Google Patents

锁相环电路和图像传感器 Download PDF

Info

Publication number
CN116915243B
CN116915243B CN202311167257.1A CN202311167257A CN116915243B CN 116915243 B CN116915243 B CN 116915243B CN 202311167257 A CN202311167257 A CN 202311167257A CN 116915243 B CN116915243 B CN 116915243B
Authority
CN
China
Prior art keywords
switch
phase
electronic
tube
switching tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311167257.1A
Other languages
English (en)
Other versions
CN116915243A (zh
Inventor
王运琦
李晓兴
侯金剑
邓志吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
SmartSens Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SmartSens Technology Shanghai Co Ltd filed Critical SmartSens Technology Shanghai Co Ltd
Priority to CN202311167257.1A priority Critical patent/CN116915243B/zh
Publication of CN116915243A publication Critical patent/CN116915243A/zh
Application granted granted Critical
Publication of CN116915243B publication Critical patent/CN116915243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提出一种锁相环电路和图像传感器，其中，锁相环电路包括鉴频鉴相器、电荷泵电路、压控振荡器和自适应调节电路，自适应调节电路检测鉴频鉴相器输出的第一控制信号和第二控制信号的脉宽，当两控制信号的脉宽均达到预设脉宽时，即鉴频死区被消除时，自适应调节电路输出复位信号至鉴频鉴相器，并复位第一控制信号和第二控制信号，电荷泵电路输出的电压信号趋于稳定，从而使得锁相环电路的输出信号与参考信号的频率和相位相同，实现信号锁相。

Description

锁相环电路和图像传感器
技术领域
本发明属于图像传感器技术领域，尤其涉及一种锁相环电路和图像传感器。
背景技术
锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器、图像传感器等。其特点是利用外部输入的参考信号控制环路内部振荡信号的频率和相位，其中关键模块鉴频鉴相器需要正常工作以保证输出信号的频率和相位正确， 而鉴频鉴相器的鉴相死区是影响其正常工作的主要因素。
发明内容
本发明的目的在于提供一种锁相环电路，旨在解决传统锁相环电路的消除鉴相死区的方式可靠性低的问题。
本发明实施例的第一方面提出了一种锁相环电路，包括：
鉴频鉴相器，被配置为检测参考信号和所述锁相环电路的输出信号的频率和相位差，并产生第一控制信号和第二控制信号；
电荷泵电路，其与所述鉴频鉴相器连接，被配置为：
接收到所述第一控制信号时对自身输出端进行充电，或者接收到所述第二控制信号时对自身输出端进行放电，以输出变化的电压信号；以及
接收到所述第一控制信号和所述第二控制信号时输出恒定的电压信号；
压控振荡器，与所述电荷泵电路连接，所述压控振荡器被配置为根据接收到的电压信号调节所述锁相环电路的输出信号的频率和相位，以使所述锁相环电路的输出信号与所述参考信号的频率和相位相同；
自适应调节电路，所述自适应调节电路与所述电荷泵电路连接，被配置为检测所述第一控制信号和所述第二控制信号的脉宽，并在所述第一控制信号的脉宽和所述第二控制信号的脉宽达到对应的预设脉宽时，输出复位信号至所述鉴频鉴相器，以复位所述鉴频鉴相器并对应调节所述电荷泵电路的工作状态。
本发明实施例的第二方面提出了一种图像传感器，包括如上所述的锁相环电路。
本发明实施例与现有技术相比存在的有益效果是：上述的锁相环电路包括鉴频鉴相器、电荷泵电路、压控振荡器和自适应调节电路，自适应调节电路检测鉴频鉴相器输出的第一控制信号和第二控制信号的脉宽，当两控制信号的脉宽均达到预设脉宽时，即鉴频死区被消除时，自适应调节电路输出复位信号至鉴频鉴相器，并复位第一控制信号和第二控制信号，电荷泵电路输出的电压信号趋于稳定，从而使得锁相环电路的输出信号与参考信号的频率和相位相同，实现信号锁相。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为传统的锁相环电路的一种电路示意图；
图2为传统的锁相环电路的鉴相死区的波形示意图；
图3为本发明实施例提供的锁相环电路的第一种结构示意图；
图4为本发明实施例提供的自适应调节的波形示意图；
图5为本发明实施例提供的锁相环电路的第一种电路示意图；
图6为本发明实施例提供的锁相环电路的第二种电路示意图；
图7为本发明实施例提供的锁相环电路的第三种电路示意图；
图8为本发明实施例提供的锁相环电路的第四种电路示意图；
图9为本发明实施例提供的锁相环电路的第六种电路示意图；
图10为本发明实施例提供的锁相环电路的第七种电路示意图；
图11为本发明实施例提供的锁相环电路的第八种电路示意图；
图12为本发明实施例提供的比较器的第一种电路示意图；
图13为本发明实施例提供的比较器的第二种电路示意图；
图14为本发明实施例提供的锁相环电路的第二种结构示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1是电荷泵锁相环电路的一种基本结构，其中鉴频鉴相器10和电荷泵电路20对比输入信号和反馈信号，并输出控制电压控制压控振荡器，从而保证输出信号的频率与相位。当环路锁定时，鉴频鉴相器10的输出波形如图2中a所示，A和B分别表示输入信号和反馈信号，QA和 QB表示鉴频鉴相器输出的控制信号，引入微小的相位差，鉴频鉴相器10的输出波形如图2中b所示，如果在初始状态下QA= QB= 0，那么在A的上升变化会使QA= 1， QB= 0；电路保持这个状态一致保持到B变为高电平，此时QA变为0。在其工作过程中，由于QA的波形过窄，无法开启电荷泵电路20中的开关，电荷泵电路20中的电流源无法导通，因此控制电压不会变化。只有当相位差积累到较大的值时，QA的波形足够长，才能开启开关从而调节控制电压。上述现象引入了鉴相死区，表征在锁相环电路输出波形的随机抖动。
本发明实施例的第一方面提出了一种锁相环电路，如图3所示，锁相环电路包括：
鉴频鉴相器10，被配置为检测参考信号Vref和锁相环电路的输出信号Vout的频率和相位差，并产生第一控制信号QA和第二控制信号QB；
电荷泵电路20，其与鉴频鉴相器10连接，被配置为：
接收到第一控制信号QA的高电平时对自身输出端进行充电，或者接收到第二控制信号QB的高电平时对自身输出端进行放电，以输出变化的电压信号；以及
接收到第一控制信号QA的高电平和第二控制信号QB的高电平时输出恒定的电压信号；
压控振荡器30，与电荷泵电路20连接，压控振荡器30被配置为根据接收到的电压信号调节锁相环电路的输出信号Vout的频率和相位，以使锁相环电路的输出信号Vout与参考信号Vref的频率和相位相同；
自适应调节电路40，自适应调节电路40与电荷泵电路20连接，被配置为检测第一控制信号QA和第二控制信号QB的脉宽，并在第一控制信号QA的脉宽和第二控制信号QB的脉宽达到对应的预设脉宽时，输出复位信号至鉴频鉴相器10，以复位鉴频鉴相器10并对应调节电荷泵电路20的工作状态。
本实施例中，鉴频鉴相器10对参考信号Vref和锁相环电路的输出信号Vout的进行比较，例如，对二者上升沿进行比较，根据两者的频率和相位差比较得到第一控制信号QA或者第二控制信号QB，具体地，在锁相环电路中，若参考信号Vref出现上升沿，而输出信号Vout未出现上升沿时，第一控制信号QA为高电平，第二控制信号QB为低电平，若参考信号Vref出现上升沿且输出信号Vout出现上升沿时，鉴频鉴相器10同时输出低电平的第一控制信号QA和第二控制信号QB，若参考信号Vref未出现上升沿，输出信号Vout出现上升沿时，第一控制信号QA为低电平，第二控制信号QB为高电平。
电荷泵电路20根据第一控制信号QA和第二控制信号QB的高低电平进行充放电，当第一控制信号QA为高电平信号，第二控制信号QB为低电平时，电荷泵电路20进行充电，输出的电压信号增大，以及当第一控制信号QA为低电平信号，第二控制信号QB为高电平信号时，电荷泵电路20进行放电，输出的电压信号变小，以及，当第一控制信号QA和第二控制信号QB同时为高电平信号或者低电平信号时，电荷泵电路20同时进行充电和放电，或者同时截止进行充电和放电，此时，电荷泵电路20输出恒定的电压信号，恒定的电压信号可为零电压或者预设电压。
压控振荡器30根据电荷泵电路20输出的电压信号进行输出信号Vout的频率和相位的调节，当接收到的电压信号增大时，压控振荡器30增大输出信号Vout的频率，使其追赶参考信号Vref的频率和相位，直至两者的频率和相位相同时，第一控制信号QA和第二控制信号QB为相同电平，鉴频鉴相器10复位，完成鉴频锁相工作。
以及当接收到的电压信号减小时，压控振荡器30减小输出信号Vout的频率，使其逐步接近于参考信号Vref的频率和相位，直至两者的频率和相位相同时，第一控制信号QA和第二控制信号QB为相同电平，鉴频鉴相器10复位，完成鉴频锁相工作。
自适应调节电路40根据第一控制信号QA和第二控制信号QB的脉宽大小进行自适应调节以消除鉴相死区，其中，脉宽指的是高电平的占空比，如图3和图4所示，当出现鉴相死区时，即第一控制信号QA或者第二控制信号QB的脉宽不足以开启电荷泵电路20中的开关时，自适应调节电路40输出与复位信号相反的电平信号，鉴频鉴相器10不进行复位工作，此时，对应的第一控制信号QA继续输出高电平，对应的第二控制信号QB继续输出高电平，当第一控制信号QA和第二控制信号QB的脉宽分别对应达到开关的开启条件时，即鉴相死区被消除时，此时，电荷泵电路20正常工作，电荷泵电路20同时进行充电和放电，电荷泵输出的电压信号保持恒定，不影响电荷泵电路20的输出电压，同时，自适应调节电路40输出复位信号至鉴频鉴相器10，鉴频鉴相器10复位，第一控制信号QA和第二控制信号QB复位至低电平，电荷泵电路20停止充电和放电，电荷泵电路20输出恒定的电压信号。
自适应调节电路40通过自适应锁定第一控制信号QA和第二控制信号QB的脉宽，如图4所示，Tp为自适应延时时长，使其刚消除死区后便切换至复位状态，即保证了鉴频鉴相器10的正常工作状态，又最大程度保留了鉴频鉴相器10的鉴相范围。其中，△φ表示A和B之间的相位差。
本发明的上述实施方式，不需要在鉴频鉴相器10的复位信号Reset端人为引入延时，以保证控制信号QA和QB有一定的脉宽，实现微小相位差输入时也能调整控制电压。本发明的设计可以解决认为引入延时电路的缺陷，延时时间取决于延时电路的设计，其往往具有不确定性。当延时时间设计较长时，虽然能保证PFD不存在死区，但牺牲了其鉴相范围，并增加了电荷泵电路20电流直通的时间，增加了功耗；当延时时间设计较短时，无法保证完全消除鉴相死区。本发明在消除鉴相死区的同时又最大程度保留了鉴频鉴相器10的鉴相范围。
其中，鉴频鉴相器10可采用常规的结构或者其他电路结构，电荷泵电路20可采用电流源组成的电荷泵电路20结构，自适应调节电路40的电路结构可根据脉宽检测方式进行对应选择设定，在一可选实施例中，如图5所示，鉴频鉴相器10包括第一D触发器U1、第二D触发器U2和与门U3；
第一D触发器U1的时钟信号端Clk用于输入参考信号Vref，第一D触发器U1的数据信号端D用于输入正电源VDD，第一D触发器U1的正相输出端Q用于输出第一控制信号QA；
第二D触发器U2的时钟信号端Clk用于输入锁相环电路的输出信号Vout，第二D触发器U2的数据信号端D用于输入正电源VDD，第二D触发器U2的正相输出端Q用于输出第二控制信号QB；
与门U3的第一输入端与第一D触发器U1的正相输出端连接，与门U3的第二输入端与第二D触发器U2的正相输出端连接，与门U3的第三输入端与自适应调节电路40的输出端连接，与门U3的输出端分别与第一D触发器U1的复位端和第二D触发器U2的复位端连接。
电荷泵电路20包括第一电流源I1、第二电流源I2、第一开关S1和第二开关S2；
第一开关S1的第一端用于输入第一电位VCC，第一开关S1的第二端与第一电流源I1的输入端连接，第一电流源I1的输出端、第二电流源I2的输入端共接构成电荷泵电路20的输出端，第二电流源I2的输出端与第二开关S2的第一端连接，第二开关S2的第二端接第二电位，第一开关S1的控制端用于输入第一控制信号QA，第二开关S2的控制端用于输入第二控制信号QB。
自适应调节电路40包括第五电流源I5、第六电流源I6、第五开关S5、第六开关S6、第二电阻R2和比较器U4；
第五开关S5的第一端用于输入第一电位VCC，第五开关S5的第二端与第五电流源I5的输入端连接，第五电流源I5的输出端、第二电阻R2的第一端和比较器U4的正相输入端连接，比较器U4的反相输入端、第二电阻R2的第二端和第六电流源I6的输入端连接，第六开关S6的第二端接第二电位，第五开关S5的控制端用于输入第一控制信号QA，第六开关S6的控制端用于输入第二控制信号QB，比较器U4的输出端构成自适应调节电路40的输出端。
本实施例中，当参考信号Vref出现高电平时，第一控制信号QA为高电平，当第一控制信号QA的脉宽未达到第一开关S1和第五开关S5的导通条件时，第一开关S1和第五开关S5保持关断，自适应调节电路40保持关断状态，第二电阻R2的两端电压相同，比较器U4输出低电平，与门U3输出低电平，第一D触发器U1和第二D触发器U2不进行复位工作，以及当输出信号Vout出现高电平时，第二控制信号QB为高电平，当第二控制信号QB的脉宽未达到第二开关S2和第六开关S6的导通条件时，第二开关S2和第六开关S6保持关断，自适应调节电路40保持关断状态，第二电阻R2的两端电压相同，比较器U4输出低电平，与门U3输出低电平，第一D触发器U1和第二D触发器U2不进行复位工作，直至当第一控制信号QA和第二控制信号QB的脉宽对应同时可以达到第一开关S1、第二开关S2、第五开关S5和第六开关S6的导通条件时，即鉴频死区被消除时，自适应调节电路40导通，比较器U4的正相输入端的电压高于反相输入端的电压，比较器U4输出高电平，同时，第一控制信号QA和第二控制信号QB为高电平，与门U3输出高电平至第一D触发器U1和第二D触发器U2，第一D触发器U1和第二D触发器U2复位，在复位过程中，由于第一开关S1和第二开关S2处于导通状态，电荷泵电路20处于同时充电和放电，不影响输出电压的大小，复位成功后，第一控制信号QA和第二控制信号QB切换为低电平，第一开关S1和第二开关S2关断，压控振荡器30继续接收到恒定的电压信号。
通过设置第五开关S5、第六开关S6、第五电流源I5、第六电流源I6、第二电阻R2和比较器U4，自适应锁定第一控制信号QA和第二控制信号QB的脉宽，使其刚消除死区后便切换至复位状态，也即，第一控制信号的脉宽和第二控制信号的脉宽达到对应的预设脉宽均为消除鉴相死区的脉宽，即保证了鉴频鉴相器10的正常工作状态，又最大程度保留了鉴频鉴相器10的鉴相范围。
其中，在一可选实施方式中，为了实现相同效率的充放电，第一电流源I1和第二电流源I2的额定值相同，以及为了基于同等大小脉宽的通断变化，第一开关S1、第二开关S2、第五开关S5和第六开关S6为相同的开关，第五电流源I5和第六电流源I6的额定值相同，第一电流源I1和第五电流源I5的额定值相同，第二电流源I2和第六电流源I6的额定值相同。
其中，由于电荷泵电路20输出的电压信号在充放电过程中存在波动，为了减少电压波动和干扰信号的产生，如图6所示，可选地，电荷泵电路20还包括第一电阻R1、第一电容C1和第二电容C2；
第一电流源I1的输出端、第二电流源I2的输入端、第一电阻R1的第一端和第一电容C1的第一端共接构成电荷泵电路20的输出端，第一电阻R1的第二端与第二电容C2的第一端连接，第一电容C1的第二端接第三电位，第二电容C2的第二端接第四电位。
本实施例中，第一电阻R1、第一电容C1和第二电容C2组成低通滤波电路，并对电荷泵电路20的输出电压中的高频分量进行滤除，输出低频分量的电压信号至压控振荡器30。
进一步地，为了加快充放电效率，提高电荷泵电路20的输出变化灵敏度，如图7所示，可选地，电荷泵电路20还包括第三电流源I3、第四电流源I4、第三开关S3和第四开关S4；
第三开关S3的第一端用于输入第一电位VCC，第三开关S3的第二端与第三电流源I3的输入端连接，第三电流源I3的输出端、第四电流源I4的输入端、第一电阻R1的第一端和第一电容C1的第一端共接，第四电流源I4的输出端与第四开关S4的第一端连接，第四开关S4的第二端接第二电位，第三开关S3的控制端用于输入第一控制信号QA，第四开关S4的控制端用于输入第二控制信号QB。
本实施例中，第一开关S1至第四开关S4具有相同的工作参数，在第一控制信号QA满足第一开关S1和第三开关S3的导通条件时，第一开关S1和第三开关S3导通，第一电流源I1和第三电流源I3同时充电，增加充电效率以及电荷泵电路20的输出电压的上升速率，压控振荡器30更快反应进行输出信号Vout和参考信号Vref的相位和频率调节，同样，在第二控制信号QB满足第二开关S2和第四开关S4的导通条件时，第二开关S2和第四开关S4导通，第二电流源I2和第四电流源I4同时放电，增加放电效率以及电荷泵电路20的输出电压的下降速率，压控振荡器30更快反应进行输出信号Vout和参考信号Vref的相位和频率调节。
其中，第三电流源I3和第四电流源I4的额定值相同，第一电流源I1和第三电流源I3的额定值大小可相等或者不等，第二电流源I2和第四电流源I4的额定值可相等或者不等。
其中，由于元器件的不同，在选用相同规格的电流源时，实际使用中可能存在输入输出偏差，为了保证各电流源的输入输出保持一致性，如图8所示，第一电流源I1至第六电流源I6为可调电流源，当然，也可以是至少第三电流源I3和第四电流源I4为可调电流源。可选地，如图8所示，电荷泵电路20还包括：
检测调节电路21，检测调节电路21可以为示波器，将第一电流源I1和第二电流源I2之间的电荷泵的输出点连接至示波器，以显示锁定状态下该点的电位，如果出现波动则说明第一电流源I1和第二电流源I2的电流不一致，此时，可以基于第三电流源I3和第四电流源I4进行调节，稳定充放电。
在另一可选实施例中，如图9所示，鉴频鉴相器10包括第一D触发器U1、第二D触发器U2和与门U3；
第一D触发器U1的时钟信号端Clk用于输入参考信号Vref，第一D触发器U1的数据信号端D用于输入正电源VDD，第一D触发器U1的正相输出端Q用于输出第一控制信号QA；
第二D触发器U2的时钟信号端Clk用于输入锁相环电路的输出信号Vout，第二D触发器U2的数据信号端D用于输入正电源VDD，第二D触发器U2的正相输出端Q用于输出第二控制信号QB；
与门U3的第一输入端与第一D触发器U1的正相输出端连接，与门U3的第二输入端与第二D触发器U2的正相输出端连接，与门U3的第三输入端与自适应调节电路40的输出端连接，与门U3的输出端分别与第一D触发器U1的复位端和第二D触发器U2的复位端连接。
电荷泵电路20包括第一电流源I1、第二电流源I2、第一开关S1和第二开关S2；
第一开关S1的第一端用于输入第一电位VCC，第一开关S1的第二端与第一电流源I1的输入端连接，第一电流源I1的输出端、第二电流源I2的输入端共接构成电荷泵电路20的输出端，第二电流源I2的输出端与第二开关S2的第一端连接，第二开关S2的第二端接第二电位，第一开关S1的控制端用于输入第一控制信号QA，第二开关S2的控制端用于输入第二控制信号QB。
自适应调节电路40包括比较器U4；
比较器U4的正相输入端与第一开关S1的第二端连接，比较器U4的反相输入端与第二开关S2的第一端连接，比较器U4的输出端构成自适应调节电路40的输出端。
本实施例中，为了降低设计成本，自适应调节电路40与电荷泵电路20兼容并用第一开关S1、第一电流源I1、第二开关S2和第二电流源I2，第一电流源I1和第二电流源I2具有阻抗。
当参考信号Vref出现高电平时，第一控制信号QA为高电平，当第一控制信号QA的脉宽未达到第一开关S1导通条件时，第一开关S1保持关断，电荷泵电路20未完全导通，比较器U4输出低电平，与门U3输出低电平，第一D触发器U1和第二D触发器U2不进行复位工作，以及当输出信号Vout出现高电平时，第二控制信号QB为高电平，当第二控制信号QB的脉宽未达到第二开关S2的导通条件时，第二开关S2保持关断，电荷泵电路20未完全导通，比较器U4输出低电平，与门U3输出低电平，第一D触发器U1和第二D触发器U2不进行复位工作，直至当第一控制信号QA和/或第二控制信号QB的脉宽同时可以达到第一开关S1、第二开关S2的导通条件时，即鉴频死区被消除时，比较器U4的正相输入端的电压高于反相输入端的电压，比较器U4输出高电平，同时，第一控制信号QA和第二控制信号QB为高电平，与门U3输出高电平至第一D触发器U1和第二D触发器U2，第一D触发器U1和第二D触发器U2复位，在复位过程中，由于第一开关S1和第二开关S2处于导通状态，电荷泵电路20处于同时充电和放电，不影响输出电压的大小，复位成功后，第一控制信号QA和第二控制信号QB切换为低电平，第一开关S1和第二开关S2关断，压控振荡器30继续接收到恒定的电压信号。
通过设置比较器U4，自适应锁定第一控制信号QA和第二控制信号QB的脉宽，使其刚消除死区后便切换至复位状态，即保证了鉴频鉴相器10的正常工作状态，又最大程度保留了鉴频鉴相器10的鉴相范围。
其中，为了输出可靠的比较电压至比较器U4，如图10所示，可选地，自适应调节电路40还包括：
第一反馈支路42，第一反馈支路42的第一端与第一开关S1的第二端连接，第一反馈支路42的第二端与比较器U4的正相输入端连接，第一反馈支路42，被配置为反馈第一开关S1的第二端的电压至比较器U4的正相输入端；
第二反馈支路43，第二反馈支路43的第一端与第二开关S2的第一端连接，第二反馈支路43的第二端与比较器U4的反相输入端连接，第二反馈支路43，被配置为反馈第一开关S1的第二端的电压至比较器U4的反相输入端。
本实施例中，第一反馈支路42和第二反馈支路43可以对比较器的输入可以进行滤波，有利于去除毛刺，利于反馈的稳定，第一反馈支路42和第二反馈支路43的对应结构可根据需求进行设置，如图11所示，在一可选实施例中，为了简化电路结构，第一反馈支路42包括第三电阻R3，第三电阻R3的第一端和第二端分别构成第一反馈支路42的第一端和第二端；第二反馈支路43包括第四电阻R4，第四电阻R4的第一端和第二端分别构成第二反馈支路43的第一端和第二端。
在一种实施方式中，如图12所示，比较器U4包括第十电子开关管M10、第十一电子开关管M11、第十二电子开关管M12、第十三电子开关管M13、第十四电子开关管M14、第十五电子开关管M15、第十六电子开关管M16、第十七电子开关管M17和第十八电子开关管M18、第十九电子开关管M19、第二十电子开关管M20、第二十一电子开关管M21、第二十二电子开关管M22和第二十三电子开关管M23；
第十二电子开关管M12的源极和第十三电子开关管M13的源极共接并用于输入正电源VDD，第十二电子开关管M12的漏极、第十九电子开关管M19的源极和第十一电子开关管M11的漏极共接，第十三电子开关管M13的漏极、第二十电子开关管M20的源极和第十电子开关管M10的漏极共接，第十电子开关管M10的源极、第十一电子开关管M11的源极和第十四电子开关管M14的漏极共接，第十四电子开关管M14的源极接地，第十二电子开关管M12的栅极、第十三电子开关管M13的栅极、第十九电子开关管M19的漏极和第二十一电子开关管M21的漏极共接，第二十电子开关管M20的漏极和第二十二电子开关管M22的漏极构成比较器U4的输出端，第二十一电子开关管M21的源极、第十七电子开关管M17的漏极和第十六电子开关管M16的漏极共接，第二十二电子开关管M22的源极、第十八电子开关管M18的漏极和第十五电子开关管M15的漏极共接，第十七电子开关管M17的源极和第十八电子开关管M18的源极接地，第十五电子开关管M15的源极、第十六电子开关管M16的源极和第二十三电子开关管M23的漏极共接，第二十三电子开关管M23的源极用于输入正电源VDD，第十电子开关管M10的栅极和第十五电子开关管M15的栅极共接构成比较器U4的正相输入端，第十一电子开关管M11的栅极和第十六电子开关管M16的栅极共接构成比较器U4的反相输入端，第十四电子开关管M14的栅极用于输入第一偏置电压Vbiasn，第十七电子开关管M17的栅极和第十八电子开关管M18共接并用于输入第二偏置电压Vbn1，第十九电子开关管M19的栅极和第二十电子开关管M20的栅极共接并用于输入第三偏置电压Vbp2，第二十一电子开关管M21的栅极和第二十二电子开关管M22的栅极共接并用于输入第四偏置电压Vbn2，第二十三电子开关管M23的栅极用于输入第五偏置电压Bbiasp。其中，第十电子开关管M10的栅极和第十五电子开关管M15的栅极Vinn均连接至电流源I2和第二开关S2之间，第十一电子开关管M11的栅极和第十六电子开关管M16的栅极Vinp均连接至电流源I1和第一开关S1之间，比较器的输出端VO连接至与门U3的输出端，其中，偏置电压Vbiasp、Vbiasn、Vbp2、Vbn1、Vbn2可根据实际工作调整。例如，上述连接方式对应图9的示例进行连接并正常工作，有利于在简单的自适应调节电路40的设计下，满足性能需求，实现基于电荷泵电路20的自适应调节。
本实施例中，有利于实现比较器U4的输入电压兼容GND至正电源VDD电压，有利于实现脉宽转换的电压信号的可靠比较，当比较器U4的正相输入端和反相输入端均输入高电平时，第十电子开关管M10和第十一电子开关管M11导通，第十五电子开关管M15和第十六电子开关管M16保持关断，当比较器U4的正相输入端和反相输入端均为低电平时，第十电子开关管M10和第十一电子开关管M11关断，第十五电子开关管M15和第十六电子开关管M16导通，其中，实际使用时，输出端接W/L（宽长比）较小的mos晶体管到地，以保证输入差模信号为0时，输出为0。在一示例中，第十四电子开关管M14的宽长比小于第十九电子开关管M19的宽长比，在输入差模信号为零时，第十四电子开关管M14具有更强的下拉能力，保证比较器U4的输出为低电平。
在一种实施方式中，为了有利于上述自适应调节电路40中，当比较器U4输入差分信号为零时，比较器U4可靠输出低电平，可选地，如图13所示，比较器U4包括第一电子开关管M1、第二电子开关管M2、第三电子开关管M3、第四电子开关管M4、第五电子开关管M5、第六电子开关管M6、第七电子开关管M7、第八电子开关管M8和第九电子开关管M9；
第五电子开关管M5的源极、第三电子开关管M3的源极、第四电子开关管M4的源极和第七电子开关管M7的源极共接并用于输入正电源VDD，第五电子开关管M5的栅极、第三电子开关管M3的栅极、第三电子开关管M3的漏极和第一电子开关管M1的漏极共接，第五电子开关管M5的漏极、第六电子开关管M6的漏极、第六电子开关管M6的栅极和第八电子开关管M8的栅极共接，第六电子开关管M6的源极和第八电子开关管M8的源极接地，第四电子开关管M4的栅极、第四电子开关管M4的漏极、第二电子开关管M2的漏极和第七电子开关管M7的栅极共接，第一电子开关管M1的源极、第二电子开关管M2的源极和第九电子开关管M9的漏极共接，第一电子开关管M1的栅极构成比较器U4的正相输入端，第二电子开关管M2的栅极构成比较器U4的反相输入端，第九电子开关管M9的第二端接地，第九电子开关管M9的栅极用于输入第六偏置电压Vbias，第七电子开关管M7的漏极和第八电子开关管M8的漏极共接构成比较器U4的输出端。
本实施例中，第一电子开关管M1至第九电子开关管M9组成全差分放大器，当第一电子开关管M1接收到高电平时，第一电子开关管M1和第三电子开关管M3导通，第五电子开关管M5为第三电子开关管M3的镜像支路，生成与第三电子开关管M3对应比值的电流信号，同时，第六电子开关管M6和第八电子开关管M8生成对应比例大小的电流信号，同时，当第二电子开关管M2接收到高电平时，第二电子开关管M2和第四电子开关管M4导通，第七电子开关管M7为第四电子开关管M4的镜像支路，生成与第四电子开关管M4对应比值的电流信号，当第一控制信号QA和第二控制信号QB的差分信号为零时，此时，第八电子开关管M8下拉，输出零电压。
进一步地，为了有利于比较器U4在差分信号为零时可靠输出零电压，可选地，第三电子开关管M3的宽长比与第五电子开关管M5的宽长比的比值为1；
第四电子开关管M4的宽长比与第七电子开关管M7的宽长比的比值为1；
第六电子开关管M6的宽长比与第八电子开关管M8的宽长比的比值为1/N，N大于1。例如，N可以为2-3中任意数值。
即在第一电子开关管M1导通时，产生基准电流I0，通过比值变换后，第八电子开关管M8产生N1*I0大小的下拉电流，同时，第七电子开关管M7产生I0的上拉电流，由于下拉电流具有更强的下拉能力，在输入差分信号为零时，比较器U4可靠输出零电平。
在另一可选实施例中，如图14所示，自适应调节电路40包括：
第一脉宽检测比较电路44，被配置为检测第一控制信号QA的脉宽，并将第一控制信号QA的脉宽与预设脉宽进行比较，以输出第一比较信号至鉴频鉴相器10；
第二脉宽检测比较电路45，被配置为检测第二控制信号QB的脉宽，并将第二控制信号QB的脉宽与预设脉宽进行比较，以输出第二比较信号至鉴频鉴相器10。
本实施例中，鉴频鉴相器10采用第一D触发器U1、第二D触发器U2和与门U3构成，电荷泵电路20采用第一电流源I1、第二电流源I2、第一开关S1、第二开关S2，还可包括由第一电容C1、第二电容C2和第一电阻R1组成的低通滤波电路。
当参考信号Vref出现高电平时，第一控制信号QA为高电平，当第一控制信号QA的脉宽未达到第一开关S1导通条件时，即未达到预设脉宽时，第一开关S1保持关断，电荷泵电路20未完全导通，第一脉宽检测比较电路44输出低电平，与门U3输出低电平，第一D触发器U1和第二D触发器U2不进行复位工作，以及当输出信号Vout出现高电平时，第二控制信号QB为高电平，当第二控制信号QB的脉宽未达到第二开关S2的导通条件时，即未达到预设脉宽时，第二开关S2保持关断，电荷泵电路20未完全导通，第二脉宽检测比较电路45输出低电平，与门U3输出低电平，第一D触发器U1和第二D触发器U2不进行复位工作，直至当第一控制信号QA和第二控制信号QB的脉宽同时可以达到第一开关S1、第二开关S2的导通条件的预设脉宽时，即鉴频死区被消除时，第一脉宽检测比较电路44和第二脉宽检测比较电路45同时输出高电平，同时，第一控制信号QA和第二控制信号QB为高电平，与门U3输出高电平至第一D触发器U1和第二D触发器U2，第一D触发器U1和第二D触发器U2复位，在复位过程中，由于第一开关S1和第二开关S2处于导通状态，电荷泵电路20处于同时充电和放电，不影响输出电压的大小，复位成功后，第一控制信号QA和第二控制信号QB切换为低电平，第一开关S1和第二开关S2关断，压控振荡器30继续接收到恒定的电压信号。
通过设置第一脉宽检测比较电路44和第二脉宽检测比较电路45，自适应锁定第一控制信号QA和第二控制信号QB的脉宽，使其刚消除死区后便切换至复位状态，即保证了鉴频鉴相器10的正常工作状态，又最大程度保留了鉴频鉴相器10的鉴相范围。
其中，当采用两个脉宽检测比较电路时，鉴频鉴相器10的与门U3可由三端输入结构对应替换为两端输入结构，接收第一脉宽检测比较电路44的第一比较信号和第二脉宽检测比较电路45的第二比较信号以实现调节复位。
在一种实施方式中，第一脉宽检测比较电路44和第二脉宽检测比较电路45电路结构相同，均包括比较器和计数器，其中，比较器用于将参考信号QA或QB和预设电压信号进行比较，计数器对应进行计数，在比较器翻转时停止计数，从而判断参考信号QA或QB的脉宽，在其达到预设电压信号对应的预设脉宽时，基于QA或QB实现与门U3的复位，实现电荷泵调节。
本发明实施例与现有技术相比存在的有益效果是：上述的锁相环电路包括鉴频鉴相器10、电荷泵电路20、压控振荡器30和自适应调节电路40，自适应调节电路40检测鉴频鉴相器10输出的第一控制信号QA和第二控制信号QB的脉宽，当两控制信号的脉宽均达到预设脉宽时，即鉴频死区被消除时，自适应调节电路40输出复位信号至鉴频鉴相器10，并复位第一控制信号QA和第二控制信号QB，电荷泵电路20输出的电压信号趋于稳定，从而使得锁相环电路的输出信号Vout与参考信号Vref的频率和相位相同，实现信号锁相。本发明的上述技术方案有利于降低电路的功耗，有利于降低图像传感器的噪声并提高帧率，进一步有利于协助改善图像传感器的动态范围，提高图像质量。
本发明还提出一种图像传感器，该图像传感器包括锁相环电路，该锁相环电路的具体结构参照上述实施例，由于本图像传感器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，锁相环电路作为一个高速时钟发生器，为图像传感器提供满足各模块工作需求的时钟信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (16)

1.一种锁相环电路，其特征在于，包括：
鉴频鉴相器，被配置为检测参考信号和所述锁相环电路的输出信号的频率和相位差，并产生第一控制信号和/或第二控制信号；
电荷泵电路，其与所述鉴频鉴相器连接，所述电荷泵电路包括第一开关和第二开关，所述第一开关的控制端用于输入所述第一控制信号，所述第二开关的控制端用于输入所述第二控制信号，被配置为：
接收到所述第一控制信号达到所述第一开关导通条件时对自身输出端进行充电，或者接收到所述第二控制信号达到所述第二开关导通条件时对自身输出端进行放电，以输出变化的电压信号；以及
接收到所述第一控制信号和所述第二控制信号达到所述第一开关导通条件和达到所述第二开关导通条件时输出恒定的电压信号；
压控振荡器，与所述电荷泵电路连接，所述压控振荡器被配置为根据接收到的电压信号调节所述锁相环电路的输出信号的频率和相位，以使所述锁相环电路的输出信号与所述参考信号的频率和相位相同；
自适应调节电路，所述自适应调节电路与所述电荷泵电路连接，被配置为检测所述第一控制信号和所述第二控制信号的脉宽，并在所述第一控制信号的脉宽和所述第二控制信号的脉宽达到对应的预设脉宽时，输出复位信号至所述鉴频鉴相器，以复位所述鉴频鉴相器并对应调节所述电荷泵电路的工作状态；
其中，在所述第一控制信号的脉宽和所述第二控制信号的脉宽达到对应的预设脉宽时，所述第一开关和所述第二开关导通，所述电荷泵电路输出恒定的电压信号，所述自适应调节电路输出复位信号至所述鉴频鉴相器。
2.如权利要求1所述的锁相环电路，其特征在于，所述鉴频鉴相器包括第一D触发器、第二D触发器和与门；
所述第一D触发器的时钟信号端用于输入所述参考信号，所述第一D触发器的数据信号端用于输入正电源，所述第一D触发器的正相输出端用于输出所述第一控制信号；
所述第二D触发器的时钟信号端用于输入所述锁相环电路的输出信号，所述第二D触发器的数据信号端用于输入所述正电源，所述第二D触发器的正相输出端用于输出所述第二控制信号；
所述与门的第一输入端与所述第一D触发器的正相输出端连接，所述与门的第二输入端与所述第二D触发器的正相输出端连接，所述与门的第三输入端与所述自适应调节电路的输出端连接，所述与门的输出端分别与所述第一D触发器的复位端和所述第二D触发器的复位端连接。
3.如权利要求1所述的锁相环电路，其特征在于，所述电荷泵电路包括第一电流源、第二电流源、第一开关和第二开关；
所述第一开关的第一端用于输入第一电位，所述第一开关的第二端与所述第一电流源的输入端连接，所述第一电流源的输出端、所述第二电流源的输入端共接构成所述电荷泵电路的输出端，所述第二电流源的输出端与所述第二开关的第一端连接，所述第二开关的第二端接第二电位，所述第一开关的控制端用于输入所述第一控制信号，所述第二开关的控制端用于输入所述第二控制信号。
4.如权利要求3所述的锁相环电路，其特征在于，所述电荷泵电路还包括第一电阻、第一电容和第二电容；
所述第一电流源的输出端、所述第二电流源的输入端、所述第一电阻的第一端和所述第一电容的第一端共接构成所述电荷泵电路的输出端，所述第一电阻的第二端与所述第二电容的第一端连接，所述第一电容的第二端接第三电位，所述第二电容的第二端接第四电位。
5.如权利要求4所述的锁相环电路，其特征在于，所述电荷泵电路还包括第三电流源、第四电流源、第三开关和第四开关；
所述第三开关的第一端用于输入所述第一电位，所述第三开关的第二端与所述第三电流源的输入端连接，所述第三电流源的输出端、所述第四电流源的输入端、所述第一电阻的第一端和所述第一电容的第一端共接，所述第四电流源的输出端与所述第四开关的第一端连接，所述第四开关的第二端接所述第二电位，所述第三开关的控制端用于输入所述第一控制信号，所述第四开关的控制端用于输入所述第二控制信号。
6.如权利要求5所述的锁相环电路，其特征在于，所述第三电流源和所述第四电流源为可调电流源。
7.如权利要求3所述的锁相环电路，其特征在于，所述自适应调节电路包括第五电流源、第六电流源、第五开关、第六开关、第二电阻和比较器；
所述第五开关的第一端用于输入所述第一电位，所述第五开关的第二端与所述第五电流源的输入端连接，所述第五电流源的输出端、所述第二电阻的第一端和所述比较器的正相输入端连接，所述比较器的反相输入端、所述第二电阻的第二端和所述第六电流源的输入端连接，所述第六开关的第二端接所述第二电位，所述第五开关的控制端用于输入所述第一控制信号，所述第六开关的控制端用于输入所述第二控制信号，所述比较器的输出端构成所述自适应调节电路的输出端。
8.如权利要求7所述的锁相环电路，其特征在于，所述第一开关、所述第二开关、所述第五开关和所述第六开关为相同的开关，所述第五电流源、所述第六电流源、所述第一电流源和所述第二电流源为相同的电流源。
9.如权利要求3所述的锁相环电路，其特征在于，所述自适应调节电路包括比较器；
所述比较器的正相输入端与所述第一开关的第二端连接，所述比较器的反相输入端与所述第二开关的第一端连接，所述比较器的输出端构成所述自适应调节电路的输出端。
10.如权利要求9所述的锁相环电路，其特征在于，所述自适应调节电路还包括：
第一反馈支路，所述第一反馈支路的第一端与所述第一开关的第二端连接，所述第一反馈支路的第二端与所述比较器的正相输入端连接，所述第一反馈支路，被配置为反馈所述第一开关的第二端的电压至所述比较器的正相输入端；
第二反馈支路，所述第二反馈支路的第一端与所述第二开关的第一端连接，所述第二反馈支路的第二端与所述比较器的反相输入端连接，所述第二反馈支路，被配置为反馈所述第一开关的第二端的电压至所述比较器的反相输入端。
11.如权利要求10所述的锁相环电路，其特征在于，所述第一反馈支路包括第三电阻，所述第三电阻的第一端和第二端分别构成所述第一反馈支路的第一端和第二端；
所述第二反馈支路包括第四电阻，所述第四电阻的第一端和第二端分别构成所述第二反馈支路的第一端和第二端。
12.如权利要求9所述的锁相环电路，其特征在于，所述比较器包括第十电子开关管、第十一电子开关管、第十二电子开关管、第十三电子开关管、第十四电子开关管、第十五电子开关管、第十六电子开关管、第十七电子开关管和第十八电子开关管、第十九电子开关管、第二十电子开关管、第二十一电子开关管、第二十二电子开关管和第二十三电子开关管；
所述第十二电子开关管的源极和所述第十三电子开关管的源极共接并用于输入正电源，所述第十二电子开关管的漏极、所述第十九电子开关管的源极和所述第十一电子开关管的漏极共接，所述第十三电子开关管的漏极、所述第二十电子开关管的源极和所述第十电子开关管的漏极共接，所述第十电子开关管的源极、所述第十一电子开关管的源极和所述第十四电子开关管的漏极共接，所述第十四电子开关管的源极接地，所述第十二电子开关管的栅极、所述第十三电子开关管的栅极、所述第十九电子开关管的漏极和所述第二十一电子开关管的漏极共接，所述第二十电子开关管的漏极和所述第二十二电子开关管的漏极构成所述比较器的输出端，所述第二十一电子开关管的源极、所述第十七电子开关管的漏极和所述第十六电子开关管的漏极共接，所述第二十二电子开关管的源极、所述第十八电子开关管的漏极和所述第十五电子开关管的漏极共接，所述第十七电子开关管的源极和所述第十八电子开关管的源极接地，所述第十五电子开关管的源极、所述第十六电子开关管的源极和所述第二十三电子开关管的漏极共接，所述第二十三电子开关管的源极用于输入正电源，所述第十电子开关管的栅极和所述第十五电子开关管的栅极共接构成所述比较器的正相输入端，所述第十一电子开关管的栅极和所述第十六电子开关管的栅极共接构成所述比较器的反相输入端，所述第十四电子开关管的栅极用于输入第一偏置电压，所述第十七电子开关管的栅极和所述第十八电子开关管共接并用于输入第二偏置电压，所述第十九电子开关管的栅极和所述第二十电子开关管的栅极共接并用于输入第三偏置电压，所述第二十一电子开关管的栅极和所述第二十二电子开关管的栅极共接并用于输入第四偏置电压，所述第二十三电子开关管的栅极用于输入第五偏置电压。
13.如权利要求7所述的锁相环电路，其特征在于，所述比较器包括第一电子开关管、第二电子开关管、第三电子开关管、第四电子开关管、第五电子开关管、第六电子开关管、第七电子开关管、第八电子开关管和第九电子开关管；
所述第五电子开关管的源极、所述第三电子开关管的源极、所述第四电子开关管的源极和所述第七电子开关管的源极共接并用于输入正电源，所述第五电子开关管的栅极、所述第三电子开关管的栅极、所述第三电子开关管的漏极和所述第一电子开关管的漏极共接，所述第五电子开关管的漏极、所述第六电子开关管的漏极、所述第六电子开关管的栅极和所述第八电子开关管的栅极共接，所述第六电子开关管的源极和所述第八电子开关管的源极接地，所述第四电子开关管的栅极、所述第四电子开关管的漏极、所述第二电子开关管的漏极和所述第七电子开关管的栅极共接，所述第一电子开关管的源极、所述第二电子开关管的源极和所述第九电子开关管的漏极共接，所述第一电子开关管的栅极构成所述比较器的正相输入端，所述第二电子开关管的栅极构成所述比较器的反相输入端，所述第九电子开关管的第二端接地，所述第九电子开关管的栅极用于输入第六偏置电压，所述第七电子开关管的漏极和所述第八电子开关管的漏极共接构成所述比较器的输出端。
14.如权利要求13所述的锁相环电路，其特征在于，所述第三电子开关管的宽长比与所述第五电子开关管的宽长比的比值为1；
所述第四电子开关管的宽长比与所述第七电子开关管的宽长比的比值为1；
所述第六电子开关管的宽长比与所述第八电子开关管的宽长比的比值为1/N，N大于1。
15.如权利要求3所述的锁相环电路，其特征在于，所述自适应调节电路包括：
第一脉宽检测比较电路，被配置为检测所述第一控制信号的脉宽，并将所述第一控制信号的脉宽与预设脉宽进行比较，以输出第一比较信号至所述鉴频鉴相器；
第二脉宽检测比较电路，被配置为检测所述第二控制信号的脉宽，并将所述第二控制信号的脉宽与所述预设脉宽进行比较，以输出第二比较信号至所述鉴频鉴相器。
16.一种图像传感器，其特征在于，包括如1-15任一项所述的锁相环电路。
CN202311167257.1A 2023-09-12 2023-09-12 锁相环电路和图像传感器 Active CN116915243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311167257.1A CN116915243B (zh) 2023-09-12 2023-09-12 锁相环电路和图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311167257.1A CN116915243B (zh) 2023-09-12 2023-09-12 锁相环电路和图像传感器

Publications (2)

Publication Number Publication Date
CN116915243A CN116915243A (zh) 2023-10-20
CN116915243B true CN116915243B (zh) 2023-12-26

Family

ID=88351422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311167257.1A Active CN116915243B (zh) 2023-09-12 2023-09-12 锁相环电路和图像传感器

Country Status (1)

Country Link
CN (1) CN116915243B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940088B1 (en) * 2009-03-31 2011-05-10 Pmc-Sierra, Inc. High speed phase frequency detector
CN103152035A (zh) * 2013-03-27 2013-06-12 武汉大学 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
JP2013197692A (ja) * 2012-03-16 2013-09-30 Yokogawa Electric Corp Ｐｌｌクロック発生回路
CN213426142U (zh) * 2020-11-25 2021-06-11 灿芯半导体(苏州)有限公司 一种能够快速锁定的锁相环电路
CN114499502A (zh) * 2022-01-20 2022-05-13 深圳市恒昌通电子有限公司 一种鉴频鉴相器及锁相环电路
CN114567317A (zh) * 2022-02-21 2022-05-31 芯思原微电子有限公司 一种粗延时锁相环电路和延时控制电路
CN116633348A (zh) * 2023-05-23 2023-08-22 西安电子科技大学 一种可调死区的亚采样锁相环结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007001934B3 (de) * 2007-01-12 2008-07-31 Texas Instruments Deutschland Gmbh Phasenregelkreis
US7592847B2 (en) * 2007-03-22 2009-09-22 Mediatek Inc. Phase frequency detector and phase-locked loop

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940088B1 (en) * 2009-03-31 2011-05-10 Pmc-Sierra, Inc. High speed phase frequency detector
JP2013197692A (ja) * 2012-03-16 2013-09-30 Yokogawa Electric Corp Ｐｌｌクロック発生回路
CN103152035A (zh) * 2013-03-27 2013-06-12 武汉大学 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN213426142U (zh) * 2020-11-25 2021-06-11 灿芯半导体(苏州)有限公司 一种能够快速锁定的锁相环电路
CN114499502A (zh) * 2022-01-20 2022-05-13 深圳市恒昌通电子有限公司 一种鉴频鉴相器及锁相环电路
CN114567317A (zh) * 2022-02-21 2022-05-31 芯思原微电子有限公司 一种粗延时锁相环电路和延时控制电路
CN116633348A (zh) * 2023-05-23 2023-08-22 西安电子科技大学 一种可调死区的亚采样锁相环结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Novel Zero Blind Zone Phase Frequency Detector for Fast Acquisition in Phase Locked Loops;Sucheth S. Kuncham;《 2018 31st International Conference on VLSI Design and 2018 17th International Conference on Embedded Systems (VLSID)》;第167-170页 *
一款低抖动宽调节范围锁相环频率合成器的设计;薛颜;《中国电子科学研究院学报》;第6-12页 *
周生明.《基于ZENI的集成电路设计与实现技术》.西安电子科技大学出版社,2013,第154-160页. *

Also Published As

Publication number Publication date
CN116915243A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
KR940001724B1 (ko) 위상동기회로
JP3808338B2 (ja) 位相同期回路
KR920004335B1 (ko) 전압제어발진회로
TWI470932B (zh) 差分式振幅控制鋸齒波產生器及產生雙差分式鋸齒波信號之方法
US6377129B1 (en) Programmable relaxation oscillator
US7443254B2 (en) Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency
US7355486B2 (en) Current controlled oscillation device and method having wide frequency range
KR910008522B1 (ko) 전압제어발진회로
CN107528567B (zh) 注入锁定振荡器及包括其的半导体器件
JPH1168559A (ja) 位相同期ループ回路
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US7920000B2 (en) PLL circuit and method of controlling the same
CN112636748B (zh) 扩频时钟电路及通信芯片
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
US11226649B2 (en) Clock delay circuit
CN116915243B (zh) 锁相环电路和图像传感器
US6434206B1 (en) Phase locked loop circuit for reducing lock-in time
US6067336A (en) Charge pump circuit
US11757457B2 (en) Phase synchronization circuit, transmission and reception circuit, and semiconductor integrated circuit
CN113315509A (zh) 锁相环电路及通信芯片
CN112311360A (zh) 一种无需参考时钟的高精度振荡器
CN112910459B (zh) 一种用于产生四相延时信号的方法及dll电路
Zhang et al. A process compensated 3-GHz ring oscillator
JPWO2005008895A1 (ja) チャージポンプ回路
CN219124185U (zh) 占空比校正电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant