DE3690492C2 - Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator - Google Patents

Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator

Info

Publication number
DE3690492C2
DE3690492C2 DE3690492A DE3690492A DE3690492C2 DE 3690492 C2 DE3690492 C2 DE 3690492C2 DE 3690492 A DE3690492 A DE 3690492A DE 3690492 A DE3690492 A DE 3690492A DE 3690492 C2 DE3690492 C2 DE 3690492C2
Authority
DE
Germany
Prior art keywords
frequency
signal
gate
error signals
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3690492A
Other languages
English (en)
Other versions
DE3690492T (de
Inventor
Nicholas Paul Cowley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Application granted granted Critical
Publication of DE3690492C2 publication Critical patent/DE3690492C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft eine Phasenkomparator-Einrasterfassungsschaltung für die Verwendung in einem digitalen, mit einer Phasenregelschleife versehenen Frequenzsynthesegenerator mit einem Phasenkomparator, der abhängig von einer Bezugsfrequenz und einer sich über einen einstellbaren Teiler von einem frequenzveränderlichen Oszillator abgeleiteten Frequenz Frequenz-Aufwärts- und Frequenz-Abwärts-Fehlersignale erzeugt, und einem Schleifenverstärker, der abhängig von diesen Frequenz-Aufwärts- und Frequenz-Abwärts-Fehlersignalen dem Oszillator zur Steuerung seiner Frequenz ein Steuersignal zuführt. Sie betrifft ferner einen eine solche Einrasterfassungsschaltung enthaltenden digitalen Frequenzsynthesegenerator.
Derartige Schaltungsanordnungen finden allgemein bei Frequenzsyntheseschaltungen Anwendung, insbesondere in UHF/VHF- Abstimmschaltungen, die nach dem Überlagerungsprinzip arbeiten.
In Fernsehempfängern und dergleichen ist es üblich, in der im Eingangsteil liegenden Abstimmschaltung einen digitalen Frequenzsynthesegenerator mit Phasenregelschleife (PLL-Frequenzsynthesegenerator) zu verwenden. Bei solchen Empfängern besteht ein Problem darin, daß die Abstimmung relativ grob sein kann, was insbesondere dann gilt, wenn eine kostengünstigste Billigausführung vorliegt.
Wegen der aufgrund der Alterung auftretenden Drift der Bauelemente kann sich die zum Vergleich herangezogene Referenzfrequenz ändern oder durch Rauschsignale verschlechtern, was in der durch Synthese erzeugten Überlagerungsoszillatorfrequenz zu Fehlern führen kann.
Ein weiteres Problem bei diesen Systemen ergibt sich, wenn sie zum Demodulieren von HF-Signalen aus einer qualitativ niedrigwertigen Quelle benutzt werden, bei der die tatsächlich vorliegende Frequenz zeitabhängig ist.
Eine bekannte Verbesserung der oben erwähnten Art von Schaltungen beinhaltet eine Kombination von digitalen und analogen Steuerschaltungen, die gemeinsam angewendet werden. Bei einer solchen Anordnung wird die Überlagerungsoszillatorfrequenz von einer digitalen PLL-Schaltung gesteuert, bis sie in den Fangbereich der Analogschaltung gelangt. Im Anschluß daran wird der frequenzveränderliche Oszillator von der zuletzt genannten Schaltung gesteuert. Eine Einrasterfassungsschaltung ist dann dazu verwendet worden, die Wirkungsweise der digitalen PLL-Schaltung zu überwachen und die Steuerung der analogen Schaltung zu übergeben, sobald das Einrasten erreicht worden ist.
Bisher waren solche Einrasterfassungsschaltungen nicht ohne Nachteile. Solche Einrasterfassungsschaltungen, die in Phasenkomparatoren verwendet werden, können von sich aus nur schlechte Anzeiger dafür sein, daß das Einrasten erreicht worden ist, weil im allgemeinen folgende Gegebenheiten vorliegen:
  • I) sie definieren kein exaktes Einrastfenster;
  • II) in Systemen mit variabler Referenzfrequenz (fref) ändert sich das tatsächliche Einrasten mit der Referenzfrequenz fref;
  • III) die Schaltungen zeigen die Neigung, falsche Einrastsignale zu erzeugen, wenn sich das System tatsächlich noch außerhalb des Einrastzustandes befindet, wenn nicht externe Schaltungseinrichtungen (und somit eigene Anschlußstifte zu der Schaltung) zur Korrektur dieses Fehlers benutzt werden;
  • IV) analoge Einrasterfassungsschaltungen sind von sich aus in ihrem Betrieb komplex und erfordern auch externe Komponenten;
  • V) in einigen digitalen Systemen ist das Einrastfenster sehr stark prozeßabhängig.
Bei einer aus der US 41 22 405 bekannten Einrasterfassungsschaltung ist ein Phasenkomparator über einen Einrastdetektor mit einem Pulsbreitendiskriminator verbunden, durch den wiederum ein Einrastdiskriminator beaufschlagt wird, um unter bestimmten Bedingungen ein Einrast-Anzeigesignal zu liefern. Durch den Phasenkomparator werden die Phasen eines ersten und eines zweiten Eingangssignals miteinander verglichen, um an den Einrastdetektor ein erstes oder ein zweites Korrektursignal zu liefern, wenn die verglichenen Eingangssignale in der einen bzw. der anderen Richtung außer Phase sind. Der analoge Pulsbreitendiskriminator enthält eine Stromquelle, einen RC-Integrator sowie einen Schmitt- Trigger mit einem am Integrator liegenden Eingang. Die Stromquelle ist über einen vom Einrastdetektor gesteuerten Schalter mit dem Integrator koppelbar. Der Einrastdiskriminator enthält mehrere hintereinandergeschaltete Flip-Flops, deren Rücksetzeingänge mit dem Ausgang des Pulsbreitendiskriminators verbunden und deren Takteingänge von einem der beiden Eingangssignale des Phasenkomparators beaufschlagt werden. Der das Einrast-Anzeigesignal liefernde Ausgang des Einrastdiskriminators ist durch den Ausgang des letzten Flip-Flops gebildet. Liefert der Phasenkomparator ein Korrektursignal, dessen Dauer einen vorbestimmten Wert überschreitet, so werden die Flip-Flops des Einrastdiskriminators über den Pulsbreitendiskriminator zurückgesetzt, so daß kein Einrast-Anzeigesignal erzeugt wird. Liefert der Pulsbreitendiskriminator dagegen während einer bestimmten Anzahl von Zyklen des den Takteingängen der Flip-Flops zugeführten Eingangssignals kein Rücksetzsignal, so tritt am Ausgang des Einrastdiskriminators ein Einrast-Anzeigesignal auf, durch das angezeigt wird, daß die Schleife eingerastet ist. Ungünstig bei dieser Schaltungsanordnung ist das Erfordernis eines analogen Pulsbreitendiskriminators, der eine gewisse Unsicherheit bei der Anzeige der Phasenverriegelung mit sich bringt.
Ziel der Erfindung ist es, eine Einrasterfassungsschaltung sowie einen Frequenzsynthesegenerator der eingangs genannten Art zu schaffen, die bei einfachem Aufbau einen zuverlässigeren Betrieb gewährleisten.
Die Aufgabe wird hinsichtlich der Einrasterfassungsschaltung dadurch gelöst, daß mehrere logische Verknüpfungsglieder, die abhängig von den Frequenz-Aufwärts- und Frequenz-Abwärts- Fehlersignalen während einer Periode, die einer vorbestimmten Anzahl von aufeinanderfolgenden Zyklen des dem Phasenkomparator über den einstellbaren Teiler zugeführten Frequenzsignals entspricht, auf digitale Weise ein Einrast- Anzeigesignal erzeugen, wenn während dieser Periode ausschließlich Frequenz-Aufwärts- oder Frequenz-Abwärts-Fehlersignale festgestellt werden und die Dauer eines jeden dieser Frequenz-Aufwärts- oder Frequenz-Abwärts-Fehlersignale nicht länger als ein vorbestimmtes Zeitfenster ist. Hinsichtlich des digitalen Frequenzsynthesegenerators ergibt sich die Lösung aus den Merkmalen des Anspruchs 6.
Aufgrund der erfindungsgemäßen Ausbildung ergeben sich unter anderem die folgenden Vorteile:
  • I) aufgrund der einfachen, rein digitalen Lösung ergibt sich ein genau definiertes Einrastfenster;
  • II) das Einrastfenster kann unabhängig von der Referenzfrequenz fref festgelegt werden;
  • III) unter normalen Betriebsbedingungen kann sie so ausgelegt werden, daß keine störenden Einrastsignale erzeugt werden;
  • IV) sie erfordert keine externe Beschaltung;
  • V) das Einrastfenster ist prozeßunabhängig.
In den Unteransprüchen sind weitere vorteilhafte Ausführungsvarianten angegeben.
Es sei bemerkt, daß die digitale PLL-Frequenzsyntheseschaltung der oben angegebenen Art bei Erzielung des Phaseneinrastzustandes nur Frequenz-Abwärts-Signale erzeugt, die eine Leckstromkompensation im Schleifenverstärker ergeben, wobei diese Signale zur Leckstromkompensation im Schleifenverstärker eine bekannte Größe haben. Wie oben bereits erläutert wurde, werden die Frequenz-Aufwärts- und die Frequenz-Abwärts- Signale von einer Logikschaltung überwacht, damit dieser bestimmte Zustand erfaßt und ein Einrast-Anzeigesignal geliefert wird.
Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigt
Fig. 1 ein Blockschaltbild eines digitalen PLL- Frequenzsynthesegenerators nach dem Stand der Technik,
Fig. 2 ein Schaltbild eines aktiven Schleifenfilters nach dem Stand der Technik, wie es in dem Frequenzsynthesegenerator von Fig. 1 verwendet wird,
Fig. 3 ein Schaltbild einer Phasenkomparator-Einrasterfassungsschaltung gemäß einer Ausführungsform der Erfindung und
Fig. 4 (a) bis (e) Impulssignaldiagramme, wie sie in der Schaltung von Fig. 3 angewendet werden und/oder in der Schaltung erzeugt werden.
Zum besseren Verständnis der Erfindung werden nun Ausführungsbeispiele unter Bezugnahme auf die Zeichnung beschrieben.
In Fig. 1 ist ein herkömmlicher, mit einer Schleife arbeitender digitaler PLL-Frequenzsynthesegenerator dargestellt. Die Schleife besteht aus einem frequenzveränderlichen Oszillator (VFO) 1, einem einstellbaren programmierbaren Teiler 3 mit veränderlichem Teilerverhältnis, einem Phasenkomparator 5 und einem Schleifenfilter 7. Das Teilerverhältnis N des Teilers 3 ist mittels einer Abstimmwählsteuereinheit 9 voreingestellt. Das Ausgangssignal des frequenzveränderlichen Oszillators 5 mit der Frequenz fout wird hinsichtlich der Frequenz geteilt, und das Ausgangssignal des Teilers 3 mit der reduzierten abgeleiteten Frequenz fN wird mit einem Signal mit einer stabilen Bezugsfrequenz fref verglichen. Dieses zuletzt genannte Bezugssignal wird aus einem quarzgesteuerten Oszillator 11, einem Teiler 13 mit festem Teilerverhältnis und einem Pufferverstärker 15 abgeleitet, die somit eine Bezugsfrequenzquelle 11, 13, 15 bilden. Ein durch eine Fehlerspannung gebildetes Steuersignal VE aus dem Phasenkomparator 5 hält die Frequenz des frequenzveränderlichen Oszillators 1 aufrecht.
Das aktive Schleifenfilter 7 des Frequenzsynthesegenerators ist in Fig. 2 genau dargestellt. Es enthält zwei Stromquellen, nämlich eine Frequenz-Aufwärts-Stromquelle 21 und eine Frequenz-Abwärts-Stromquelle 23, die mit dem Eingang eines Schleifenverstärkers 25 verbunden sind. Das Ausgangssignal dieses Schleifenverstärkers 25 wird über eine Lastimpedanz 27 (RL) geschickt und über ein Filter 29 zum Verstärkereingang zurückgeleitet, das durch seine Übertragungsfunktion (H(s)) charakterisiert ist. Das Ausgangssignal des Schleifenverstärkers 25 wird als Steuersignal VE zur Steuerung des frequenzveränderlichen Oszillators 1 benutzt. Dieser Oszillator 1 kann ein bekannter spannungsgesteuerter Oszillator (VCO) sein, dessen Varaktor durch das Steuersignal VE gesteuert wird. Die Stromquellen 23 und 21 werden gemäß der Darstellung von Frequenz-Aufwärts-Fehlersignalen CU bzw. von Frequenz-Abwärts- Fehlersignalen CD gesteuert, die jeweils an den entsprechenden Ausgängen des Phasenkomparators 5 abgegeben werden.
Wenn der Phaseneinrastzustand erreicht wird, gibt der Phasenkomparator 5 normalerweise impulsartige Frequenz-Abwärts-Fehlersignale CD am Frequenz-Abwärts- Ausgang ab, damit der Leckstrom iB im nachfolgenden Schleifenverstärker 25 korrigiert wird. Das Erreichen des Einrastzustandes wird daher angezeigt, wenn ausschließlich impulsartige Frequenz- Abwärts-Fehlersignale CD vorhanden sind.
Dieser Zustand liegt jedoch auch dann über eine große Anzahl von Zyklen vor, wenn der Varaktor eine Abstimmung von einer hohen Spannung auf eine niedrige Spannung vornimmt, so daß daher die Dauer jedes impulsartigen Frequenz-Abwärts-Fehlersignals CD mit der Zeitperiode eines Einrastfensters verglichen werden muß; sollte einer der zusammenhängenden Impulse länger dauern als diese Einrastfensterperiode, dann wird die Schleife als außerhalb des Einrastzustandes befindlich betrachtet.
Die hier zu beschreibende Einrasterfassungsschaltung (Fig. 3) beruht auf der digitalen Verarbeitung der Frequenz-Aufwärts- und Frequenz-Abwärts-Fehlersignale CU, CD aus dem Phasenkomparator 5 in Kombination mit den über den Teiler vom Oszillator 1 abgeleiteten Frequenzsignalen FN.
Die Eingangs- und Ausgangssignale des Impulskomparators im Einrastfall sind in den Fig. 4 (a) bis 4 (e) dargestellt. Die dargestellten Kurven gelten für:
  • a) das abgeleitete geteilte Frequenzsignal f′N;
  • b) ein verzögertes Frequenzsignal f′N, das dem abgeleiteten Signal fN verzögert um die Zeitperiode τD entspricht;
  • c) das geteilte Bezugsfrequenzsignal fref;
  • d) das impulsförmige Frequenz-Abwärts-Fehlersignal CD, wobei τE auf iB bezogen ist; und
  • e) das impulsartige Frequenz-Aufwärts-Fehlersignal CU.
Wie über den zwei dargestellten Referenzzyklen zu erkennen ist, treten während dieser Periode zwei impulsartige Frequenz-Abwärts- Fehlersignale CD jeweils mit der Dauer τE auf, während das impulsartige Frequenz- Aufwärts-Fehlersignal CU den Ruhezustand hat.
Das abgeleitete geteilte Frequenzsignal fN wird durch eine Verzögerungseinheit 31 (Fig. 3) geschickt, die das verzögerte Frequenzsignal f′N liefert.
Nach einer Negation (Invertiereinheit 33) wird das verzögerte Frequenzsignal fN an ein erstes UND-Glied 35 angelegt, an das auch das Frequenz-Abwärts-Fehlersignal CD angelegt wird. Dies ergibt ein Fehlersignal fE = N · CD für eine nachfolgende Korrelation.
Bei τD = τE und bei N · CD = 0 für die Dauer von zwei fref Zyklen kann die Schleife empirisch als eingerastet betrachtet werden.
Bei τD = τE und N · CD = 0 für die Dauer von (K+1)fref Zyklen kann die Schleife als eingerastet abgeleitet werden, und das definierte Einrastfenster hat den Wert τE.
Eine mit positivem Fenster arbeitende Einrasterfassungsschaltung zur Durchführung eines Vergleichs und des Frequenz-Aufwärts- Fehlersignals CU und zur Erzeugung eines Einrast-Anzeigesignals S ist in Fig. 3 dargestellt. Diese Schaltung enthält eine Kaskade von (K+1) in Serie geschalteten D-Flip- Flops 37, von denen in der Figur drei dargestellt sind. Diese Flip-Flops 37 führen eine Korrelation über (K+1)fref Zyklen aus, und sie werden alle über einen gemeinsamen Taktleitungseingang synchron getaktet, der die vom Phasenkomparator 5 gelieferten Frequenz-Abwärts-fehlersignale CD empfängt. An die Rücksetzanschlüsse R jedes der Flip-Flops 37 wird ein gemeinsames, einen Fehler angebendes Vergleichssignal f′E angelegt, und an den Eingangsanschluß D des ersten der Flip-Flops 37 wird ein Signal mit dem Binärwert "1" angelegt. Dieses Fehler- oder Vergleichssignal f′E wird aus dem Frequenz-Aufwärts-Fehlersignal CU und dem logisch abgeleiteten Fehlersignal fE = N · CD mittels eines ODER-Glieds 39 abgeleitet:
f′E = N · CD + CU
Das Ausgangssignal am Ausgangsanschluß Q jedes Flip-Flops 37 wird zu einem zweiten gemeinsamen UND-Glied 41 geleitet, so daß am Ausgang dieses zweiten UND-Glieds 41 ein Einrast-Anzeigesignal S erzeugt wird.
Es ist festzustellen, daß zur Erzielung der oben beschriebenen logischen Funktionen auch andere logische Bauelemente verwendet werden können.
Für ein ausführbares System kann der im ungünstigsten Fall auftretende Maximalwert von iB und damit τE berechnet werden. Bei kritischer oder überkritisch gedämpfter Schleife und wenn die Verzögerung τD so gewählt ist, daß sie ganzzahlig auf τE bezogen ist, d. h. τD = KτE und die Abtastung über (K+1)fref Zyklen erfolgt, dann ist zu erkennen, daß die Einrasterfassungsschaltung nur ein Einrasten anzeigt, wenn der eingeschwungene Zustand erreicht ist. Es wird somit eine Schaltung betrachtet, in der fünf Flip-Flops 37 (K=4) verwendet werden und die Verzögerung τD digital als 4τE definiert ist. Das auf diese Weise erzielte Fehlerfenster beträgt τE.
In vielen Anwendungsfällen kann die Schleife jedoch unterkritisch gedämpft sein. In diesem Fall kann die eingefügte Verzögerung modifiziert werden, damit ein Fehlerfenster von nτE entsteht, wobei n eine ganze Zahl ist bei einer Kopplung über +1 fref Zyklen. Das Einrast-Anzeigesignal S von Fig. 3 wird dann zum Einstellen eines festgehaltenen Einrastfensteranzeigers benutzt, wobei die Halteschaltung 43 von einem Steuerwerk zurückgesetzt wird, wenn eine neue Frequenz benötigt wird oder ein Signalverlust festgestellt wird. Es sei nun die gleiche Schaltung bei Verwendung von fünf Flip-Flops 37 (=4) betrachtet, wobei jedoch die Verzögerung τD digital als 8τE definiert ist. Das nun erhaltene Fehlerfenster beträgt 2τE (K=8, n=2).
Die beschriebene Schaltung (Fig. 3) könnte auch so modifiziert weden, daß die Einrasthalteschaltung gesetzt wird, indem die CU-Impulse mit einer vorbestimmten Einrastfensterperiode über eine vorbestimmte Anzahl von Zyklen in der Weise verglichen werden, in der die CD-Impulse verarbeitet wurden, d. h. dafür jedoch zur Festlegung eines negativen Einrastfensters. In Fig. 3 würden somit dafür die Frequenz-Aufwärts-Frequenz-Abwärts-Fehlersignale CD, CU an die mit CU, CD bezeichneten Eingänge angelegt.
Die Schaltungen mit positivem Fenster und mit negativem Fenster können somit dann tandemartig kombiniert werden, beispielsweise mit einem ODER-Glied an ihrem Ausgang.

Claims (10)

1. Phasenkomparator-Einrasterfassungsschaltung für die Verwendung in einem digitalen, mit einer Phasenregelschleife versehenen Frequenzsynthesegenerator mit einem Phasenkomparator (5), der abhängig von einer Bezugsfrequenz (fref) und einer über einen einstellbaren Teiler (3) von einem frequenzveränderlichen Oszillator (1) abgeleiteten Frequenz (fN) Frequenz-Aufwärts- und Frequenz-Abwärts-Fehlersignale (CU, CD) erzeugt, und einem Schleifenverstärker (7), der abhängig von diesen Frequenz-Aufwärts- und Frequenz-Abwärts- Fehlersignalen (CU, CD) dem Oszillator (1) zur Steuerung seiner Frequenz ein Steuersignal (VE) zuführt, gekennzeichnet durch mehrere logische Verknüpfungsglieder (31, 33 . . ., 41), die abhängig von den Frequenz-Aufwärts- und Frequenz- Abwärts-Fehlersignalen (CU, CD) während einer Periode, die einer vorbestimmten Anzahl von aufeinanderfolgenden Zyklen des dem Phasenkomparator (5) über den einstellbaren Teiler (3) zugeführten Frequenzsignals (fN) entspricht, auf digitale Weise ein Einrast-Anzeigesignal (S) erzeugen, wenn während dieser Periode ausschließlich Frequenz-Aufwärts- oder Frequenz-Abwärts-Fehlersignale (CU, CD) festgestellt werden und die Dauer eines jeden dieser Frequenz-Aufwärts- oder Frequenz-Abwärts-Fehlersignale (CU, CD) nicht länger als ein vorbestimmtes Zeitfenster ist.
2. Einrasterfassungsschaltung nach Anspruch 1, gekennzeichnet durch eine erste Logikeinheit (35, 39) zur Erzeugung eines Vergleichsignals (f′E) aus dem abgeleiteten Frequenzsignal (fN) und den beiden Frequenz-Aufwärts- und Frequenz- Abwärts-Fehlersignalen (CU, CD), wobei das Vergleichsignal (f′E) durch die logische Beziehung f′E = N * CD + CUgegeben ist, fN das abgeleitete Frequenzsignal (fN) ist und CD einem und CU dem anderen der Frequenz-Aufwärts- und Frequenz- Abwärts-Fehlersignale (CU, CD) entspricht, und durch eine zweite Logikeinheit (37, 41), die abhängig von der ersten Logikeinheit (33, 39) und dem einen Fehlersignal (CD) mehrere zeitlich aufeinanderfolgende Abtastwerte des Fehlersignals vergleicht, um das Einrast-Anzeigesignal (S) zu erzeugen, wenn ausschließlich Frequenz-Aufwärts- oder Frequenz- Abwärts-Fehlersignale (CU bzw. CD) vorhanden sind.
3. Einrasterfassungsschaltung nach Anspruch 2, gekennzeichnet durch eine Schaltungsanordnung mit einer Verzögerungs- und Invertiereinheit (31, 33), die das abgeleitete Frequenzsignal (fN) invertiert und mit einer ausgewählten Zeitverzögerung (τD) versieht, einem ersten UND-Glied (35), das an den Ausgang der Verzögerungs- und Invertiereinheit (31, 33) angeschlossen ist, einem ODER-Glied (39), das an den Ausgang des ersten UND-Glieds (35) angeschlossen ist, mehreren in Serie geschalteten Flip-Flop-Schaltungen (37), deren Takteingänge (CK) miteinander verbunden sind und deren Rückstelleingänge (R) mit dem Ausgang des ODER-Glieds (39) verbunden sind, und einem zweiten UND-Glied (41), das mit dem Ausgang jeder Flip-Flop-Schaltung (37) verbunden ist und an seinem Ausgang das Einrast-Anzeigesignal (S) abgibt.
4. Einrasterfassungsschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine mit dem Schaltungsausgang verbundene Halteschaltung (43).
5. Einrasterfassungsschaltung nach Anspruch 3, gekennzeichnet durch eine Kombination von zwei Schaltungsanordnungen der angegebenen Art, wobei das jeweilige ODER-Glied (39) jeder Schaltungsanordnung mit seinem Eingang an das jeweilige erste UND-Glied (35) und an die Takteingänge (CK) der Flip-Flop-Schaltungen (37) der anderen Schaltungsanordnung angeschlossen ist, um sowohl eine positive als auch eine negative Fenstererfassung zu ermöglichen.
6. Digitaler Frequenz-Synthesegenerator mit Phasenregelschleife, mit einer Bezugsfrequenzquelle (11, 13, 15), einem frequenzveränderlichen Oszillator (1), einem abhängig von diesem Oszillator (1) arbeitenden einstellbaren Teiler (3), einem an die Bezugsfrequenzquelle (11, 13, 15) und den Teiler (3) angeschlossenen Phasenkomparator (5) zur Erzeugung von Frequenz-Aufwärts- und Frequenz-Abwärts-Fehlersignalen (CU, CD) in Abhängigkeit von dem Bezugsfrequenzsignal (fref) und dem über den Teiler (3) vom Oszillator (1) abgeleiteten Frequenzsignal (fN) und einem Schleifenverstärker (7), der abhängig von den Frequenz-Aufwärts- und Frequenz-Abwärts-Fehlersignalen (CU, CD) dem Oszillator (1) zur Steuerung seiner Frequenz ein Steuersignal (VE) zuführt, gekennzeichnet durch eine Einrasterfassungsschaltung mit mehreren logischen Verknüpfungsgliedern (31, 33, . . ., 41), die abhängig von den Frequenz-Aufwärts- und Frequenz-Abwärts-Fehlersignalen (CU, CD) während einer Periode, die einer vorbestimmten Anzahl von aufeinanderfolgenden Zyklen des dem Phasenkomparator (5) über den einstellbaren Teiler (3) zugeführten Frequenzsignals (fN) entspricht, auf digitale Weise ein Einrast-Anzeigesignal (S) erzeugen, wenn während dieser Periode ausschließlich Frequenz-Aufwärts- oder Frequenz-Abwärts-Fehlersignale (CU, CD) festgestellt werden und die Dauer eines jeden dieser Frequenz-Aufwärts- oder Frequenz-Abwärts-Fehlersignale (CU, CD) nicht länger als ein vorbestimmtes Zeitfenster ist.
7. Frequenzsynthesegenerator nach Anspruch 6, gekennzeichnet durch eine erste Logikeinheit (35, 39) zur Erzeugung eines Vergleichsignals (f′E) aus dem abgeleiteten Frequenzsignal (fN) und den beiden Frequenz-Aufwärts- und Frequenz- Abwärts-Fehlersignalen (CU, CD), wobei das Vergleichsignal (f′E) durch die logische Beziehung f′E = N * CD + CUgegeben ist, fN das abgeleitete Frequenzsignal (fN) ist und CD einem und CU dem anderen der Frequenz-Aufwärts- und Frequenz- Abwärts-Fehlersignale (CU, CD) entspricht, und durch eine zweite Logikeinheit (37, 41), die abhängig von der ersten Logikeinheit (33, 39) und dem einen Fehlersignal (CD) mehrere zeitlich aufeinanderfolgende Abtastwerte des Fehlersignals vergleicht, um das Einrast-Anzeigesignal (S) zu erzeugen, wenn ausschließlich Frequenz-Aufwärts- oder Frequenz- Abwärts-Fehlersignale (CU bzw. CD) vorhanden sind.
8. Frequenzsynthesegenerator nach Anspruch 7, dadurch gekennzeichnet, daß CD dem Frequenz-Abwärts-Fehlersignal (CD) und CU dem Frequenz-Aufwärts-Fehlersignal (CU) entspricht und daß der Phasenkomparator (5), die erste Logikeinheit (35, 39) und die zweite Logikeinheit (37, 41) entsprechend miteinander verbunden sind.
9. Frequenzsynthesegenerator nach Anspruch 8, dadurch gekennzeichnet, daß die Einrasterfassungsschaltung folgendes enthält:
eine Schaltungsanordnung mit einer Verzögerungs- und Invertiereinheit (31, 33), die das abgeleitete Frequenzsignal (fN) invertiert und mit einer ausgewählten Zeitverzögerung (τD) versieht, einem ersten UND-Glied (35), das an den Ausgang der Verzögerungs- und Invertiereinheit (31, 33) angeschlossen ist, einem ODER-Glied (39), das an den Ausgang des ersten UND-Glieds (35) angeschlossen ist, mehreren in Serie geschalteten Flip-Flop-Schaltungen (37), deren Takteingänge (CK) miteinander verbunden sind und deren Rückstelleingänge (R) mit dem Ausgang des ODER-Glieds (39) verbunden sind, und einem zweiten UND-Glied (41), das mit dem Ausgang jeder Flip-Flop-Schaltung (37) verbunden ist und an seinem Ausgang das Einrast-Anzeigesignal (S) abgibt, wobei der Phasenkomparator (5) an zwei solche Schaltungsanordnungen derart angeschlossen ist, daß das Frequenz-Abwärts-Fehlersignal (CD) an das erste UND-Glied (35) und an die Takteingänge (CK) der Flip-Flop-Schaltungen (37) der einen Schaltungsanordnung sowie an das ODER-Glied (39) der anderen Schaltungsanordnung angelegt wird und damit das Frequenz- Aufwärts-Fehlersignal (CU) an das ODER-Glied (39) der einen Schaltungsanordnung und das erste UND-Glied (39) sowie die Takteingänge (CK) der Flip-Flop-Schaltungen (37) der anderen Schaltungsanordnung angelegt wird.
10. Frequenzsynthesegenerator nach einem der Ansprüche 6 bis 9 in Kombination mit einer analogen Frequenzsteuerschaltung und Schaltvorrichtungen zum Übertragen der Steuerung von der digitalen Phasenregelschleife zu der analogen Frequenzsteuerschaltung als Reaktion auf ein Einrast-Anzeigesignal, das von der oder jener Einrasterfassungsschaltung geliefert wird.
DE3690492A 1985-09-18 1986-09-18 Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator Expired - Fee Related DE3690492C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB858522998A GB8522998D0 (en) 1985-09-18 1985-09-18 Phase comparator lock detect circuit
PCT/GB1986/000555 WO1987001885A1 (en) 1985-09-18 1986-09-18 Phase comparator lock detect circuit and a synthesiser using same

Publications (1)

Publication Number Publication Date
DE3690492C2 true DE3690492C2 (de) 1995-10-05

Family

ID=10585320

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3690492A Expired - Fee Related DE3690492C2 (de) 1985-09-18 1986-09-18 Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator
DE19863690492 Pending DE3690492T (de) 1985-09-18 1986-09-18

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19863690492 Pending DE3690492T (de) 1985-09-18 1986-09-18

Country Status (5)

Country Link
US (1) US4806878A (de)
DE (2) DE3690492C2 (de)
GB (2) GB8522998D0 (de)
NL (1) NL192966C (de)
WO (1) WO1987001885A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2197554B (en) * 1986-09-30 1991-06-05 Pioneer Electronic Corp Fm multiplex broadcast receiver
FR2618958B1 (fr) * 1987-07-29 1995-04-21 Radiotechnique Compelec Synthetiseur de frequences presentant un dispositif indicateur d'accord
US5027085A (en) * 1989-10-03 1991-06-25 Analog Devices, Inc. Phase detector for phase-locked loop clock recovery system
JP2828286B2 (ja) * 1989-11-16 1998-11-25 富士通株式会社 Ｐｌｌのロック検出回路
US5189379A (en) * 1989-11-16 1993-02-23 Fujitsu Limited Pulse width detecting circuit and PLL synthesizer circuit using the same
GB9101225D0 (en) * 1991-01-19 1991-02-27 Lsi Logic Europ Phase/frequency detectors and lock detector circuits
JPH0529932A (ja) * 1991-07-24 1993-02-05 Matsushita Electric Ind Co Ltd クロツク切り換え装置
FR2682237B1 (fr) * 1991-10-04 1993-11-19 Alcatel Cit Dispositif de detection d'accrochage d'une boucle a verrouillage de phase.
US5293445A (en) * 1992-05-29 1994-03-08 Sgs-Thomson Microelecetronics, Inc. AGC with non-linear gain for PLL circuits
JPH06112817A (ja) * 1992-09-25 1994-04-22 Fujitsu Ltd Ｐｌｌ 周波数シンセサイザ回路
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5781544A (en) * 1996-01-17 1998-07-14 Lsi Logic Corporation Method for interleaving network traffic over serial lines
US5781038A (en) * 1996-02-05 1998-07-14 Lsi Logic Corporation High speed phase locked loop test method and means
US5896426A (en) * 1996-02-05 1999-04-20 Lsi Logic Corporation Programmable synchronization character
US5870002A (en) * 1997-06-23 1999-02-09 Exar Corporation Phase-frequency lock detector
US6341142B2 (en) 1997-12-16 2002-01-22 Lsi Logic Corporation Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method
US6208621B1 (en) 1997-12-16 2001-03-27 Lsi Logic Corporation Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US5969576A (en) * 1997-12-22 1999-10-19 Philips Electronics North America Corporation Phase locked loop lock condition detector
US6331999B1 (en) 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
JP4015254B2 (ja) * 1998-01-16 2007-11-28 富士通株式会社 ロック検出回路及びｐｌｌ周波数シンセサイザ
JP4545985B2 (ja) * 2001-05-17 2010-09-15 ルネサスエレクトロニクス株式会社 ロック検出回路および位相同期ループ回路
US6483361B1 (en) * 2001-05-18 2002-11-19 National Semiconductor Corporation Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error
EP1876728B1 (de) * 2006-07-07 2014-01-01 E-Blink Verfahren zur Synchronisierung von zwei elektronischen Geräten mit einer drahtlosen Verbindung, insbesondere in einem Mobiltelefonnetz, und System zur Umsetzung dieses Verfahrens
FR2956934B1 (fr) 2010-02-26 2012-09-28 Blink E Procede et dispositif d'emission/reception de signaux electromagnetiques recus/emis sur une ou plusieurs premieres bandes de frequences.
FR2990315B1 (fr) 2012-05-04 2014-06-13 Blink E Procede de transmission d'informations entre une unite emettrice et une unite receptrice
CN103823505B (zh) * 2014-02-19 2017-08-08 Tcl通讯（宁波）有限公司 时钟频率获取系统和时钟频率获取方法
US10164574B2 (en) * 2015-07-07 2018-12-25 Mediatek Inc. Method for generating a plurality of oscillating signals with different phases and associated circuit and local oscillator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122405A (en) * 1977-10-21 1978-10-24 National Semiconductor Corporation Digital logic level signal indication of phase and frequency lock condition in a phase-locked loop
EP0012899A1 (de) * 1978-12-27 1980-07-09 Licentia Patent-Verwaltungs-GmbH Digitale Phasenregelschaltung mit einer Hilfsschaltung
US4473805A (en) * 1981-12-14 1984-09-25 Rca Corporation Phase lock loss detector

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010458B2 (ja) * 1979-08-23 1985-03-18 富士通株式会社 フエ−ズ・ロツクド・ル−プ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122405A (en) * 1977-10-21 1978-10-24 National Semiconductor Corporation Digital logic level signal indication of phase and frequency lock condition in a phase-locked loop
EP0012899A1 (de) * 1978-12-27 1980-07-09 Licentia Patent-Verwaltungs-GmbH Digitale Phasenregelschaltung mit einer Hilfsschaltung
US4473805A (en) * 1981-12-14 1984-09-25 Rca Corporation Phase lock loss detector

Also Published As

Publication number Publication date
DE3690492T (de) 1988-06-23
GB2180708B (en) 1989-09-06
GB8522998D0 (en) 1985-10-23
WO1987001885A1 (en) 1987-03-26
GB8622456D0 (en) 1986-10-22
GB2180708A (en) 1987-04-01
US4806878A (en) 1989-02-21
NL192966B (nl) 1998-02-02
NL8620366A (nl) 1987-08-03
NL192966C (nl) 1998-06-03

Similar Documents

Publication Publication Date Title
DE3690492C2 (de) Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator
DE69202531T2 (de) Phasenregelschleife.
DE69229016T2 (de) System zur Rückgewinnung von Daten und NRZ-Taktsignalen mit einer Phasenregelschleife
EP0102598B1 (de) Vorrichtung zur Phasensynchronisierung
DE69408749T2 (de) Verfahren und Vorrichtung zur digitalen Zeitverzögerung
DE69424373T2 (de) Phasenregelschleife mit Überbrückungsmodus
DE3841512C2 (de)
DE2428495A1 (de) Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren
DE2726277A1 (de) Abtastsignaldetektor
DE69300291T2 (de) Frequenzregelschleife.
DE19625185C2 (de) Präzisionstaktgeber
DE69013439T2 (de) Phasendetektor.
EP0520590A1 (de) Schaltungsanordnung zur Frequenzsynthese
DE2751021B2 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE68906050T2 (de) Erkennungsschaltung zur Zeilensynchronisierung.
DE69021675T2 (de) Schaltung zur Unterdrückung eines Taktflatterns.
DE2646147C3 (de) Digitale Phasenvergleichsanordnung
DE2828519A1 (de) Frequenzanzeigeschaltung
DE3875019T2 (de) Frequenz-Synthetisierer mit einer Abstimm-Anzeigeeinrichtung.
DE68903855T2 (de) Automatische frequenzabstimmungsschaltung.
DE69409903T2 (de) Digitaler Phasenkomparator
DE69127333T2 (de) Phasensynchronisiertes Oszillatorsystem mit Ma nahmen gegen Unterbrechung des Eingangstakts
DE68927440T2 (de) Abtast-phasendetektor zur verwendung in einer phasenregelschleife
DE2635204A1 (de) Netzwerkanalysatorsystem
DE69214055T2 (de) Verfahren und Schaltungsanordnung zur Synchronisierung eines Signals

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: PLESSEY SEMICONDUCTORS LTD., SWINDON, WILTSHIRE, G

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee