DE69013439T2

DE69013439T2 - Phasendetektor.

Info

Publication number: DE69013439T2
Application number: DE69013439T
Authority: DE
Inventors: David Stuart Clarke; Ian Godfrey Fobbester
Original assignee: Plessey Semiconductors Ltd
Current assignee: Microchip Technology Caldicot Ltd
Priority date: 1989-08-22
Filing date: 1990-08-01
Publication date: 1995-02-23
Anticipated expiration: 2010-08-02
Also published as: GB2235839A; EP0414392B1; EP0414392A2; DE69013439D1; EP0414392A3; GB8919089D0; GB2235839B; US5157341A

Description

Die Erfindung betrifft einen Phasendetektor, insbesondere, aber nicht ausschließlich, einen Phasendetektor zur Verwendung in einer phasenverriegelten oder Phasenregelschieife, im folgenden kurz PLL genannt, die in einem Frequenzgenerator- oder Frequenzsynthesizersystem eingesetzt werden kann.
Ein PLL-Frequenzsynthesizer ist ein System, bei dem, wie es aus FIG. 1 hervorgeht, ein frequenzvariabier Oszilator 2 von einem Phasenvergleicher 4 mit einem festen und stabilen Referenzoszillator 6 phasenverriegelt oder phasensynchronisiert wird. Durch Einschalten eines variablen Teilers 8, also eines Teilers mit variablem Teilerverhältnis, zwischen den variablen Oszillator 2 und den Phasendetektor 4 Kann die phasenverriegelte oder phasensynchronisierte Frequenz des variablen Oszillators 2 in Abhängigkeit von einem digitalen Wort eines Mikkroprozessors 10 oder einer anderen Datenquelle verändert oder modifiziert werden. Ein Referenzteiler 12 ist an den Referenzoszillator 6 angeschlossen. Der Ausgang des Phasendetektors 4 ist über einen Schleifenverstärker 14 mit dem variablen Oszillator 2 zur Einstellung von dessen Frequenz verbunden.
Wenn ein Phasenregelkreis PLL anfangs eingeschaltet wird, sind die Eingänge des Phasendetektors nicht phasenverriegelt oder gar bei ähnlichen Frequenzen, und deshalb ist der Einsatz eines Phasendetektors wünschenswert, der phasen- und frequenzsensitiv ist, so daß die Schleife schnell verriegelt oder synchronisiert wird. Ein die erforderlichen Eigenschaften aufweisender bekannter Detektor, wie er in FIG. 2 dargestellt ist, enthält zwei Flipflops 20, deren Ausgänge über ein UND- Glied 22 miteinander verknüpft sind, um die Eingänge bei den Flipflops 20 zurückzusetzen. Dieser Typ von Detektor liefert hohe oder niedrige Ausgänge in Abhängigkeit van den Phasen/Frequenz-Beziehungen der Eingangsimpulse, unternimmt allerdings ständig den Versuch, im verriegelten oder synchronisierten Zustand die Eingangsflanken zum Erzielen eines Nullphasenfehlers auszurichten. Wenn dieser Zustand erreicht ist, tritt eine Nichtlinearizät in der Übertragungscharakteristik auf, wie es in FIG. 3 gezeigt ist, welche dazu führt, daß der Oszillator im Bereich des Nullphasenfehlers nicht gesteuert oder geregelt ist.
Dieser Nachteil wird oft dadurch überwunden, daß ein analoger Phasendetektor hinzugefügt wird, der im Nullphasenfehlerbereich linear ist, allerdings nicht in der Lage ist, die Schleife von weither in die Verriegelung oder Synchronisation zu ziehen, da er nicht frequenzsensitiv ist. Verwiesen wird dazu beispielsweise auf die Frequenzsynthesizer- Serie NJ8821 von Plessey, wie es beschrieben ist in Plessey Semiconductors, 1988, "Frequency Dividers and Synthesisiers", Seiten 236 bis 245 und 306 bis 312. Der digitale Detektor wird verwendet, um eine grobe Phasenverriegelung zu erzielen, und dann erfolgt eine automatische Umschaltung auf den analogen Detektor, um die Feinausregelung vorzunehmen und aufrecht zu erhalten. Eine Anforderung an einen analogen hasendetektor zur Verwendung in Verbindung mit einem digitalen Detektor besteht darin, daß beide Vergleicher die Ausgänge des eferenz- und variablen Frequenzoszillators auf dieselbe Phasenbeziehung bringen, um Störungen zu vermeiden, wenn die Umschaltung erfolgt. Deshalb enthält der Phasendetektor 4, wie es in FIG. 1 gezeigt ist, einen digitalen Detektor 14 und einen analogen Detektor 16, deren Ausgänge einem Verstärker 18 zugeführt werden, wobei dafür Sorge getroffen wird (nicht gezeigt), daß die Detektoren 14 und 16 nicht gleichzeitig arbeiten.
In der US-A-3 688 211 ist ein Beispiel für einen analogen Phasendetektor zur Oszillatorsynchronisation aufgezeigt.
Ein Ziel der Erfindung ist die Schaffung eines verbesserten analogen Abtast- und Haltephasendetektors zur Verwendung in Synthesizers, die zusätzlich einen digitalen Phasendetektor verwenden, um die Flanken der Impulse von den Ausgängen des Variabelfrequenzteilers und des Referenzteilers miteinander ausrichten.
Nach der Erfindung ist vorgesehen ein Phasendetektor, enthaltend einen ersten Rampengenerator, der ansprechend auf ein Referenzoszillatoreingangssignal einen ersten Rampenverlauf einleitet, einen zweiten Rampengenerator, der ansprechend auf einen Signaleingang eines variablen Frequenzoszillators einen zweiten Rampenverlauf einleitet, gekennzeichnet durch jeweils eine Verbindung des ersten Rampengenerators mit einer ersten Abtast- und Halteschaltung und des zweiten Rampengenerators mit einer zweiten Abtast- und Halteschaltung, eine Betätigungseinrichtung, die ansprechend auf den ersten Rampenverlauf die erste und die zweite Abtast- und Halteschaltung betätigt, und eine Vergleichseinrichtung, die die in der ersten und zweiten Abtast- und Halteschaltung gespeicherten Signalwerte vergleicht und daraufhin ein Ausgangssignal bereitstellt, daa die Phasendifferenz zwischen dem Eingangssignal vom Referenzoszillator und dem Eingangssignal vom variablen Frequenzoszillator anzeigt.
Bei der Vergleichseinrichtung handelt es sich vorzugsweise um einen Differenzenverstärker. Der erste und zweite Rampengenerator werden beim betrieb zurückgesetzt in Abhängigkeit von ihren Ausgangsrampenverläufen und einem Triggersignal.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird unter Bezugnahme auf beigefügte Zeichnungen beschrieben.
Es zeigen:
FIG. 1 eine schematische Darstellung einer standardisierten Ausführungsform einer Phasenregelschleife PLL,
FIG. 2 schematische Darstellungen bekannter Ausführungsformen digitaler Frequenz/Phasen-Detektoren zur Verwendung mit der Erfindung,
FIG. 3 eine graphische Darstellung, die die Ausgangscharakteristik der digitalen Phasendetektoren nach FIG. 2 angibt,
FIG. 4 ein Schaltbild eines analogen Phasendetektors nach der Erfindung, und
FIG. 5 Signalverläufe zur Erläuterung des Betriebs der Schaltung nach FIG. 4.
Es wird jetzt auf FIG. 4 Bezug genommen. Dort ist ein Phasendetektor nach der Erfindung dargestellt, der als integrierte Schaltung ausgebildet ist. Der Phasendetektor enthält einen Referenzoszillator 40, der über eine Refeenzteilerkette 42 mit einem ersten Rampengenerator 44 verbunden ist, dessen Ausgang in einem Kondensator C gespeichert wird und einer ersten Abtast- und Halteschaltung 46 mit einem Speicherkondensator C1 zugeführt wird. Dieser ist verbunden mit einem ersten Eingang eines Differenzenverstärkers 48. Ein frequenzvariabler Oszillator oder variabler Frequenzoszillator 50 ist über eine Teilerkette 52 mit einem zweiten Rampengenerator 54 verbunden, dessen Ausgang In einem Kondensator C gespeichert wird und einer zweiten Abtast- und Halteschaltung 56 mit einem Speicherkondensator C1 zugeführt wird. Das gespeicherte Signal der Abtast- und Halteschaltung 56 wird einem zweiten Eingang des Differenzenverstärkers 48 zugeführt. Der Ausgang des Verstärkers 48, bei dem es sich um ein Stromsignal handelt, wird zurückgeführt zum variablen Frequenzoszillator 50, um eine Phasenregelschleife vorzusehen, wobei die Rückführung über eine Schleifenverstärker- und Filtereinrichtung 66 erfolgt, die außerhalb der integrierten Schaltung vorgesehen ist.
Der Ausgang des ersten Rampengenerators 44 wird einem Abtastimpulsgenerator 58 zugeführt, der Impulse zur Triggerung der Abtast- und Halteschaltungen 46, 56 und auch zur Triggerung von Rücksetzverstärkern 60, 62 vorsieht, die auf die Rampenwellenformen bzw. Rampensignalverläufe der Generatoren 44, 54 ansprechen und zum Rücksetzen der Rampengeneratoren dienen.
Zusätzlich zu dem analogen Phasendetektor ist ein digitaler Frequenz/Phasen-Detektor 68 in die integrierte Schaltung einbezogen, dessen Aufbau von einer Art ist, wie es FIG. 2 zeigt. Die Ausgänge 70 des Phasendetektors 68 steuern Stromquellen 72, 74, um einen geeigneten Stromsignalwert für die Verstärker- und Filtereinrichtung 66 vorzusehen. Phasendetektorsteuersignalleitungen 76 sind vorgesehen, um wahlweise den digitalen oder analogen Phasendetektor zu betätigen oder automatisch zum analogen Phasendetektor umzuschalten, wenn ein vorbestimmter Grad an Verriegelung oder Synchronisation erreicht worden ist. Da die Ausgänge beider Phasendetektoren Stromwerte sind, können die Ausgänge in einfacher Weise bei einem Knoten miteinander addiert werden, der bei dem virtuellen Masseeingang des Verstärkers der Einrichtung 66 vorgesehen ist.
Beim Betrieb der Schaltung nach FIG. 4 initiiert somit die Vorderflanke der Ausgänge der Teiler 42, 52 des Referenz- und frequenzvariablen Oszillators jeweils einen linearen Rampenverlauf oder Schrägverlauf, der andauert, bis ein fester Pegel erreicht ist. Zu diesem Zeitpunkt werden die Rampen durch eine pegelsensitive Triggerschaltung 60, 62 zurückgesetzt. Die Rampen werden von Entladungskondensatoren C von gleichem Wert mit gleichen Strömen erzeugt, und deshalb haben die Rampen die gleiche Amplitude und Dauer.
Ein Zeitdiagramm, das die Wellenformen bzw. Verläufe zeigt, ist in FIG. 5 dargestellt. Ein Abtastimpuls wird bei 58 (Verlauf E) von der Referenzrampe 44 (Verlauf D) erzeugt, unu zwar unter Verwendung einer pegelsensitiven Triggerschaltung, und es wird ein Impuls erzeugt, der abstandsgleich von jeder Seite beim Mittelpunkt der Rampe plaziert ist. Die Abtast- und Halteschaltungen speichern die am Rampenkondensator C vorhandene Rampenspannung zur Zeit der Erzeugung dieses Abtastimpulses in den Abtast- und Haltekondensatoren C1. Da der Abtastimpuls vom Referenzrampengenerator 44 abgeleitet ist, handelt es sich bei der Spannung im Referenzabtast- und Haltekondensator C1 stets um den halben Wert der Referenzrampenspannung. Die Spannung im Abtast- und Haltekondensator des variablen Frequenzoszillators hängt hingegen von der Phasenbeziehung zwischen den beiden Rampengeneratoren ab, ist aber auch gleich der halben Rampenspannung oder gleich der Spannung im Referenzabtast- und Haltekondensator, wenn die beiden Rampen genau miteinander in Phase sind.
Die Spannungsdifferenz zwischen den beiden Abtast- und Halteausgängen wird im Differenzenverstärker 48 verstärkt, dessen Ausgang die Steuerspannung für den in der Frequenz variablen Oszillator vorsieht.
Die Vorteile der in FIG. 4 gezeigten Schaltung sind folgende:
1. Die Verwendung von zwei identischen Rampen auf der Referenzoszillatorseite und der variablen Oszillatorseite ermöglicht eine analoge Phasendetektorausbildung mit einem Nullphasenfehler, der identisch mit demjenigen einer standardisierten digitalen Ausbildung ist, wie es in FIG. 2 dargestellt ist. Eine Umschaltung zwischen den beiden Typen kann vorgenommen werden, ohne daß eine Änderung in den Phasenbeziehungen zwischen dem Referenzoszillator und dem variablen Oszillator erforderlich ist.
2. Die Verwendung von dualen Abtast- und Halteschaltungen und einem Differenzenverstärker vermeidet Phasenrauschen, das bei der Erzeugung des Abtastimpulses aus der Referenzrampe eingeführt wird. Dieses Rauschen erscheint in gleicher Weise an beiden Abtast- und Halteausgängen und wird daher vom Differenzenverstärker zurückgewiesen.
3. Die ausgewogene Anordnung von Abtast- und Halteschaltungen auf beiden Seiten, also der Referenzoszillatorseite und auf der Seite des variablen Oszillators, stellt sicher, daß irgendwelche Schaltenergien, die vom Abtastsystem zu den Abtast- und Haltekondensatoren gelangen, beiden Seiten gemeinsam sind und deshalb vom Differenzenverstärker verworfen werden.
4. Irgendein Abfall oder eine Drift der Abtast- und Haltekondensatoren während des Haltezeitraums ist auf beiden Seiten ähnlich und wird deshalb vom Differenzenverstärker zurückgewiesen. Diese Eigenschaft und diejenige nach dem oben erwähnten Punkt 3 erleichtert die Ausbildung der Abtast- und Halteschaltung im Hinblick auf Leckströme und Kopplungseffekte vom Abtastimpuls im Vergleich mit einzeln abgeschlossenen Ausbildungen. Die Verminderung dieser Effekte vermindert auch den Pegel der Abtastfrequenzseitenbänder im Synthesizeroszillator.

Claims

1. Phasendetektor enthaltend einen ersten Rampengenerator (44), der ansprechend auf ein Eingangssignal von einem Referenzoszillator (40, 42) einen ersten rampenförmigen Signalverlauf auslöst, einen zweiten Rampengenerator (54), der ansprechend auf ein Eingangssignal von einem variablen frequenzoszillator (50, 52) einen zweiten rampenförmigen Signalverlauf auslöst, gekennzeichnet durch eine an den ersten Rampengenerator angeschlossene erste Abtast- und Halteschaltung (46) und eine an den zweiten Rampengenerator angeschlossene zweite Abtast- und Halteschaltung (56), eine Betätigungseinrichtung (58), die ansprechend auf den ersten rampenförmigen Signalverlauf die erste und zweite Abtast- und Halteschaltung betätigt, und eine Vergleichseinrichtung (48), die Signalwerte, welche In der ersten und zweiten Halteschaltung gespeichert sind, miteinander vergleicht und aufgrund dieses Vergleiches ein Ausgangssignal liefert, das die Phasendifferenz zwischen dem Eingangssignal vom Referenzoszillator und dem Eingangssignal vom variablen Frequenzoszillator anzeigt.

2. Phasendetektor nach Anspruch 1, bei dem die Betätigungseinrichtung (58) für die Abtast- und Halteschaltungen einen Abtastimpulsgenerator enthält, der derart ausgebildet ist, daß er einen Abtastimpuls bei der Miktte des ersten rampenförmigen Signalverlaufs erzeugt.

3. Phasendetektor nach Anspruch 2, bei dem der Abtastimpulsgenerator derart ausgebildet ist, daß er Rücksetzsignale (60, 62) an den ersten und zweiten Rampengenerator liefert.

4. Phasendetektor nach Anspruch 1, bei dem die Vergleichseinrichtung (48) einen Differenzenverstärker enthält, der ausgangsseitig ein Stromsignal liefert.

5. Phasendetektor nach Anspruch 3 in Kombination mit einem digitalen Phasen/Frequenz-Detektor (68), der derart vorgesehen ist, daß er das Eingangssignal vom Referenzoszillator (40, 42) und das Eingangssignal vom variablen Frequenzoszillator (50, 52) erhält und ausgangsseitig ein Stromsignal liefert, das mit dem Ausgangssignal des Differenzenverstärkers (48) summiert wird.

6. Phasendetektor nach Anspruch 1, bei dem eine Kette aus dem Referenzoszillator (40) und einem Referenzteiler (42) das Referenzoszillatoreingangssignal liefert und eine Kette aus dem variablen Frequenzoszillator (50) und einem Frequenzoszillatorteiler (52) das Variabelfrequenzoszillatoreingangssignal liefert.

7. Phasenregelschleife enthaltend einen Phasendetektor nach irgendeinem vorangegangenen Anspruch.