JPS58182938A - Ｐｌｌ形タイミング抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデジタルデータ信号のデータを識別するための
タイミングクロック信号を尚骸デジタルデータ信号から
抽出するＰＬＬ形タイミング抽出回路に関する。

〔発明の技術的背景〕

従来、デジタル伝送に用いられていた中継器の受信部は
第１図に示されるように構成されてい丸、中継器に入力
される信号１ｏはノ！ルス再主回路（以下、ＰＲと称す
る）１００によらて等化増幅、符号変換（スクランブル
回路で生成された擬似データ信号をディスクランブル回
路で消滅することをいう。なお、送信側でスクランブル
回路を用いない伝送方式の場合にはこの変換機能は不要
となる。）などを施される。この結果、ＰＲｌｏｏから
ｒノタルデータ信号１１が出力される。タンク回路１０
１を有するタイミング抽出回路１０２は、上記デジタル
データ信号１１からタイミングクロ、り信号１ｚを抽出
して位相調整回路１０３に出力する。しかして上記タイ
ミングクロ、り信号１２は位相シフトを行なう位相調整
回路１０３によって正しいデータサン／リング点に位相
がｖＩ４整される。この位相刺整後のクロック信号がｒ
−夕識別用のタイミングクロック信号１３である。識別
回路１０４では、このタイミングクロック信号ＩＪの立
上りま九は立下りのタイミングで上記デジタルデータ信
号１１からｒ−夕がサンプリング（識別）され、識別デ
ータ１４として出力される。

〔背景技術の問題点〕 このように従来のタイミング抽出回路では、デジタルデ
ータ信号からタイミングクロック信号を抽出しても、こ
のタイミングクロック信号の位相がデータ識別のための
正しいサンブリング点に一致しないため、位相調整回路
を設けて識別サングリング点の位相調整を施さなければ
ならなかった。また、上記タイミングクロ、り信号の抽
出のためにはタイミング抽出回路に内蔵されているタン
ク回路のＬ−？Ｃ１−１ｉ１４整して位相を同期させな
ければならなかつ友、また、データの有しているクロ、
り成分の周波数がタンク回路の共振周波数より大きくず
れた場合には再びＬやＣを調整し直さなければならなか
った。

更に従来の構成では、温度等の環境要因の変動に対する
補償回路を別に必要とする欠点があった。

〔発明の目的〕

本発明は上記事情に鑑みてなされたものでその目的は、
デジタルデータ信号に基づいて、データ識別サンプリン
グ点の位相調整が施されたタイミングクロック信号の抽
出が自動的に行なえるＰＬＬ形タイミング抽出回路を提
供することにある。

〔発明の概要〕

本発明はＰＬＬ　（Ｐｈａｓ＠Ｌｏｃｋ＠ｄ　ＬＯ＠Ｐ
　）回路すなわち位相口、クルー７回路によってタイミ
ング抽出回路を構成することをｗＸｌの特徴としている
。また本発明はタイミングクロ、り信号として用いよう
とする可変周波数発振器からのフィードバック信号とデ
ジタルデー−信号との位相比較を行なう位相比較器を次
に示すように構成し、系のロック状態において上記フィ
ードパ。

り信号の位相がデジタルデータ信号に対するデータ識別
サン！リング点に一致するようにしていることを第２の
％徴としている。

上記位相比較器はデジタルデータ信号の論理状態を上記
フィードパ、り信号の一方の状態遷移に応じて記憶する
第１７す、グア０．ｌと、この第１フリ、ｆ７０．グの
出力の論理状態を上記フィードパ、り信号の他方の状態
遷移に応じて記憶する第２７リツプ７０ツグとを有し、
これら第１および第２７す、プ７０．！、更には上記デ
ジタルデータ信号、フィードパ、り信号に基づいてデジ
タルデータ信号とフィードバック信号との位相差の進み
要素並びに遅れ要素を出力するものである。そして、本
発明はこれら両要素の差分に応じた信号の積分結果を可
変周波数発振器の入力信号とするようにし友ものである
。

〔発明の実施例〕

以下、本発明の一実施例を図（３）を参照して説明する
。第２図のＰＬＬ形タイミング抽出回路において、２０
０は位相比較器（以下、ＰＤと称する）である。ＰＤ２
００はデジタルデータ信号１１（第１図のＰＲｌｏｏの
出力と同一名称、同一符号を付しである）と後述するｖ
ｃｏ　ｘ　ｏ　ｙから出力されるフィード・ぐツク信号
２２との位相比較を行ないその比較結果に応じたデジタ
ルのＩ＠１および第２差分信号２０．２１を出力するよ
うになっている。２０１は積分回路であシ、チャーノポ
ング回路２０２とアクティブフィルタ２０３とを有して
いる。チャーノポンプ回路２０２はＰＤ２００から出力
される第１および菖２差分信号２０．２１をそれぞれ積
分し、その槓分納果の差分をとる回路であり、積分器２
０４゜２０５、減算器２０６を有している。なお、上記
第１および第２差分信号２０．２１のノ譬ルス一の差分
をとり、この差分を積分するようにしでもよく、本願の
特許請求の範囲に記載されている積分回路はこれらいず
れの場合をも含むものとする。チャーノポング回路２０
２の出カバアクティブフィルタ２０３を介して可変周波
数発振器例えば電圧制御発振器（以下、■ＣＯと称をフ
ィードバック信号と称する）を発生する。

以上の説明から明らかなように第ｆ図の回路構成はＰＬ
Ｌ回路の構成となっている。第５図の構成が通常のＰＬ
Ｌ回路と異なる点は入力信号としてのデジタルデータ信
号が一定周期の繰り返し信号でないことであり、このよ
うな信号に対しても系が口、りされ、■ＣＯ２０７から
一定周期の信号（フィード・櫂、り信号２２）が出力さ
れるようにＰＤ　２００　、積分回路２０１が〆夫され
ていることである。

次にＰＤ２００の回路構成について第３図を参照して説
明する。図中、３０１．３０２はそれぞれデジタルデー
タ信号１１．７４−ドパックイ■号２２が入力されるダ
ート回路、３０３はフリツノフロ、！（第１７す、７″
フロ、り例えばＤ形フリ、グフロップ（以下、Ｆ／Ｆと
称する）である、Ｆ／１３０３はダート回路３０１を介
して出力されるデジタルデータ信号１１をＤ入力、ｆ−
）回路３０２を介して供給されるフィードバック信号２
２をクロ、り入力としている。３０４もＦ／Ｆ（Ｄ型フ
リ、７６フロツゾ。

第２７リツゾフロ、グ）である、Ｆ／ＦＪＯ４はＦ／Ｆ
　３０３（ＤＱ出力３０をＤ入力、（ｙ−ト回路３０２
から出力される）フィートノ４．り信号２２のレベル反
転信号をクロック入力としている。３０６は論理ダート
（第１論理ゲート）、例えばノアゲートである。ノアｙ
−トｓｏｉには（）ＩＡ−ト回路３０１から出力される
）デジタルデータ信号１１のレベル反転信号、Ｆ／’、
７０３のＱ出力３０．Ｆ／Ｆ３０４のＱ出力３１、およ
びｆ−）回路３０２を介して供給されるフィートノ１ツ
ク信号２２が入力されている。

ノアｙ−ト２ｏｓの出力は第１差分信号２０として積分
回路２０１に供給される。５ｏｅ４ｈ論理ｒ−ト（渠２
−理ダート）、例えばフアゲートである。ノアケ゛−ト
３０６には（ｒ−ト回路３０１から出力される）デジタ
ルデータ信号１ノのレベル反転信号、Ｆ／Ｆ３０３の互
出力、Ｆ／Ｆ３０４のＱ出力３１、および（デート回路
３０２から出力される）フィード・ｆ、り信号２２０レ
ベル反転信号が入力されている。ノアクー”−ト３０６
の出力は第２差分信号２１として積分回路２０１に供給
される。

次に本発明の一実施例の動作を第４凶（＊）　ｌ　（Ｄ
）のタイミングチャートを参照して説明する。今、ＰＤ
２００に図示せぬＰＲ（／＃ルス書先生回路第１図参照
）から第４図（、）に示されるようにデジタルデータ信
号１１が供給されているものとする。

本実施例においてデジタルデータ信号１１はＲＺ　（Ｒ
ｅｔｕｒｎ　ｔｏ　Ｚ＠ｒｏ　）信号である０周知のよ
うにｋＩ−Ｚ　（１！号は論理”Ｏ”−一夕から論理“
１”データへ変化するときは勿論、論理“１″データが
連続するときにも論理″″１＃の１ピ、）データ毎に変
化点を有している。この変化点がＲＺ伯号のクロ、り成
分に対応している。本発明のタイミング抽出回路はこの
クロック成分を抽出してタイミングクロック信−ｗＩを
生成する回路である。

ＰＤ２００において、上記デジタルデータ信号１１Ｖｉ
、ダート回路３０１を介してＦ／Ｆ３０３のＤ入力端子
に供給され、フィード・々ツク信号２２はｆ−）回路３
０２を介して同じ（Ｆ／Ｆ３０３のＣＫ入入力壬子供給
されている。しかして、Ｆ／Ｆ３０３のクロ、り入力（
すなわちフィードバック信号２２）の立上り時点におけ
るＦ／Ｆ３０３のＤ入力（すなわちデジタルデータ信号
１１）の論理状態がＦ／Ｆ　ｊ　ＯＪによって記憶され
る。したがりてＦ／ＦｓｏｓのＱ出力３０は第４図（＆
）に示される通りとなる。このＦ／Ｆ３０３のＱ出力３
０はＦ／Ｆ３０４のＤ入力端子に供給される。Ｆ／Ｆ３
０４のＣＫ入力端子には（ｒ−ト回路！（１１２から出
力される）フィードバック信号２２のレベル反転信号が
供給されている。しかしてＦ／Ｆ３０４によって、Ｆ／
Ｆ３０４のクロ、り入力（すなわちフィードパ、り信号
２２０レベル反転信号）の立上シ時点におけるＦ／Ｆ　
３０４のＤ入力（すなわちＦ／Ｆ　３０　ＪのＱ出力３
０）の論理状態が記憶され、そのＱ出力３１は第４図（
、）に示される通りとなる。Ｆ／Ｆ　３０３（ＤＱ出力
３０とＦ／Ｆ３０４のＱ出力３１とは、そのクロ、り入
力のタイミングの違いから明らかなように、フィードバ
ック信号２２の″／２ＪＩ１期分の位相のずれがある。

Ｆ／Ｆ　Ｊ　ＯＪのＱ出力３０、Ｆ／Ｆｓｏ４のＱ出力
３）、および（ｒ−）回路３０１から出力される）デジ
タルデータ信号１１のレベル反転信号はノアｙ−トｓｏ
ｓに供給されている。このフアゲート３０６にはフ（−
ドパ、り信号２２もダート回路３０２を介して供給され
ている。しかしてノアｐ　−）　ｊ　０５から第１差分
信号２０が出力される（第４図（１）参照）。また、Ｆ
／Ｆ３０３の互出力、Ｆ／Ｆ３０４のＱ出力３１゜およ
び（ダート回路３０１から出力される）デジタルデータ
信号１ノのレベル反転信号はノアゲート３０６に供給さ
れている。このノアゲート３０６には（ｒ−ト回路３０
２から出力される）フィードバック信号２２のレベル反
転信号も供給されている。しかしてフアゲート３０６か
ら第２差分信−ｗ１２１が出力される（第４図（、）参
照）、すなわち、デジタルデータ信号１１の論理＠１″
の１ビ、トデータの論理“１＃時間幅は、ＰＤ２００に
おいて、第４図（、）から明らかなようにフィードパ、
り信号２２の立上りエラ　　　−ノで前学部（第１差分
信号２０の論理″″１＃１＃期間斜線が施されている期
間）と後半部（ＪＩＥｚ差分信号２）の論理＠１１期間
であシ斜線が施されている期間）とに区切られる。第１
差分信号２０の斜線部はデジタルデータ信号１１に対す
るフ（−ドパ、２１６号２２の遅れ要素を示し、第２差
分信号２１の斜線部はデジタルデー−信号１１に対する
フィードパ、り信号２２の進み要素を示している０本夾
施例では、進み要素＝遅れ要素のときフィードパ、り信
号２２の立上り工、）がデジタルデータ信号１ノのデー
タ・９ルスの中点に位置することは明らかである。

また、進み要素〉遅れ要素のとき、フィードバック信号
２２の立上９工、ノはその差分だけ上記フ′−タ・Ｉル
スの中点より位相が進んだ位置にある。また、進みＪＲ
素く遅れ要素のとき、フィードパ、り信号２２の立上シ
エッノはその差分だけ上記データ・ぐルスの中点より位
相が遅れた位置にある０ｍ４図（、）は進み要素く遅れ
要素の場合のタイミングチャートである。

ＰＤ２００（のノアゲートｓｏｓ、５ｏｔｔ）から出力
される第１および第２差分信号２０．２１（の各斜線部
）は、積分回路２０１においてそれぞれ別々に積分され
た後その積分結果の差分をとられ、更に積分されてＶＣ
Ｏ２０７に出力される。　ＶＣＯｚ　ｏ　ｒは積分回路
２０１の出力に応じ九周波数のフィードパ、り（Ｉ！号
２２をＰＤ２００に出力する。第４図（１）の場合には
、第１差分信号２００．５１１素すなわち遅れ要素が太
き（ＰＬＬの禾は不安定である。そして、ｖｃｏ　Ｊ　
ｏ　ｙによってフィードパ、り信号２２が第４図（ｂ）
に示されるように変化されると、第１差分信号２０と第
２差分信号２１の各景１ｇ（斜線部面積）は等しくなり
、これにより系はロックする。このと無フィードパ、り
信ｖ２２はデジタルデータ信号１１のデータノ母ルスの
中点に位置している。したがってこのフィードバック信
号２２（実際にはｒ−）回路３０２から出力されるフィ
ードバック信号）をデジタルデータ信号１１（実際には
Ｆ／Ｆ３０３のＱ出力３ｏ）からデータを繊別するため
のタイミングクロ、り信号とし九場合、当該フィードバ
ック信号２２の立上シエ。

ノがデータ識別サンプリング点に一致しているため、従
来のようにタイミング信号抽出後に改めて位相調整を行
なう必要がなくなる。ｉ九、本実施例では、ＰＬＬ回路
構成によるタイオングクロック信号抽出を行なっている
ため、温度等の環境要因変動による悪影響を受ける恐れ
がない。本実施例において、Ｆ／Ｆ３０３の役割は、フ
ィードパ、り信号２２の位相がデジタルデータ信号１ノ
より２７０”ずれ九（遅れた）状態で系がロックするこ
とを禁止し、当該位相が９０°ずれた（遅れた）状態で
のみロックするようにしたことでおる。また、Ｆ／Ｆ３
０４の役割は、−理”１″データが続く場合に、その進
み要素（第２差分偏号）だけが増加してしまう不都合を
防止し、論理′″０”ｒ−夕から論理＠ＩＩ′データへ
の変化のみからタイずング抽出を行なうことにある。

なお、上記実′に例ではデジタルデータ信号１１がＲＺ
　ｆＩ号である場合について説明したが、以下に示すよ
うにＮＲＺ信号（Ｎｏｎ　Ｒ＠ｔｕｒｎ　ｔｏ　Ｚ＠ｒ
ｏ　）の場合にも同様に実施できる０周知のようにＮＲ
Ｚ信号は論理“１＃データが続くときには“１１のｔｔ
であり、論理＠０＃データが続くときには＠０１のまま
であシ、−理′１”データから論理″″Ｏ＃Ｏ＃データ
は論理１０”データから論理°１”データへ変化点をも
つ信号である。

このようなＮＲＺ信号に対しても、第２図および第３図
の構成ではＦ／１３０３，３０４等によって、論理“Ｏ
”データから論理″１＃データへの変化のみからタイミ
ング抽出が行なわれることは上記実施例から明らかであ
る。そして、詰 ＮＲＺ信号の論〆″″０＃データから論理′″１”デー
タへの変化後の厳初の１ビ、ト分の論理“１″時間幅（
この時間幅はＲＺ（ｌ！ｉ号の２倍である）は、ＲＺ倍
信号場合と同様にフィードパ、り信号２２の立上クエ、
ジで前半部（遅れ要素）と後手部（進み要素）とに区切
られる。この前半部と後半部が一致するのはフィードバ
ック信号２２の立上り工、ノがデジタルデータ信号１１
の１ビット分の論理”１”時間幅の中点に位置するとき
である。したがってＮＲＺ信号の場合、フィードバック
信号２２の位相がデジタルデータ信号より１８０°ずれ
た（遅れた）状態で系が口、りする。この口、り状態に
おいては、フィードバック信号２２の立上りエツジは上
述の如くデジタルデータ信号１ノの１ビ、ト分の論理＠
１１時間幅の中点、すなわちデータ識別サンプリング点
に正しく位置する。このように第２図および第３図の構
成はデジタルデータ信号１１がＮＲＺ　（、！１号であ
る場合に４有効に作用し得る。

次に本発明の他の実施例を第５図の回路構成図、第６図
（ａ）　、　（ｂ）のタイミングチャートを参照して説
明する。なお、本実施例が前記実施例と異なる点はＰＤ
Ｏ構成だけであるので、ＰＤ周辺の構成については第２
図で代用し、ＰＤの符号のみ２００に代えて４００を用
いることにする。第５図はＰＤ４ｏｏの内部構成を示す
もので４０１はフィードバック信号２２が入力されるイ
ンバータである。４０２，４０３は前記実施例における
Ｆ／Ｆ３０３．３０４と同様のＦ／Ｆ（Ｄ形フリップフ
ロｙ　ｆ）である。Ｆ／Ｆ４０７はデジタルデータ信号
１１をＤ入力、フィードバック信号２２をクロック入力
としている。またＦ／Ｆ４０３はＦ／Ｆ４ｏ２のＱ出力
４０をＤ入力、インバータ４０１の出力すなわちフィー
ドバック信号２２のレベル反転信号をクロ、り入力とし
ている。４０４は第１論理ダート例えばアンドｆ−）で
ある、アンドゲート４０４にｄＦ／Ｆ　４０　Ｊの回出
力行およびデジタルデータ信号１ノが入力される。アン
ドゲート４０４の出力は前記実施例におけるノアｙ−ト
ｓｏｓと同様に第１差分信号２０として積分回路２０１
に供給される。４０５は第２＃＠理ダート例えばアンド
デートである。アンドダート４ｏ５にはＦ／Ｆ４０２の
Ｑ出力４０およびＦ／Ｆ４０ｊのＱ出力ｌ］”が人力さ
れる。アンドデート４０５の出力は前記実施例における
ノアｆ　−ト３０σと同様に第２差分信号２ノとして積
分回路２０１に供給される。

このような構成のＰＯ４００を第２図のｐＤｘｏ。

に代えて用いた場合、系がロックする前とロック状態に
ある場合のタイミングチャートはそれぞれ第６図（ａ）
　、　（ｂ）に示される通りとなる。なお、第６図（ａ
）　、　（ｂ）のタイミングチャートはデジタ・ルデー
タ信号１１がＮＲＺ信号のときである０本実施例の特徴
は、第１差分信号２０については前記実施例と同じであ
るものの、第２差分信号２１についてはその要素がフィ
ードバック信号２２の１ノ母ルス分の時間幅となること
である。

したがって、デジタルデータ信号１゛１がＲＺ傷信号あ
るタイミング抽出回路にあっては、■Ｃ０２０７から出
力されるフィードパ、り信号２２の１・々ルス分の時間
幅は１周ＭＴの／４（デ、−ティーサイクル２５チ）で
あることが好ましい。

こうすることにより、上記信号１１がＲＺ傷信号場合に
は、フィードパ、り信号２２の位相がｒノタルｒ−夕信
号１ノより９０°ずれた（遅れた）状態、すなわちフィ
ードパ、り信号２２の立上りエツジがデジタルデータ信
号１１のデータノタルスの中点に位置した状態で系がロ
ックする。

ところで、上述した２つの実施例では、第１および第２
差分信号、２０．２１の各要素はデジタルガータ信号１
ノを生成する元のクロ、り信号の周波数が高周波の場合
に極めて小さくなる。

このため積分回路２０ノにおけるダインをあげる必要が
生じる。また、入力信号（デジタルデータ信号１１）の
ノックにもかなり影響される。

第７図はこのような問題が解消できるＰＤ　（位相比較
器）５００の回路構成を示すものである。

なお、ＰＤ以外の構成については第２図と同じであり、
したがってＰＤＭｔ１辺の構成については第２図で代用
し、ＰＤの符号のみ２００に代えてＳＯＯを用いる。ま
た、第７図のＰＯ５００において第５図のＰＯ４００と
同一部分については同一符号を付して詳細な説明を省略
する。５０１は第１１埋ダート例えばオアゲートである
。オアダート５０１にはＦ／Ｆ４０２のＱ出力４０およ
びデジタルデータ信号１１が入力される。５０２は第２
論理ｆ−）例えばオアｆ−トである。オアゲート５０２
にはＦ／Ｆ　４０　ＪのＱ出力４０およびＦ／Ｆ４０３
のＱ出力４１が入力される。

オアケ゛−ト５０１，５θ２の各出力はそれぞれ第１差
分信号２０．第２差分信号２１として積分回路２０１に
供給される。

このような構成のＰＯ５００を第２図のＰＯ２００に代
えて用いた場合、系が口、りする前と口。

り状態にある場合のタイミングチャートはそれぞれ第８
図（＆）　、　（ｂ）に示される通りとなる。なお、第
８図（ａ）　、　（ｂ）のタイミングチャートは、デジ
タルデータ信号１１がＮＲＺ信号のときである。また、
第７図の構成は、上記信号１１がＲＺ傷信号場合に対し
ても第５図の構成の場合と１川様に適用実施できること
は勿論である。

なお、上述した各実施例ではデータノ譬ルスの中点でデ
ータ識別が行なえるタイミングクロ。

り信号を抽出する場合について説明したが、データ識別
点はデータ識別誤りが発生しない程度ニｒ−ｆｉ　Ｉｆ
　ルスの中点からずれていて奄よい。

この場合、フィードパ、クイ百号２２のデユーティ−サ
イクルは必ずしも５０チまたは２５チである必要はない
。

〔発明の効果〕

以上絆述し九ように本発明のＰＬＬ形タイミング抽出回
路によれば、デジタルデータ信号に基づいて、データ識
別サンプリング点の位相ＦＡ整が施されたタイミングク
ロ、り信号の抽出が自動的に行なえる。

【図面の簡単な説明】

第１図は従来例を示すブロック図、ｍ２図は本発明の−
実り例を示すプロ、り図、第３図は上Ｎ己実施例におけ
る位相比較器（ＰＤ　）の−例を示す回路構成図、第４
図（＆）　、　（ｂ）は上記実施例の動作を峡明する丸
めのタイミングチャート、第５図および第７図はそれぞ
れ本発明の他の実施例を示す回路構成図、第６図（ａ）
　、　（ｂ）および第８ＩＷ　（ａ）　、　（ｂ）はそ
れぞれ上記他の実施例の動作を説グ抽出回路、１０３・
・・位相調整回路、２００゜４００．５００・・・位相
比較器（ＰＤ　）、２０１・・・積分回路、２０７・・
・電圧制御発振器（ＶＣＯ、可変周波数発振器）、ｓｏ
ｓ、４ｏｚ・・・Ｄ形７す７ノ７０ツブ（Ｆ／Ｆ、第１
フリ、プフロ、プ）、３０４．４０３・・・Ｄ形フリ、
プフロ、　７”（Ｆ／Ｆ　。 第２７リツゾフロツｆ）、３０５，４０４゜５０１−ｍ
１騎１ｊｌ＋”−）、３０６　、　４０５　。 ５０２・・・第２Ｍ埋ｙ−ト。 出願人代理人　弁理士　鈴　江　武　彦１１！１図 第２図 ｉ＠３図 第４図 （”　　　　　　　　　（ｂ） 一且−−−−ゴし　　２１−ゴ１−一−−丁Ｌ１［５図 第６図 ２１　　　　　　・　　　　２１−一日一」１−−第８
図 （ａ）　　　　　　　　（ｂ） ２１、・・　・・７　２１　　　　　、、、。

Claims (1)

【特許請求の範囲】
1. デジタルデータ信号およびクロ、り信号との位相比較を
   行ない、その比較結果に応じたデジタルの第１および第
   ２差分信号を出力する位相比較器と、この位相比較器か
   ら出力される上記第１および第２差分信号をそれぞれ積
   分してその差分をとる積分回路と、この積分回路の積分
   結果に応じた周波数の上記クロ、り信号を発生して上記
   位相比較器に出力する可変周波数発振器とを具備し、上
   記位相比較器は、上記デジタルデータ信号の論理状態を
   上記クロ、り信号の立上りま九は立下りに応じて記憶す
   る第１フリツグフロツグと、この第１フリ、グア０．グ
   の出力の論理状態を上記クロック信号の立下シまたは立
   上りに応じて記憶する第２７す、グフロッデと、上記デ
   ジタルデータ信号および上記菖ｌフリ、ノフロッグの出
   力が少なくとも入力され、これら入力信号の論理条件を
   とって上記第１差分信号を出力する第１論理ｆｆ−トと
   、上記第１および第２７リツプフロツゾの各出力が少な
   くとも入力され、これら入力信号の論理条件をとって上
   記第２差分イ６号を出力するｇｚ鍮理ｆ−）とを有し、
   上記可変周波数発振器から出力される上記クロック信号
   を上記デジタルデータ信号のデータを識別するためのタ
   イミングクロック信号とすることを特徴とするＰＬＬ形
   タイミング抽出回路。