DE1954525C3 - Phasensynchronisierschaltung für einen geregelten Oszillator - Google Patents

Phasensynchronisierschaltung für einen geregelten Oszillator

Info

Publication number
DE1954525C3
DE1954525C3 DE1954525A DE1954525A DE1954525C3 DE 1954525 C3 DE1954525 C3 DE 1954525C3 DE 1954525 A DE1954525 A DE 1954525A DE 1954525 A DE1954525 A DE 1954525A DE 1954525 C3 DE1954525 C3 DE 1954525C3
Authority
DE
Germany
Prior art keywords
frequency
phase
oscillator
signals
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1954525A
Other languages
English (en)
Other versions
DE1954525A1 (de
DE1954525B2 (de
Inventor
Elchanan Dove Westmont N.J. Menkes (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1954525A1 publication Critical patent/DE1954525A1/de
Publication of DE1954525B2 publication Critical patent/DE1954525B2/de
Application granted granted Critical
Publication of DE1954525C3 publication Critical patent/DE1954525C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

35
Die Erfindung betrifft eine Phasensynchronisierschaltung für einen geregelten Oszillator, wie sie im Oberbegriff des Anspruchs 1 vorausgesetzt ist.
Aus der US-PS 33 36 534 ist eine Phasensynchronisierschaltung für einen Phasendemodulator bekannt, bei welchem das Ausgangssigna! eines gesteuerten Oszillators in mehrere, gegeneinander phasenverschobene Anteile zerlegt wird, die jeweils einem Eingang eines Phasendetektors zugeführt werden, während den anderen Eingängen dieser Phasendetektoren das zu demodulierende Signal zugeführt wird, welches Daten in Form von Phasenmodulationen enthält. Mit Hilfe eines von den Datenausgängen aus gesteuerten Umschalters wird wahlweise eine der von den einzelnen Phasenvergleichsschaltungen gelieferten Regelspannungen ausgewählt und dem Oszillator zu dessen Synchronisierung auf eine jeweils gewünschte Phasenlage seiner Ausgangsschwingung gegenüber der zu demodulierenden Signalschwingung zugeführt.
Aus der GB-PS 10 85 522 ist eine Abtastschaltung bekannt, mit Hilfe deren schmale Ausschnitte aus einem Signal ausgeblendet werden können, welche die jeweilige Momentanamplitude des Signals zum Abtastzeitpunkt wiedergeben.
Zur Erzeugung eines Regclsignals für die Nachregelung eines Oszillators kann man entweder ein Abtastverfahren wählen, bei welchem die Oszillatorfrequenz in regelmäßigen Abständen, die in einem ganjzahligen Verhältnis zur Periode der Oszillator schwingung stehen müssen, abgetastet wird, oder man wählt ein Phasenvergleichsverfahren, bei dem die passend herabgeteilte Oszillatorfrequenz mit einem Bezugsoszillatorsignal verglichen wird. Im erstgenannten Fall dient die Abtastfrequenz als Bezugsfrequenz, und eine Konstanz des abgetasteten Amplitudenwertes zwischen aufeinanderfolgenden Abtastungen bedeutet Phasensynchronismus zwischen Oszillatorfrequenz und Bezugsfrequenz. Eine Synchronisierung kann allerdings im allgemeinen nur dann erfolgen, wenn die Oszillatorfrequenz ein genaues Vielfaches der Tastfrequenz ist, so daß der durch zwei benachbarte synchronisierbare Oszillatorfrequenzen definierte Kanalabstand des Oszillators auf ganzzahlige Vielfache der Rastfrequenz beschränkt ist. Ist dieser Kanalabstand eng und sind daher viele Kanäle (synchronisierbare Frequenzen des Oszillators) möglich, dann ist die Dauer zwischen zwei aufeinanderfolgenden Abtastungen verhältnismäßig lang und es besteht die Möglichkeit, daß die Oszillatorfrequenz zwischen zwei Abtastungen so weit abwandert, daß diese Frequenzabweichung zu groß ist, um sich genügend schnell korrigieren zu lassen. Man muß daher die Abtastfrequenz auf Kosten einer Verringerung der Anzahl der verfügbaren Ausgangsfrequenzen erhöhen. Eine höhere Abstastfrequenz erfordert jedoch Bauelemente mit höherer Grenzfrequenz und bedingt damit höhere Kosten.
Im zweiten Falle des erwähnten Phasenvergleichs erhält man beim Auseinanderlaufen der herabgeteilten Oszillatorfrequenz und der Bezugsfrequenz ein Regelsignal, mit Hilfe dessen der Oszillator wieder auf die Sollfrequenz zurückgezogen wird. Die Frequenzen, auf welche der Oszillator synchronisierbar ist, sind durch das Produkt aus Bezugsfrequenz und Teilverhältnis bestimmt: Im Falle eines Teilerverhältnisses von 500 und einer Bezugsfrequenz von 100 Hz ergibt sich somit ein Kanalabstand von 50 kHz. In beiden Fällen ist es von Nachteil, daß eine Verkleinerung des Kanalabstandes, also eine Erhöhung der Anzahl der synchronisierbaren Ausgangsfrequenzen des Oszillators nur auf Kosten einer Verlängerung der Korrekturzeiträume für das Regelsignal möglich ist, also unter Umständen das Regelsignal nicht schnell genug für eine rechtzeitige Korrektur der Oszillatorfrequenz verändert wird.
Die Aufgabe der Erfindung besteht in der Angabe von Maßnahmen, welche eine nahezu beliebige Verringerung der Zeiten zwischen zwei Korrekturzeitpunkten des Regelsignals ermöglichen, ohne daß dadurch der Kanalabstand erhöht wird.
Diese Aufgabe wird bei einer Phasensynchronisierschaltung der eingangs genannten Art durch die im Keiinzeichenteil des Anspruchs 1 angeführten Merkmale gelöst.
Durch die Aufteilung der Bezugsschwingung in mehrere phasenverschobene Einzelbezugsschwingungen lassen sich die Korrekturzeiträume für das insgesamt erzeugte Regelsignal so weit wie gewünscht verkürzen, so daß eine Änderung des Regelsignals rechtzeitig erfolgen kann, ehe die zu synchronisierende Oszillatorfrequenz aus dem jeweils möglichen Synchronisierbereich herausgewandert ist.
Einzelne Realisierungsmöglichkeiten der Erfindung sind in den Unteransprüchen gekennzeichnet. In den Zeichnungen zeigen
F ig. 1 und 2 Normalfrequenzgeneratorausführimgen gemalt dem Stand der Technik,
F i g. .3 das .Schaltschema einer erfindungsgemäßen Anordnung für die Ausführung nach Fig. I,
Fig. 4 ein die Ameits.<eise der Anordnung nach
F i g. 3 veranschaulichendes Zeitdiagramm,
F i g. 5 das Schaltschema einer erfindungsgemäßen Anordnung für die Ausführung nach F i g. 2, und
F i g. 6 ein die Arbeitsweise der Anordnung nach F i g. 5 veranschaulichendes Zeitdiagramm.
F i g. 1 zeigt einen digitalen Normalfrequenzgenerator (mit Frequenzsynthese) 10 von bekannter Ausführung. Der Frequenzgenerator 10 enthält einen spannungsgesteuerten Oszillator 12, der ein Aur-gangssignal F0 der Frequenz fo liefert. Die Ausgangsschwingung F0 ίο des Oszillators wird in eine Impulsfolge der Frequenz fo umgewandelt und über die Leitung 14 einem Frequenzteiler 16 mit dem festen Teilerverhältnis K zugeleitet, der eine Impulsfolge der Frequenz (Jk=Ik liefert. Das Ausgangssignal Fk des Frequenzteilers 16 ist über die Leitung 18 einem Frequenzteiler 20 mit dem veränderbaren Teilerverhältnis N zugeführt, der die Frequenz /* durch N teilt, so daß in der Ausgangsleitung 22 ein Signal Fn mit der Frequenz f„ erscheint. Ein externer Bezugsoszillator 24 liefert auf der Leitung 26 ein Bezugssignal Fre/ der Bezugsfrequenz frci, das einem Frequenzteiler 28 mit dem festen Teilerverhältnis R zugeführt wird. Auf der Ausgangsleitung 30 des Teilers 28 erscheint ein Signal Fr mit der Frequenz fr.
Die Signale auf den beiden Leitungen 22 und 30 werden einem Pha /nvergleicher 32 zugeführt, der eine etwaige Frequenz- und Phasendifferenz zwischen Fn und Fr wahrnimmt. Wenn der Oszillator 12 im Synchronzustand mit der Frequenz fo schwingt, ist das Signal Fn in Phase und Frequenz gleich dem Signal Fr. Wenn die Frequenz von F0 sich ändert, ändert sich auch die Frequenz von Fn, so daß die Impulse der Signale Fn und Fr unterschiedliche Folgefrequenz haben. Diese Frequenzabweichung wird in ein Gleichspannungssignal umgesetzt, das über die Leitung 34 auf den Oszillator 12 rückgekoppelt wird, um die Frequenz F0 in einem solchen Sinne zu verändern, daß die Frequenz des Signals Fn wieder der Frequenz und Phase des Signals Fr gleich wird. Wenn der Divisor N des veränderbaren Frequenzteilers 20 verändert wird, ändert sich die Frequenz fm und es erscheint auf der Leitung 34 ein entsprechendes Regelsignal, bis der Oszillator 12 mit der neuen Frequenz f0 synchronisiert wird, so daß fn gleich /i-ist.
F i g. 2 zeigt eine andere Ausführung eines Normalfrequenzgenerators 40. Der spannungsgesteuerte Oszillator 42 schwingt im Synchronzustand wiederum mit der Frequenz fo und erzeugt auf der Leitung 44 ein Signal F0 mit der Frequenz F0. Das Signal F0 wird einer Abtastschaltung 46 zugeführt, welche die Momentanamplitude des Signals mit einer Frequenz fr tastet. Die Abtastschaltung 46 wird durch einen Bezugsoszillator 48 über eine Treiberschaltung 50 mit einem Signal Fr einer Frequenz fr gesteuert. Ein Kondensator 52 wird jeweils zu den Tastzeitpunkten auf die Momentanamplitude des Signals F0 aufgeladen, und wenn die Frequenz fo bei genau einem ganzen Vielfachen fr konstant bleibt, bleibt auch die mittlere Spannung am Kondensator 52 konstant. Wenn dagegen die Frequenz von F0 sich ändert, ändert sich auch die Spannung am Kondensator 52 entsprechend.
Ein der Spannung am Kondensator 52 entsprechendes Signal gelangt über die Leitung 54 zu einem Trennverstärker 56 und wird von dort über die Leitung 58, ein Tiefpaßfilter 60 und die Leitung 62 auf den (,<, Oszillator 42 rückgekoppelt, um diesen in der Phase zu synchronisieren. Wenn ei-e andere Frequenz gewünscht wird, kann man cici Oszillator 42 auf eine andere Schwingfrequenz /o umschalten, die jedoch nach wie vor genau ein ganzes Vielfaches der Frequenz /j-sein muß.
Bei den Schaltungen nach F i g. 1 und 2 hängt der Kanalabstand oder der Frequenzunterschied zwischen stabilen Frequenzen des spannungsgesteuerten Oszillators von fr ab. Es ist wünschenswert, möglichst viele Frequenzen verfügbar zu haben, was eine entsprechend niedrigere Bezugsfrequenz fr bedingt. Jedoch muß fr immer noch so hoch sein, daß der Phasenvergleicher 32 bzw. die Abtastschaltung 46 genügend oft Vergleichsmöglichkeit hat, um die Einhaltung der Sollfrequenz jederzeit zu gewährleisten. Andererseits sollte fr nicht so hoch sein, daß die Verwendung von billigen integrierten Mikroelektronikschaltungen unmöglich wird.
F i g. 3 zeigt eine Schaltung 70, die auf dem Prinzip der Anordnung 10 nach F i g. 1 beruht, jedoch erfindungsgemäß ausgestaltet ist. Die Anordnung 70 enthält einen spannungsgesteuerten Oszillator 72, der die Leitung 74 mit einem Signal F0 der Frequenz fo beliefert. Das Signal F0 wird durch einen Frequenzteiler 76 mit dem festen Teilerverhältnis K geteilt, so daß auf der Leitung 78 ein Signal Fk in Form einer Impulsfolge der Frequenz /* erscheint. Ein Bezugsoszillator 80 liefert auf der Leitung 82 ein Bezugssignal F/der Frequenz frcf. Das Signal Frer gelangt zu einem Ringzähler 84 mit Ä-Stufen, an welche Leitungen 86 bis 94 angeschaltet sind, auf denen Signale Fn, jeweils in Form einer Impulsfolge der Frequenz fr. jedoch unterschiedlicher Phasenlage, erscheinen. Die einzelnen Signale Fr werden jeweils über die entsprechende der Leitungen 86 bis 94 dem ersten Eingang eines entsprechenden Phasenvergleichers % bis 104 zugeführt.
Das Ausgangssignal Ft des Frequenzteilers 76 ist über entsprechende Leitungen 106 bis 114 einer Reihe von Frequenzteilern 116 bis 124 mit dem veränderbaren Teilerverhältnis Nzugeführt. Jeder dieser Teiler teilt die Frequenz von F* durch N, so daß Siegnale Fn, jeweils in Form einer Impulsfolge der Frequenz /"„, erzeugt und über entsprechende Leitungen 126 bis 134 dem zweiten Eingang je eines entsprechenden der Phasenvergleicher 96 bsi 104 zugeführt werden.
Die einzelnen Phasenvergleicher % bis 104 vergleichen die Zeitpunkte des Auftretens der einzelnen Impulse der ihnen zugeführten entsprechenden Signale Fr und Fn. Besteht ein Frequenzunterschied zwischen fn und fr, so wird ein Regelsignal erzeugt, das über die entsprechenden Leitungen 134 bis 144 einer Kombinierschaltung 146 zugeleitet wird. Hierbei kann es sich um eine einfache Addierschaltung handeln, der die am Ausgang der einzelnen Phasenvergleicher % bis 104 erzeugten einzelnen Regelsignale zugeführt sind und die auf der Leitung 148 ein einziges oder Gesamtregelsignal für die Korrektur der Frequenz des Oszillators 72 liefert.
Wenn die Synchronisierschleife bei einer stabilen Frequenz fo des Oszillators 72 phasenstarr arbeitet, ist die Frequenz der jeweils einem der Phasenvergleicher % bis 104 zugeleiteten Signale Fr und Fn gleich (die Phase in den einzelnen Phasenvergleichern ist dabei unterschiedlich). Jeder der Phasenvergleicher % bis 104 erzeugt zum Zeitpunkt eines Impulses der entsprechenden Signale Fn und Fr ein Regelsignal. Da die Phasen dieser einzelnen Signale jeweils voneinander verschieden sind, erzeugen die einzelnen Phasenvergleiciier 96 bis 104 ihre Regelsignale jeweils zu einem anderen Zeitpunkt. Es wird somit das Signal F„ in der einer Periode der Frequenz fr entsprechenden Zeit mehr als einmal korrigiert. Da iexioch die Freauenz Λ die deiche
bleibt, wird der Kanalabstand des Oszillators 72 nicht vergrößert.
Die Arbeitsweise der Schaltung nach F i g. 3 wird leichter verständlich, wenn man das Zeitdiagramm nach Fig. 4a —4n betrachtet. In Fig. 4a gibt jeder Vertikalstrich einen Impuls des Signals F* auf der Leitung 78 wieder. Fig. 4b gibt die Bezugsfrequenz wieder, die in diesem Fall z. B. '/4 der Frequenz /i beträgt. Wenn man annimmt, daß die einzelnen Frequenzteiler 116 bis 124 jeweils das Teilerverhältnis N= 20 haben, so entspricht das Signal Fn in den entsprechenden Leitungen 126 bis 134 den Darstellungen nach F i g. 4c, 4e, 4g, 4i und 4k, vorausgesetzt, d?.ß die Schleife phasenstarr mit der Frequenz f„ arbeitet. Wenn der Ringzähler 84 die Bezugsfrequenz durch 10 teiit, so entspricht das Signal Fr auf jeder der fünf entsprechenden Leitungen 86 bis 94 den Darstellungen nach F i g. 4d, 4f, 4h, 4j und 4m.
Es werden die Signale nach Fig. 4c und 4d dem Phasenvergleicher 96, die Signale nach Fig.4e und 4f dem Phasenvergleicher 98 zugeführt, und so fort. Sobald das System phasensynchronisiert ist, wird eine etwaige Frequenzabweichung zwischen den Signalen in Fig.4c und 4d durch den Phasenvergleicher 96 festgestellt und eine entsprechende Regelspannung über die Leitung 136 zur Kombinierschaltung 146 geschickt. Die Regelspannung gelangt vom Phasenvergleicher 96 auf die Leitung 136, wenn die Phasendifferenz zwischen den Signalen auf den Leitungen 126 und 86 bei zwei aufeinanderfolgenden Vergleichsvorgängen nicht konstant bleibt. Diese Phasenabweichung ist in F i g. 4 durch das Zeichen Φ dargestellt, und sie ändert sich nur dann, wenn die Frequenz f„ nicht gleich f, ist. Diese Regelspannung gelangt über die Kombinierschaltung 146 auf die Leitung 148 und korrigiert die Frequenz des spannungsgesteuerten Oszillators 72. Die gleiche Untersuchung läßt sich für jeden der übrigen Phasenvergleicher 98 bis 104 anstellen, so daß der Oszillator 72 jedesmal bei Erscheinen eines Vertikalstriches in F i g. 4n korrigiert wird.
Man sieht aus F i g. 4 daß, obwohl die Frequenz der den Phasenvergleichem % bis 104 zugeleiteten Signale fr ist, das Signal F1, in Wirklichkeit mit der fünfmal so großen Frequenz korrigiert wird, und zwar wegen der unterschiedlichen Phasen der fünf Ausgangsgrößen des Zählers 84. Der Kanalabstand des Oszillators 72 ist dagegen nach wie vor abhängig von fr oder '/5 der tatsächlichen Regelsignal-Folgefrequenz.
F i g. 5 zeigt eine Schaltungsanordnung 160, die auf dem Prinzip der Anordnung nach F i g. 2 beruht, jedoch erfindungsgemäß ausgestaltet ist. Diese Anordnung enthält einen spannungsgesteuerten Oszillator 162, der ein Ausgangssignal Fn mit einer Frequenz /„ liefert, sowie einen externen Bezugsoszillator 164 mit einem Ausgangssignal Frct einer Frequenz frei- Das Ausgangssignal des Oszillators 162 ist über die Leitung 166 sowie die Leitungen 168 bis 176 fünf verschiedenen Abtastsehaltungen 178 bis 186 ähnlich den Abtastschaltungen 46 in I·" i j;. 2 zugeführt. Das Bczugssignal /> <·/ ist einem Ringzähler 188 mit fünf Ausgängen 190 bis 198 zugeführt. An jedem der Ausgänge 190 bis 198 des Zählers 188 erscheint ein Signal Fr mit einer Frequenz fr, wobei jedoch diese Signale jeweils eine andere Phase haben. Das Signal auf der Leitung 190 gelangt zur Abtastschaltung 178, die das Signal F1, jeweils zum Zeitpunkt eines Impulses auf der Leitung J90 tastet. In gleicher Weise sind die Signale in den Leitungen 192 bis 198 den entsprechenden Abtastschaltungen 180 bis 186 zugeführt, wo sie die Frequenz und die Zeitpunkte der Tastung des Signals /-„durch die Abtastschaltungen 180 bis 186 steuern. Die Ausg-iiRSMgnale der einzelnen Abtastschaltungen 178 bis 186 gelangen über entsprechende Leitungen 200 bis 208 zu einer Kombinierschaltung 210, welche die Signale zu einem einzigen Gesamtregelsignal aufaddiert und dieses Signal über die Leitung 212 dem Oszillator 162 anliefert, um dessen Frequenz zu korrigieren.
Das Diagramm nach Fig.6 veranschaulicht die Arbeitsweise der Schaltung nach F i g. 5. F i g. 6a gibt ein Sinussignal F1,der Frequenz f„ wieder. Die Fig. 6b—6f geben die zeitliche Lage und die Frequenz der Impulssignale F, auf den Leitungen 19C bis 198 wieder. Die F i g. 6g—6k geben die Werte der Momentanamplitude des Signals F0 auf den entsprechenden Leitungen 200 bis 208 zu den entsprechenden Zeitpunkten gemäß F i g. 6b—6f wieder. F i g. 6n zeigt die Gesamtanzahl der Abtastungen des Signals F0 und gibt die einzelnen Fehlersignale auf der Leitung 212 wieder.
Die Frequenz f, jedes der Signale Fn ist gleich '/β der Frequenz von F0, d. h. die Frequenz fo ist ein genaues Vielfaches, nämlich 6, der Frequenz fr. Jedoch ist, wie man aus F i g. 6n sieht, die effektive Tastfrequenz von F1 wegen der Phasendifferenz der einzelnen Signale F1 entsprechend 6b bis 6f fünfmal größer. Wie man ferner sieht, ist die effektive Tastfrequenz nach F i g. 6n gleich 5/6 der Frequenz /ö, d. h. nicht ein ganzzahliger Bruchteil von fo- Jedoch arbeitet die Anordnung trotzdem einwandfrei, da jedes der Signale Fr in den Leitunger 190 bis 198 eine Frequenz hat, die ein genaues Vielfaches von /„ist.
Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Phasensynchronisierschaltung für einen geregelten Oszillator, bei welcher mehrere Regelsignale durch Phasenvergleich von aus der Oszillatorschwingung abgeleiteten Signalen mit Vergleichssignalen erzeugt werden, dadurch gekennzeichnet, daß die Vergleichssignale gegeneinander phasenverschobene Bezugssignale (auf den Leitungen (86—94)) eines Bezugssignalgenerators (80) sind und daß die von den jeweiligen Vergleichsschaltungen (96—104) erzeugten Regelsignale mittels einer Kombinierschaltung (146) zu einem einzigen, dem Oszillator (72) zugeführten Regelsignal zusammengefaßt werden, das mit einer über der Bezugssignalfrequenz liegender. Frequenz korrigiert ist
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des Oszillators (72) über Frequenzteiler (116—124) mit einstellbarem Teilerverhältnis mit den betreffenden Eingängen der Phasenvergleichsschaltungen (96—104) verbunden ist.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Phasenvergleichsschaltungen Abtastschaltungen (168—176) verwendet werden, deren Tasteingängen die phasenverschobenen Bezugssignale zugeführt werden.
4. Schaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß dem Bezugssignalgenerator (80, 164) ein Ringzähler (84,188) zur Erzeugung der phasenverschobenen Bezugssignal nachgeschaltet
DE1954525A 1968-10-30 1969-10-29 Phasensynchronisierschaltung für einen geregelten Oszillator Expired DE1954525C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US77188468A 1968-10-30 1968-10-30

Publications (3)

Publication Number Publication Date
DE1954525A1 DE1954525A1 (de) 1970-11-26
DE1954525B2 DE1954525B2 (de) 1977-11-03
DE1954525C3 true DE1954525C3 (de) 1978-06-29

Family

ID=25093246

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1954525A Expired DE1954525C3 (de) 1968-10-30 1969-10-29 Phasensynchronisierschaltung für einen geregelten Oszillator

Country Status (4)

Country Link
US (1) US3571743A (de)
JP (1) JPS4922227B1 (de)
DE (1) DE1954525C3 (de)
GB (1) GB1245504A (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2926587C2 (de) * 1979-06-30 1983-12-01 Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg Frequenzsynthese-Anordnung
NL8401277A (nl) * 1984-04-19 1985-11-18 Philips Nv Fasevergrendelde lus met omschakelbare fasedetektor.
US4868513A (en) * 1987-09-11 1989-09-19 Amdahl Corporation Phase-locked loop with redundant reference input
US4888564A (en) * 1987-11-06 1989-12-19 Victor Company Of Japan, Ltd. Phase-locked loop circuit
DE3741423A1 (de) * 1987-12-08 1989-06-22 Licentia Gmbh Digitale phaseneinstellung fuer digital generierte signale
AT401986B (de) * 1991-05-14 1997-01-27 Siemens Ag Oesterreich Digitaler phasenregelkreis
DE4121361A1 (de) * 1991-06-28 1993-01-07 Philips Patentverwaltung Frequenzsynthese-schaltung
JP2993200B2 (ja) * 1991-07-31 1999-12-20 日本電気株式会社 位相同期ループ
US5216387A (en) * 1991-09-10 1993-06-01 John Fluke Mfg. Co., Inc. Noise reduction method and apparatus for phase-locked loops
FI90169C (fi) * 1991-12-31 1993-12-27 Nokia Mobile Phones Ltd Foerfarande och kopplingsarrangemang foer att alstra en modulerad signal
JPH05291950A (ja) * 1992-04-15 1993-11-05 Mitsubishi Electric Corp フェーズロックドループ周波数シンセサイザ
AU6836794A (en) * 1994-05-03 1995-11-29 Payne, Nicholas William Prideaux Digital frequency synthesizer
US5550515A (en) * 1995-01-27 1996-08-27 Opti, Inc. Multiphase clock synthesizer having a plurality of phase shifted inputs to a plurality of phase comparators in a phase locked loop
JP2914297B2 (ja) * 1996-05-29 1999-06-28 日本電気株式会社 Pll周波数シンセサイザ
US6226506B1 (en) 1998-05-29 2001-05-01 Silicon Laboratories, Inc. Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US6233441B1 (en) 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US6150891A (en) * 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US6574288B1 (en) 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US6311050B1 (en) 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US6304146B1 (en) 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US6147567A (en) * 1998-05-29 2000-11-14 Silicon Laboratories Inc. Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications
WO2001067613A1 (fr) * 2000-03-10 2001-09-13 Sanyo Electric Co., Ltd. Circuit pll
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6646477B1 (en) * 2002-02-27 2003-11-11 National Semiconductor Corporation Phase frequency detector with increased phase error gain
US7567642B2 (en) * 2003-12-23 2009-07-28 Analog Devices, Inc. Phase detector with extended linear operating range

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3336534A (en) * 1965-02-08 1967-08-15 Hughes Aircraft Co Multi-phase detector and keyed-error detector phase-locked-loop
US3358240A (en) * 1965-03-11 1967-12-12 George A Mckay Extended phase detector for phaselocked loop receivers

Also Published As

Publication number Publication date
GB1245504A (en) 1971-09-08
DE1954525A1 (de) 1970-11-26
JPS4922227B1 (de) 1974-06-06
US3571743A (en) 1971-03-23
DE1954525B2 (de) 1977-11-03

Similar Documents

Publication Publication Date Title
DE1954525C3 (de) Phasensynchronisierschaltung für einen geregelten Oszillator
DE2929127C2 (de)
DE1953484C3 (de) Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse
DE2639326A1 (de) Frequenz-synthesizer
DE2606294C2 (de) Schreibtaktgenerator
DE69013382T2 (de) Phasendetektoren.
DE3538856A1 (de) Digitaler Phasendetektor
DE102005049219A1 (de) Phasendifferenz-Erfassungsvorrichtung
DE69300291T2 (de) Frequenzregelschleife.
DE2742184C2 (de) Schaltungsanordnung zum Erzeugen eines Schaltsignals entsprechend der Zeilenfrequenz eines Fernsehsignals
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
EP0203208B1 (de) Frequenzsyntheseschaltung zur Erzeugung eines analogen Signals mit digital in Stufen einstellbarer Frequenz
DE3027653C2 (de) Frequenz-Synthesizer
DE19709770A1 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE69013439T2 (de) Phasendetektor.
DE3531082C1 (de) Schaltungsstufe in einer Frequenzsyntheseschaltung
DE3587002T2 (de) Signalgeneratorschaltungen.
DE69026284T2 (de) Digitale Phasenregelschleife
EP0873588B1 (de) Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals
DE69127333T2 (de) Phasensynchronisiertes Oszillatorsystem mit Ma nahmen gegen Unterbrechung des Eingangstakts
DE3544371C2 (de)
DE1948109A1 (de) Normalfrequenzgenerator
DE3538858A1 (de) PLL-Frequenzsynthesizer
DE1588510C3 (de) Elektrische Schaltungsanordnung zur Erzeugung von drei oder mehrphasigen Wechselstromen
DE4109046C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee
EHJ Ceased/non-payment of the annual fee