DE1953484C3 - Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse - Google Patents

Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse

Info

Publication number
DE1953484C3
DE1953484C3 DE1953484A DE1953484A DE1953484C3 DE 1953484 C3 DE1953484 C3 DE 1953484C3 DE 1953484 A DE1953484 A DE 1953484A DE 1953484 A DE1953484 A DE 1953484A DE 1953484 C3 DE1953484 C3 DE 1953484C3
Authority
DE
Germany
Prior art keywords
frequency
phase
output
circuit
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1953484A
Other languages
English (en)
Other versions
DE1953484B2 (de
DE1953484A1 (de
Inventor
Anthony Nelson San Jose Calif. LaPine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1953484A1 publication Critical patent/DE1953484A1/de
Publication of DE1953484B2 publication Critical patent/DE1953484B2/de
Application granted granted Critical
Publication of DE1953484C3 publication Critical patent/DE1953484C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgestcuerten Oszillator gelieferten Taktimpulse nach dem Oberbegriff des Anspruchs I.
Die Aufgabe, die Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Signale zu regeln, stellt sich ganz allgemein in der Elektronik häufig.
So ist beispielsweise aus der Veröffentlichung »Philips Technische Rundschau«, April 1952, Seite 314 bekannt, die sinusförmigen Spannungen zweier Oszillatoren zu synchronisieren, von denen z. B. einer ein Quarzoszillator ist, der mit einer gegebenen festen Frequenz schwingt. Zur Synchronisation werden die Spannungen beider Oszillatoren einem Phasendiskriminittor zugeführt, welcher ein Signal liefert, das in eine Gleichspannung umgewandelt wird. Diese ist ein Mal.l für den Phascnuntcrschicd der beiden Oszillatorspanniingen und wird als Rcgelspanniing dom Oszillator mit regelbarer Frequenz zugeführt.
Aus der US-PS 33 7b 51 7 ist eine Schaltungsanordnung zur Regelung der Frequenz eines Oszillators in Abhängigkeit von einem Eingangssignal bekannt.
Diese Anordnung erfordert zwei Impulsgeneratoren. Der eine ist ein Taktimpulsgenerator, der von dem Oszillator gesteuert wird, dem zweiten Impulsgenerator werden die Eingangssignale zugeführt Wenn der bekannten Anordnung Binärziffern als Eingangssignale zugeführt werden sollen, muß der zweite Impulsgenerator auch ein Schieberegister und eine Reihe von Verknüpfungsgliedern enthalten.
In der DE-AS 11 44 328 ist ein Verfahren zam Phasen- und Frequenzvcrgleich beschrieben, zu dessen Ausübung eine Phascnvcrglcichsschaltung mit zwei Glcichrichterstrecken vorgesehen ist. Diese Schaltung, die der Synchronisation der Horizontalablenkung in Fernsehgeräten dient, liefert an ihrem Ausgang eine Regelspannung, die einem Oszillator zugeführt wird.
Aus der DE-AS 12 21 278 ist ein phasenbezogener Oszillator bekannt, der in Regcnerativversttrkem für PCM-Übcrirngungssystemc verwendet wird. Bei dieser Schaltungsanordnung werden ein Eingangssignal und ein örüich er/c-ügies Taktsignal in einem Phascndiskriminator verglichen und das Vergleichscrgebnis einem Tiefpaß zugeführt. Die Amplitude seines Ausgangssignals, die der mittleren Phasendifferenz zwischen den verglichenen Signalen proportional ist, wird zusammen mit einem Signal, das den Mittelwert der Taktsignale darstellt, einem integrierenden Differenzverstärker zugeführt. Sein Ausgangssignal steuert die Frequenz des das Taktsignal erzeugenden Oszillators.
in Durch die französische Patentschrift 14 58 661 ist eine Schallung zur Synchronisation eines Rechleckoszillators mit einer ständig anliegenden Rechteckbczugsschwingung bekannt. Ein in der Schaltung vorhandener Phascndiskriminator. der aus bistabilen Kippglicdern,
ΙΊ Inverlcrn und UND-Gliedern aufgebaut ist. weisi zwei Ausgänge auf. an denen er Fchlcrsignale liefert, die einem Integrator zugeführt werden und die Oszillatorfrcqucnz entweder erhöhen oder erniedrigen. Ein Ausgang des Phasendiskriminators wird dur..r. den Ausgang eines aus zwei Inverlern mit nachfolgendem UND-Glied zusammengesetzten Gliedes gebildet. Bei fehlender Bezugsschwingung nimmt die Oszillaiorfrequenz entweder einen unteren oder einen oberen Grenzwert an. Diese Schallung ist daher von ihrer Konzeption her nicht für das Synchronisieren von unregelmäßig eintreffenden Daienimpulscn mit von einem Oszillator gelieferten Taktimpulsen geeignet.
Das gilt auch für die aus der US-PS 33 28 688 bekannte Schaltung /um Vergleich der Phasen zweier periodischer Schwingungen, die bislyr 'Ie und logische Elemente verwendet und bei der ein Ausgangssignal von einem UND-Glied mit nachfolgendem Inverter geliefert wird. Auch diese Schallung liefert bei Ausfall einer Schwingung ständig ein Ausgangssignal der einen b/w. der anderen Polarität. Daher läuft auch bei ihr die Frequenz des Oszillators in eine Endlage, aus der sie bei Wiedereintreffen der Schwingung erst wieder auf deren Frequenz gezogen werden mulJ, was eine bestimmte Zeit erfordert.
Aus der US-Patentschrift 30 80 487 ist eine Schaltungsanordnung zur Synchronisation von magnetisch aufgezeichneten Daieniiiipulscn, die beim Auslesen Frcqucn/.schwankungcn aufweisen, mit Taklimpulsen bekannt. Zur Synchronisation der Dillen- mit den Takiini pulsen ist eine bistabile Kippschaltung vorgesehen, deren Sct/I.iiigang die Daten· und deren Riicksci/.-Kingnng die Taklimpulsc zugeführt werden Das Ausgangssignal der Kippschaltung beeinflußt die Irequen/
eines spannungsgesteuerten Oszillators, der die Taktimpulse liefert. Diese Schaltung benötigt viele Einzelbauteile.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, die einfach und weitgehend mit handelsüblichen integrierten Sch?ltungen aufgebaut ist und die die Synchronisation von magnetisch mit hoher Dichte aufgezeichneten Datenimpulsen mit Taktimpulsen gewährleistet, die eine sehr hohe Frequenz, z. B. 7,22 M Hz aufweisen.
Die genannte Aufgabe wird mit einer Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1 gelöst, die durch die im Kennzeichen dieses Anspruchs genannten Merkmale charakterisiert ist.
Nachfolgend ist ein Ausführungsbeispiel der Erfindung an Hand der zugehörigen Zeichnungen erläutert. Die einzelnen Figuren zeigen
F i g. 1 das Blockdiagranim eines phasenstarr gekoppelten Oszillators als Ausführungsbeispiel der Erfindung,
F i g. 2 das Biockdiagramm eines digitalen Phasendiskriminators, wie er in der Schaltung nach Fig.; verwendet wird und
F i g. 3 einige Wellenfonr.en zur Erläuterung der Erfindung.
Die vorliegende Schaltungsanordnung umfaßt einen phasenstarr gekoppelten Oszillator, dessen Kernstück vor allem ein spannungsgcstcuerter Oszillator (SCO) 10 ist. Dieser arbeitet beispielsweise auf einen Ncnnfrequenz von 7.22 MHz, was etwa der Rate der von der Schaltung übernommenen Daten entspricht. Der spannungsgesteuerte Oszillator (SGO) erzeugt Taktimpulse 12 (F i g. 3c), deren Frequenz in der Größenordnung der Frequenz der Datensignale 14 (F i g. 3a) liegt, welche "erarbeitet werden. Die Daiencingangsimpulse 14 werden gleichzeitig mit den Taktimpulsen 12, die vom Ausgangskreis des spannungsgesteuerten Oszillators 10 stammen, einem digitalen Phasendiskriminalor 16 zugeführt. Zu Beginn weisen die Daten eine konstante Abweichung bei starrer Kopplung auf. Doch dann vermindert sich der Fehler allmählich, so daß der phasensiarr gekoppelte Oszillator mit regellos einfallende·] Daten einen stabilen, nahezu fehlerfreien Arbciis/ustand erreicht. Daten- und Taktsignal werden miteinander verglichen und erzeugen so ein Phasenfcblersignal, dessen Polaritiit und Dauer maßgebend ist für die Phasenbeziehung zwischen Daten- undTakiimpulsen.
Die F i g. 2 zeigt die Verwirklichung eines Phasendiskriminators 16, wie er in d'ir Schaltung der Fig. 1 zur Verwendung kommt. Der Diskriminator 16 schließt einen lmpulsde.hner 18 ein, d<:r einen F.inzcliiiipuls 20 (Fig. 3 b) liefert, welcher stets mit der Anstiegsflanke eines einfallenden Datenimpulses zusammenfällt. Die abfallende Endflanke des Impulses 20 stellt verzögerte Information dar, wobei die Verzögerung beispielsweise etwa der halben Dauer einer Bitperiode entspricht.
Der Datenimpuls 14 wird auch einer bistabilen Kippschaltung 22(Flip-Flop) zugeführt. Liegt als Information ein »1«-Bit vor, dann wird die Kippschaltung 22 eingestellt. F.rscheint aber eine binare »0«, dann verbleibt die Kippschaltung in zurückgestelltem Zustand, und die gesamte Schaltungsanordnung ist inaktiv. Die Anordnung arbeitet also nur, wenn Daten anfallen. Haben Datenimpulse die Kippschaltung 22 eingestellt, dann wird sie vom nächsten Taktimpuls 12, den der spiinnungsgestcucrtc Oszillator 10 abgibt, .v'eder zurückgestellt.
Die bistabile Kippschaltung 22 erzeugt, angeregt durch die Takt- und DalcnimDulse. eine Wellenform 24 (F i g. 3 d), deren abwärts verlaufende Signalwechsel mit der Ansticgsflanke der Datenimpulse 14 und deren aufwärts verlaufende Wechsel mit den Anstiegsflanken der Taklimpulse 12 übereinstimmen, außer wenn keine Da's ten zur Einstellung der Kippschaltung 22 zur Verfügung stehen, d. tu wenn zwischen dem letzten Taktimpuls und dem jetzigen kein Datenimpuls auftritt. Der Impulszug 24 definiert die Phasendifferenz zwischen den Daten- und Taktimpulsen. Das Signal 24 gelangt an eine to NAND-Torschaltung 26, wenn die Frequenz des spannungsgesteuerten Oszillators vermindert werden muß, oder an cine NAND-Torschaltung 28 über ein Verzögerungsglied 30 zur Erhöhung derselben Frequenz.
Auf dem Weg zur Erhöhung der Frequenz wird das Signal 24 der Kippschaltung 22 um etwa 5 Nanosekunden verzögert, worauf die verzögerten Impulse 32 (F i g. 3 f) zusammen mit den geformten Datenimpulsen 20 dem NAND-Kreis 28 zugeführt werden. Immer wenn beide Impulse 20 und 32 den tieferen Pege! erreicht haben bzw. negativ sind, wird ein r/ ntiver Impuls 34 (Fi g. 3 g) c-rzeügi, dessen Dauer mit tkr Zeit übereinstimmt, während welcher beide Impulse 20 und 32 gemeinsam negativ sind. Der positive Impuls 34 steuert die Stromabgabe einer Stromquelle 36 so, daß die Stromdauc" ein Maß für die Phasendifferenz zwischen Daten- und Taktimpulsen darstellt. Dieser Strom wird einem Integrations- und Kompensationsnetzwerk 38 zugeführt, das eine Fehlerspannung zur Steuerung des Oszillators 10 abgibt.
Andererseits wird ein negativer Impuls 40 (F i g. 3 h) in einem weiteren Kanal zur Verminderung der Frequenz erzeugt, wenn die Phasendifferenz zwischen Daten- und Taktimpulsen dies vom spannungsgesteuerten Oszillator 10 erfordert, d. h., dann, wenn die Daten mit j5 Rückstand eintreffen. Der negative Impuls 40 entsteht in einer NAND-Schaltung 26, welcher die Ausgangssignale 24 der Flip-Flop-Schaltung 22 sowie die verzögerten und geformten Daienimpulse 20 zugefühn werc'cn. Die Verzögerung beträgt wieder etwa 5 Nanosekunden und geschieht in der Vcrzögerungsschallung 42, wobei die ve.zögerten Impulse 44 in F i g. 3 e dargestellt sind. Die beiden Verzögerungsschaitungen 30 und 42 kompensieren die Anstiegs- und Abfallzeiteii der logischen Schaltkreise und verhindern die Entstehung sogenanntcr »toter Zonen« im Verlauf der Phasenermittlung.
Wenn der Phasenfehler gleich Null ist, arbeiten beide Verzögerungskanäle, aber der resultierende Strom, der in das Netzwerk 38 fließt, ist ebenfalls gleich Null. Negative Impulse 40 werden immer dann erzeugt, wenn die Signale 24 und 44 auf höherem Pegel liegen bzw. positiv sind. Die negativen Impulse 40 schalten eine Stromquelle 46 an das Integrations- urfd Kompensationsnetzwerk 38 an ur, J damit auch an den Eingang des Oszillators 10, so daß das Voreilen in Phase der Taktimpulse gegenüber den Daten vermindert wird.
Ein Merkmal der beschriebenen Schaltungsanordnung ist darin zu sehen, daß im Phasendiskriminator 16 eine erste Integration erfolgt, während eine zweite im Netzwerk 38 zum Zwecke der Korrektur von Phasenbo und Frcquenzlehlern erfolgt. Das Fehlersignal wird integriert, bis die Impulsbreite, welche durch den Strom zur Integrationskapazität 47 definiert ist, zu Null wird, wodurch im wesentlichen ein stabiler Zustand mit Null-Fehler er/.ielt wird. Gleich/eilig wird die Wirkung einer hr> Drift in iillfälligen Gleichstromvcrütärkern und im spannungsgcsieucrten Oszillator der Anordnung auf ein Mi nimum begrenzt, vorausgesetzt, das Verhalten der Vcrsiärker bleibt linear und die Frequenz des Oszillators
liegt innerhalb des Arbeitsbereiches der gesamten Schaltungsanordnung. Die beschriebene Anordnung gi· stattet es zusätzlich, regellos einfallende Daten /u verar beiten. Fehlen letztere, dann erfolgt in der geschlosst: nen Schleife nichts, so daß auch keine falsche i ehlerkor rektur ausgelöst wird.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Schaitungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse, deren Frequenz annähernd der Frequenz von Datenimpulsen entspricht, die Schwankungen hinsichtlich Frequenz und Phase aufweisen, mit einem zwei Ausgänge aufweisenden Phasendiskriminalor, der zwei an je einen seiner Ausgänge angeschlossene Stromquellen entgegengesetzter Polarität steuert, von denen die eine ein Signal abgibt, das nach Integration die Frequenz des spannungsgesteuerten Oszillators erhöht, während die andere Stromquelle ein Signal liefert, das nach Integration die Oszillatorfrequenz erniedrigt, und bei der der Phasendiskriminalor eine bekannte Phasenvergleichsschaltung aus einer bistabilen Kippschaltung (22), enthält deren Seiz-Eingang die Daten- und deren Rücksetz-Eingang die Taktimpulse zur Erzeugung eines die Phäit-nvef Schiebung /wischen ihnen kennzeichnenden Ausgangssignals zugeführt werden, dadurch gekennzeichnet, daß die Datenimpulse zusätzlich einer Schaltung (18) zur Impulsdehnung zugeführt werden, deren Ausgang einmal an ein erstes NAND-Glied (28) angeschlossen ist. dessen zweiter Eingang über ein Verzögerungsglied (30) mit dem Ausgang der bistabilen Kippschaltung verbunden ist und dessen Ausgang den einen Ausgang (g)des Phasendiskriminators bildet, daß de: Ausgang der Schaltung (18) zur Impulsdehnung zusätzlich über ein '.weites Verzögerungsglied (42) an den ersten Eingang eines zweiten NAND-Gliedes (26) angeschlrsscn ist. dessen zweiter Eingang mit dem Ausgang der bistabilen Kippschaltung (22) verbunden ist und dessen Ausgang den anderen Ausgang des Phasendiskriminators bildet, und daß die Dehnung der Datenimpulsc in einer monostabilcn Kippschaltung erfolgt.
DE1953484A 1968-10-28 1969-10-24 Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse Expired DE1953484C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US77120568A 1968-10-28 1968-10-28

Publications (3)

Publication Number Publication Date
DE1953484A1 DE1953484A1 (de) 1970-05-27
DE1953484B2 DE1953484B2 (de) 1973-05-03
DE1953484C3 true DE1953484C3 (de) 1984-10-04

Family

ID=25091046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1953484A Expired DE1953484C3 (de) 1968-10-28 1969-10-24 Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse

Country Status (9)

Country Link
US (1) US3701039A (de)
BE (1) BE738808A (de)
CH (1) CH503423A (de)
DE (1) DE1953484C3 (de)
ES (1) ES371844A1 (de)
FR (1) FR2021675A1 (de)
GB (1) GB1256164A (de)
NL (1) NL164439C (de)
SE (1) SE361226B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2238964C3 (de) * 1972-08-08 1981-07-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Frequenzregelanordnung
US3805180A (en) * 1972-12-27 1974-04-16 A Widmer Binary-coded signal timing recovery circuit
US3806827A (en) * 1973-07-16 1974-04-23 Honeywell Inc Frequency locked oscillator system in which input and oscillator frequencies are compared on half-cycle basis
GB1456453A (en) * 1974-01-31 1976-11-24 Ibm Phase locked oscillators
US3980968A (en) * 1975-01-02 1976-09-14 Zenith Radio Corporation Non-proportionate AFC system
US3986125A (en) * 1975-10-31 1976-10-12 Sperry Univac Corporation Phase detector having a 360 linear range for periodic and aperiodic input pulse streams
US4034309A (en) * 1975-12-23 1977-07-05 International Business Machines Corporation Apparatus and method for phase synchronization
US4053933A (en) * 1976-11-02 1977-10-11 Zenith Radio Corporation Adaptive phase locked loop filter for television tuning
DE2747438C3 (de) * 1977-10-21 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum phasenstarren Nachführen eines Ausgangssignals in Abhängigkeit eines Eingangssignals
US4121172A (en) * 1977-11-14 1978-10-17 Magnetic Peripherals Inc. Dual loop phase locked oscillator system
US4167711A (en) * 1978-05-26 1979-09-11 Motorola, Inc. Phase detector output stage for phase locked loop
SE413826B (sv) * 1978-09-21 1980-06-23 Ellemtel Utvecklings Ab Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet
US4222009A (en) * 1978-11-02 1980-09-09 Sperry Corporation Phase lock loop preconditioning circuit
US4214279A (en) * 1979-01-25 1980-07-22 International Business Machines Corporation Clocking system for servo signal having two or more harmonically related frequencies
US4246545A (en) * 1979-02-02 1981-01-20 Burroughs Corporation Data signal responsive phase locked loop using averaging and initializing techniques
US4238740A (en) * 1979-02-02 1980-12-09 Bell Telephone Laboratories, Incorporated Phase-locked loop for PCM transmission systems
DE2943510C2 (de) * 1979-10-27 1983-03-31 Rohde & Schwarz GmbH & Co KG, 8000 München Phasengeregelter Hochfrequenzoszillator
JPS56136065A (en) * 1980-03-27 1981-10-23 Victor Co Of Japan Ltd Data regenerator
US4322643A (en) * 1980-04-28 1982-03-30 Rca Corporation Digital phase comparator with improved sensitivity for small phase differences
DE3124516A1 (de) * 1981-06-23 1983-05-26 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur verminderung von phasenschwankungen im ausgangstakt von elastischen speichern
DE3170205D1 (en) * 1981-12-10 1985-05-30 Itt Ind Gmbh Deutsche Digital phase/frequency control circuit
US4580100A (en) * 1982-12-17 1986-04-01 Tokyo Shibaura Denki Kabushiki Kaisha 72 Phase locked loop clock recovery circuit for data reproducing apparatus
DE3486061T2 (de) * 1983-11-17 1993-05-19 Toshiba Kawasaki Kk Oszillator-schaltung.
US4698600A (en) * 1985-02-04 1987-10-06 International Business Machines Corporation Clock phase discriminator
US4682121A (en) * 1985-02-04 1987-07-21 International Business Machines Corporation Phase discriminator and data standardizer
FR2587569B1 (fr) * 1985-09-17 1991-09-20 Thomson Csf Generateur de frequences a variation rapide
DE3634751A1 (de) * 1986-10-11 1988-04-14 Thomson Brandt Gmbh Phasendiskriminator, insbesondere fuer eine pll-schaltung
ATE86810T1 (de) * 1987-12-17 1993-03-15 Siemens Ag Frequenzdiskriminator fuer einen digitalen phasenregelkreis.
US4958243A (en) * 1988-09-15 1990-09-18 International Business Machines Corporation Phase discrimination and data separation method and apparatus
US5081427A (en) * 1990-11-29 1992-01-14 Motorola, Inc. Fast lock time phase locked loop
JPH10503342A (ja) * 1994-09-28 1998-03-24 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ フェーズロックループ、該フェーズロックループ用位相比較器、及び該フェーズロックループを含む再生装置
US6067335A (en) * 1996-08-02 2000-05-23 Silicon Systems, Inc. Read channel IC for dual PLL solution

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2991426A (en) * 1960-06-22 1961-07-04 Marvin D Aasen Proportional automatic frequency control circuit
US3271675A (en) * 1962-12-13 1966-09-06 Philco Corp Phase detector and automatic apparatus utilizing said phase detector for performing a rotational mechanical adjustment to effect a phase coincidence
US3328719A (en) * 1965-08-24 1967-06-27 Sylvania Electric Prod Phase-lock loop with adaptive bandwidth
US3290611A (en) * 1965-09-14 1966-12-06 Bell Telephone Labor Inc Digital frequency control circuit
GB1103520A (en) * 1965-12-21 1968-02-14 Gen Electric Co Ltd Improvements in or relating to electric circuits comprising oscillators
US3337813A (en) * 1965-12-27 1967-08-22 Bell Telephone Labor Inc Phase-controlled oscillator having a bistable circuit in the control loop
US3383619A (en) * 1966-12-09 1968-05-14 Navy Usa High speed digital control system for voltage controlled oscillator

Also Published As

Publication number Publication date
GB1256164A (en) 1971-12-08
US3701039A (en) 1972-10-24
SE361226B (de) 1973-10-22
NL6916048A (de) 1970-05-01
NL164439B (nl) 1980-07-15
FR2021675A1 (de) 1970-07-24
DE1953484B2 (de) 1973-05-03
BE738808A (de) 1970-02-16
ES371844A1 (es) 1971-11-16
NL164439C (nl) 1980-12-15
CH503423A (de) 1971-02-15
DE1953484A1 (de) 1970-05-27

Similar Documents

Publication Publication Date Title
DE1953484C3 (de) Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse
DE69027574T2 (de) Methode und Vorrichtung zur Taktrückgewinnung und Datensynchronisierung von zufälligen NRZ-Daten
DE69529960T2 (de) Phasendetektor mit ternärem Ausgang
DE3733554A1 (de) Pll-verzoegerungsschaltung
DE3332152C2 (de)
DE2435782C3 (de) Sägezahn-Funktionsgenerator
DE69123473T2 (de) Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation
DE2135890C3 (de) Synchronisierungsvorrichtung zur Hochpräzisionswiedergabe der Phase eines Taktsignals
DE102005049219A1 (de) Phasendifferenz-Erfassungsvorrichtung
DE2121405A1 (de) Synchronisationseinrichtung für digitale Datensignale
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE69426975T2 (de) Nachgetriggerter oszillator für zitterfreie frequenzsynthese mit einem phasenregelkreis
DE69309617T2 (de) PLL-Schaltung mit einem stabilen Phasendiskriminator
DE2853927B2 (de) Fernsehempfänger mit einer Horizontal-Synchronschaltung
DE19709770A1 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE2514529A1 (de) Digitales dekodiersystem
DE3587002T2 (de) Signalgeneratorschaltungen.
DE69409903T2 (de) Digitaler Phasenkomparator
DE1809810A1 (de) Verfahren und Geraet zum Bestimmen der Periodendaueraenderung einer Schwingung
DE2211100B2 (de) Zeilensynchronisierschaltung in einem Fernsehempfänger
DE2141887A1 (de) Phasensynchronisiersystem
DE3744470A1 (de) Modusdiskriminator fuer monitoren
EP2130300A1 (de) Verfahren zur erzeugung einer taktfrequenz
DE2238689A1 (de) In der phase mitgezogenes oszillatorsystem
DE1299309B (de) Datenempfangsanlage

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
8235 Patent refused
8225 Change of the main classification

Ipc: H03L 7/06

8281 Inventor (new situation)

Free format text: LANG, PAUL CHIALIN LAPINE, ANTHONY NELSON, SAN JOSE, CALIF., US VAUGHN, JULIAN EDGAR, CAMPBELL, CALIF., US

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee