DE2135890C3

DE2135890C3 - Synchronisierungsvorrichtung zur Hochpräzisionswiedergabe der Phase eines Taktsignals

Info

Publication number: DE2135890C3
Application number: DE2135890A
Authority: DE
Inventors: Guy Albert Jules Thiais Val-De-Marne David; Michel Guy Amedee Meudon Bellevue Hauts-De-Seine Duquenne
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1970-07-31
Filing date: 1971-07-17
Publication date: 1979-10-31
Also published as: SE369819B; CA966904A; DE2135890A1; FR2098925A5; DE2135890B2; GB1296809A; US3778550A; JPS5246042B1

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Herstellen und Aufrechterhalten des Phasengleichlaufs zwischen einem ankommenden Datensignal und einem örtlich erzeugten Taktsignal in Datenübertragungsanlagen, in denen das Taktsignal durch Unterteilung eines von einem frequenzstabilen Oszillator gelieferten hochfrequenten Signals gewonnen wird und in denen die Phasenlage des Taktsignals mit der Phasenlage des Datensignals verglichen wird und bei Abweichungen der beiden voneinander eine Phasenkorrektur des Taktsignals durch Ein- oder Ausblenden von Impulsen des Oszillators bewirkt wird.

Eine solche Synchronisierungsvorrichtung wird empfangsseitig in Synchrondatenübertragungssystemen verwendet, in denen die Taktsignale des Empfängers genau mit den eintreffenden Daten bzw. Datenbits synchronisiert werden müssen.

Die bisher zum Durchführen dieser Synchronisierung bekannten Vorrichtungen sind zweierlei Art:

Jn einer ersten Ausführungsform wird mit Hilfe einer Phasenverriegelungsschleife die Frequenz des Pilotos-•dllators dem Rhythmus der eintreffenden Daten unterworfen. Der Pilotoszillator wird durch eine Spannung gesteuert und kann ein Quarzoszillator oder ein frei schwingender Oszillator (VFO-Typ) sein.

Eine Vorrichtung dieser Art ist z. B. von Viterbi (Phase-locked loop dynamics in the presence of noise by Fokker blank techniques: Dezember 1963. Proceedings I.RE.E.) beschrieben.

Solche auf Analogtechniken basierende Vorrichtungen sind kostspielig und sehr kritisch in der Einstellung. Sie erfordern die Verwendung von Filtern mit sehr genauen Phasenkennlinien, außerdem sind im Betrieb auf die Dauer und bei Temperaturschwankungen Abweichungen unvermeidlich.

Es ist auch eine Digitalausführung dieser Synchronisierungsvorrichtung beschrieben worden, in der die Frequenz des Pilotoszillators verriegelt wird (Synthesis of digital phase-locked loops, Eascon 68 Record, Wallace and Larrimore), aber eine solche Vorrichtung ist sehr aufwendig und kann nur Taktfrequenzen von einigen kHz liefern.

In einer zweiten Art einer bekannten Synchronisierungsvorrichtung werden die Nulldurchgänge der eintreffenden Daten durch Differenzierung detektiert, wobei die so erhaltenen Impulse in einer digitalen Phasensteuervorrichtung benutzt werden in der Weise, daß die am Ausgang des Pilotoszillators erhaltene Taktfrequenz korrigiert wird.

Eine solche Vorrichtung, die ein differenzierendes Netzwerk enthält, ist rauschempfindlich und ist an sich nicht imstande, erhebliche Frequenzabweichungen des Pilotoszillators auszugleichen.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die rauschunempfindlich ist und größere Frequenzabweichungen auszugleichen ermöglicht.

Gelöst wird diese Aufgabe dadurch, daß ein Zähler die ihm während jeweils des Anderthalbfachen einer Periode des Taktsignals zugeführten Zählimpulse in Abhängigkeit vom Vorzeichen des betreffenden Bits des Datensignals vorwärts oder rückwärts zählt (zusammenzählt oder voneinander abzieht) und über einen nachgeschalteten Dekodierer bei jedem Passieren eines als Nullwert dienenden vorgegebenen Zwischenwerts einen Ausgangsimpuls liefert und daß ein nachgeschalteter Generator bei jedem Ausgangsimpuls des Dekodierers einen Impulszug an einen weiteren Zähler liefert, der in Abhängigkeit vom Vorzeichen von ihrerseits durch eine Verschiebung des Taktsignals von der halben Dauer des Impulszuges erhaltenen Signalen vorwärts oder rückwärts zählt und an seinen zwei Ausgängen zueinander entgegengesetzte logische Signale liefert, die bei Erreichen einer Vorwärts- oder einer Rückwärtszählschwelle die das Ein- oder Ausblenden von Impulsen bewirkende Korrekturvorrichtung steuern.

Durch den Einsatz von digitalen Mitteln ergeben sich Vorteile bei der Herstellung und im Betrieb, da größere Einstellabweichungen kaum auftreten. Die Detektion cf'T Übergänge durch Nulldurchgänge von Integratoren und die darauf erfolgende Digitalfilterung ergeben eine hohe Rauschunempfindlichkeit. Schließlich wird leicht

ein Synchronismus zwischen dem örtlichen Taktsignal und den Daten mit einer Präzision besser als 1% erzielt Oie Zeichnung stellt ein Ausführungsbeispiel dar. Es zeigt

F i g. 1 ein Blockschaltbild der Synchronisierungsvorrichtung mit zwei Steuereinheiten,

Fig.2 Zeitdiagramme der Übergargsdetektionsschaltung,

F i g. 3a das Schaltbild einer Ausführungsform der Obergangsdetektionsvorrichtung,

Fig. 3b die Arbeitsperioden der zwei Vor-Rückwärtszähler dieser Schaltung,

Fig.4 ein Blockschaltbild der Schaltung zum Phasenvergleich und zum Filtern der Übergänge,

F i g. 5 das Schaltbild der logischen Anordnung der Korrektionsschaltung,

F i g. 6 Zeitdiagramme der Korrektionsschaltung.

F i g. 1 zeigt eine Synchronisierungsvorrichtung nach der Erfindung sowohl mit Steuerung der Frequenz des Pilotoszillators als auch mit Steuerung der Phase des örtlichen Taktsignals. Die Taktfrequenz des örtlichen Taktsignals H wird bei 1 durch Teilung der hohen Frequenz R des Pilotoszillators 2 erzeugt Die Frequenz des Pilotoszillators kann durch eine dem Eingang 3 zugeführte Spannung korrigiert werden. Die Teilung der Frequenz R erfolgt durch einen Binärteiler, der durch einen ersten 2-Teiler 4, der eine Basistaktfrequenz Rb liefert und durch einen zweiten 2"-Binärteiler 5 gebildet wird, der bei 1 die Taktfrequenz des örtlichen Taktsignals H liefert. Zwischen den zwei Binärteilern 4 und 5 wird eine Korrekturvorrichtung 6 eingeschaltet, die eine Taktfrequenz R_P liefert, die gleich der Frequenz Rb ist, wenn eine Phasenkorrekturinstruktion fehlt. Diese Korrektur-Vorrichtung 6 bildet das Mittel zur Phasenkorrektur des örtlichen Taktsignals, da eine Änderung der Frequenz Rp nach Teilung mittels des Teilers 5 eine Änderung der Phase des örtlichen Taktsignals //mit sich bringt.

Die Daten, auf die die Phase des örtlichen Taktsignals eingestellt werden soll, werden bei 7 empfangen. Sie werden gemeinsam durch das Tiefpaßfilter 8 geführt, durch die Vorrichtung 9 in der Amplitude begrenzt und gegebenenfalls derart verschoben, daß bei 10 eine Reihe logischer, bipolarer Signale mit steiler Flanke erhalten wird, welche die Datenbits darstellen. Die Flanken dieser Signale werden nachstehend die Datenbitübergänge genannt.

Die Synchronisierungsvorrichtung für die Phase des Taktsignals, mit dessen Takt bei 7 Daten empfangen werden, enthält zwei vollständig voneinander unabhängige Regelkreise, von denen der erste (im Rahmen mit 11 bezeichnet) die Frequenz des Pilotoszillators 2 steuert, während der zweite (im Rahmen mit 12 bezeichnet) die Phase des örtlichen Taktsigneis H in bezug auf die Daten steuert. Sie enthält ferner eine Vorrichtung 13 zum Detektieren der Übergänge der bipolaren Datenbits mit numerischen Datenbitintegratoren zum Liefern von Impulsen bei den Nulldurchgängen und eine Vorrichtung 14 zum Vergleich der Phase dieser Impulse mit dem örtlichen Taktsignal Hund zur Lieferung logischer Phasenkorrektursignale und schließlich die Korrekturvorrichtung 6, in der in Abhängigkeit von diesen logischen Signalen die Taktfrequenz Rp korrigiert wird, die dem Binärteiler 5, der die Taktfrequenz des örtlichen Taktsignals H liefert, zugeführt wird.

Beispielsweise beträgt die Frequenz R des Pilotoszillators 2 23.04 MHz. das Teil verhältnis des Teilers 5 1/128 und der Takt des örtlichen Taktsignals // somit 90KHz.

Der Regelkreis 11 zur Steuerung der Frequenz des Pilotoszillators 2 enthält eine Differenzierschaltung 15 zum Erzielen einer Datentrennung, eine Phasenvergleichsschaltung 16, deren Eingänge zwischen dem Ausgang der Schaltung 15 und dem Ausgang des Binärteilers 17 eingeschaltet sind, der eine Spannung der Frequenz Λ des Pilotoszillaiors 2 empfängt Die von

ίο der Vergleichsschaltung 16 gelieferte Spannung wird

durch das Tiefpaßfilter 18 gefiltert, und darauf der

Klemme 3 des Pilotoszillators 2 zugeführt, wodurch die Frequenz R geregelt werden kann.

In der Übergangsdetektionsvorrichtung 13 der Regelvorrichtung 12 werden aus den Datenübergängen Impulse abgeleitet, die zu den Zeitpunkten der Nulldurchgänge der von den bipolaren Datenbits beeinflußten Digitalintegratoren geliefert werden. Auf diese Weise ist die Rauschempfindlichkeit geringer als bei den Vorrichtungen, die die Übergänge unmittelbar zum Feststellen der Phase der Daten in bezug auf das örtliche Taktsignal verwenden.

In der Phasenvergleichsvorrichtung 14 werden gleichzeitig durch Digitalschaltungen einerseits ein Phasenvergleich der Impulse der Detektionsvorrichtung 13 und der Flanken des örtlichen Taktsignals Hund andererseits eine Filterung der durch diesen Vergleich erhaltenen Information durchgeführt, so daß logische Phasenkorrektursignale mit einer bestimmten Zeitkonstante erzielt werden. Diese Filterung ergibt einen besseren Rauschschutz.

Wenn die Phasenvergleichsvorrichtung 14 ein logisches voreilendes oder nacheilendes Signal liefert, wird in der Korrekturvorrichtung 6 ein Binäreiement von der Frequenz Rp abgezogen oder ihm zugefügt. In Abwesenheit eines Korrektursignals ist die Frequenz Rp der Frequenz Rb gleich. Die Korrektur ist lediglich von dem Teilverhältnis des Teilers 5 abhängig. Auf diese Weise ist der Synchronismus zwischen dem örtlichen Taktsignal H und dem Taktsignal, mit dessen Taktfrequenz die Daten empfangen werden, mit hoher Präzision erzielbar (Präzision besser als 1% in dem Beispiel des Teilverhältnisses des Teilers 5 von 1/128). Nachstehend werden bevorzugte Ausführungsformen der Vorrichtungen 13,14 und 6 des Regelkreises 12 zur digitalen Phasensteuerung des örtlichen Taktsignals beschrieben.

Die Datenbitübergangsdetektionsvorrichtung 13 verwendet Integratoren, welche gegebenenfalls nach einer

so Spannungsverschiebung die eintreffenden, bipolaren Daten integrieren. Unter Bezugnahme auf die Zeitdiagramme der Fig.2 wird nachstehend erläutert, auf welche Weise die Lage der Nulldurchgänge dieser Integratoren in bezug auf die positiven und negativen

Halbperioden des örtlichen Taktsignals eine Information io bezug auf den Synchronismus, d. h. Voreilung oder Nacheilung in bezug auf das örtliche Taktsignal, liefern kann.
In jeder der F i g. 2a bis 2g stellt das obere Diagramm

die Taktfrequenz des örtlichen Taktsignals H mit der Periode T dar. Das zweite Diagramm zeigt eine Reihe von Datenbits. Diese Datenbits sind bipolar und zeigen insbesondere den Übergang T_R. Das dritte Diagramm zeigt die Ausgangsspannung / eines die Datenbits

empfangenden Integrators, der zur Vereinfachung der Erläuterung annahmeweise eine Analogintegrator ist.

F i g. 2a zeigt den Fall, in dem die Datenbits D dem örtlichen Taktsignal H gleichphasig sind. Der Übergang

Tr tritt zum Zeitpunkt fo auf, der mit einer Ranke des Takt-Signals Hzusammenfällt. Der Integrator wird zum Zeitpunkt /ι wirksam, der durch die Flanke des Takt-Signals H bestimmt wird, und der um eine Halbperiode des örtlichen Taktsignals vor dem Zeitpunkt fo liegt. Die Rückstellung auf Null des Integrators erfolgt zum Zeitpunkt t₂, der durch die F^;lanke des Takt-Signals H bestimmt wird, die um eine Periode nach dem Zeitpunkt ίο auftritt.

Es ist ersichtlich, daß unter diesen Verhältnissen der Nulldurchgang des Integrators zum Zeitpunkt fo' erfolgt, der mit ebenfalls einer Flanke des Taktsignals H zusammenfällt. Fig. 2a zeigt den Fall, in dem der Übergang Tr eine negative Flanke ist und somit ein positives Daicnbii von einem negativen trennt.

Wenn der Übergang Tr eine positive Flanke wäre, hätte die Ausgangsspannung /des Integrators eine der der I·" i g. 2a entgegengesetzte Polarität, aber sie würde zum gleichen Zeitpunkt ίο' den Nullpunkt passieren, der mit einer Flanke des Takt-Signals H zusammenfällt.

Die F i g. 2b bis 2g zeigen Fälle, in denen die Datenbits nicht gleichphasig mit dem örtlichen Taktsignal H sind. Der Übergang Tr tritt dann nicht zum Zeitpunkt ίο auf, aber das Wirksamwerden und die Rückstellung auf Null des Integrators erfolgen stets zu den Zeitpunkten fi bzw. t₂ wie vorstehend angegeben.

Nach Fig.2b tritt der Übergang Tr mit einer Voreilung in bezug auf fo auf, die kürzer ist als TIA. Nach F i g. 2c ist die Voreilung gleich T/4. Aus den F i g. 2a, 2b, 2c ist ersichtlich, daß der Übergang Tr mit einer Voreilung in bezug auf fo auftritt, die kürzer als TIA ist und der Nulldurchgang des Integrators erfolgt dann stets während der positiven Malbperiode des örtlichen Taktsignals, die dem Zeitpunkt i₀ folgt. F.in gleiches kann bei einem Übergang der positiven Flanke festgestellt werden.

Nach F i g. 2d erfolgt der Übergang Tr mit einer Nacheilung in bezug auf i₀ auf, die kürzer als TIA ist und nach F i g. 2e ist die Nacheilung gleich T/A. Es wird einleuchten, daß, wenn die Verspätung des Überganges Tr in bezug auf fo kurzer als T/A ist, der Nulldurchgang des Integrators stets während der ersten negativen Malbperiode auftritt, die dem Zeilpunkt fo folgt. Dieses Datenintegrierverfahren wird zum Identifizieren der Voreilung oder Nacheilung der Datenbits in bezug auf das örtliche Taktsignal // benutzt. Wenn diese Verschiebung geringer als TIA ist. tritt der Nulldurchgang eines Integrators, der während einer Flanke des örtlichen Taktsignals H wirksam wird und um anderthalbe Taktperiode später auf Null zurückgestellt 'A'ird. während einer positiven oder negativen Halbperiode dieses Taktsignals je nach dem Sinne der Verschiebung auf.

Es sollen jedoch besondere Vorkehrungen getroffen werden, wenn die Voreilung oder Nacheilung der Datenbits in bezug auf das örtliche Taktsignal H langer als TIA (z. B. zwischen TIA und T/2) ist.

Fig.2f zeigt den Fall einer Voreilung wobei Tr in bezug auf den Zeitpunkt fo um einen Wert zwischen 774 und 772 verschoben ist Aus dieser Figur ist ersichtlich, daß die Nulldurchgänge des Integrators entsprechend Übergängen mit einer Voreilung in bezug auf fo zwischen 774 und T/2 während der negativen Halbperiode des Takt-Signals H auftreten, die dem Zeitpunkt fo vorangeht. Aus F i g. 2d zeigt sich jedoch, daß ein während einer negativen Halbperiode des Taktsignals auftretender Nulldurchgang auch einem Übergang entspricht, der eine Nacheilung in bezug auf Ut zwischen 0 und T/2 aufweist.

Zum Beheben der Zweifclfälle werden gemäß der Erfindung alle Nulldurchgänge des Integrators unterdrückt, die während der negativen Halbperiodc des ■j Takt-Signals // auftreten, die dem Zeitpunkt fo vorangeht. Dies ist z. B. mittels eines Signals H' durchführbar, das im unteren Teil der F i g. 2f dargestellt ist. Dieses Signal //' mit der Periode 27" wird durch 2-Teilung der Frequenz des Taktsignals /Verhallen. Der

ίο Übergangsdetektor wird nur Information über die Nulldurchgänge des Integrators abgeben während der positiven Halbperiode des Signals //', wodurch genau die zwei positiven und negativen Halbperioden des Signals // überlappt werden, die Voreilungen und Nacheilungen der Übergänge Tr zwischen 0 und TIA kennzeichnen.

Aus F" i g. 2g ist ersichtlich, daß wenn die Nacheilung des Überganges Tr in bezug auf fo zwischen 774 und 772 liegt, kein Nulldurchgang des Integrators auftritt.

Zur erneuten Erzielung der Information über die Nulldurchgänge des Integrators bei einer Voreilung oder Nacheilung zwischen 774 und 772, genügt es, das Taktsignal // um eine Halbperiode zu verschieben. Dadurch ergibt sich tatsächlich eine Verschiebung von 772 des Integrationsintervalls (U-1₂) und somit ein Übergang mit einer Voreilung (oder Nacheilung) zwischen TIA und TI2 nach der Verschiebung von 772 des Taktsignals //, da ein Nulldurchgang des Integrators eine Nacheilung (oder eine Voreilung) zwischen 0 und 774 kennzeichne!.

Das vorstehend beschriebene Integrationsverfahren erfordert die Verwendung von zwei Integratoren, da die zum Detektieren eines Überganges notwendige Dauer länger ist als die Dauer eines binären Dalenbits. Ein

3·) Integrator delektiert die geraden Übergänge und der andere Integrator delektiert die ungeraden Übergänge. Mit einer anderen Zeitskala als die vorhergehenden Figuren zeigt F i g. 2h die Wirkung dieser zwei Integratoren, deren Ausgangsspannungen mit /ι bzw. I₂ bei einer Datenbilreihe D, z. B. gleichphasig zum örtlichen Taktsignal //bezeichnet sind. F i g. 3a zeigt das Schaltbild einer bevorzugten Ausführungsform der Übergangsdetektionsvorrichtung 13 der Fig. 1, die durch Digitalprozcsse das vorstehend beschriebene Integrationsverfahren durchführen kann.

Die Integratoren werden durch Vor-Rückwärtszähler mit der Taktfrequenz Rb gebildet, die, je nachdem die eintreffenden Datenbits positiv oder negativ sind vor- bzw. rückwärtszählen.

Die Vorrichtung nach F i g. 3a enthält nach der Klemme 19. wo die bipolaren Datenbits zugeführt werden, eine Zeichendetektionsschaltung 20, die zwei Vor-Rückwärtszähler 21 und 22 steuert, die bei einem Binärelement positiven Vorzeichens vorwärts und bei einem negativen Vorzeichen rückwärts zählen.

Die Taktfrequenz Rb wird den Takteingängen dieser Zähler durch die UN D-Gatter 23 und 24 zugeführt

Mittels dieser zwei UND-Gatter und der durch das örtliche Taktsignal H gesteuerten Schaltung 25 wird in Reihenfolge den Zählern 21 und 22 der geraden bzw. ungeraden Übergänge eine Fortschaltinstruktion erteilt Die Schaltung 25 liefert auch die Nullrückstellinfor-

mationen RAZ\ und RAZi für die zwei Zähler 21,22.

F i g. 3b zeigt bei (21) und (22) die durch die Schaltung 25 hervorgerufenen Wirkungsperioden der Zähler 21 und 22 in bezug zum Taktsignal H. Diese Wirkungsperioden entsprechen den Integrationsperioden der Integratoren I₁ und I₂ der F i g. 2h.

Mit den Ausgängen der Kippschaltungen jedes Vor-Rückwärtszählers sind drei Dekodierschaltungen verbunden, eine für die Nullage, die zwei anderen für eine bestimmte Schwelle der Vor- oder Rückwärtszählung. Die Dekodierschaltungen für die Nullage sind mit 26 und 17 und die der Schwelle sind mit 28,29,30 und 31 bezeichnet.

Eine logische Einheit, die durch die ODER-Gatter 32, 33,34 die UND-Gatter 35 und 36 und die Kippschaltungen 37 und 38 gebildet wird, ermöglicht Signale am Ausgang 39 der Vorrichtung nur dann zu erzielen, wenn vor ihrem Nulldurchgang die zwei Vor-Rückwärtszähler 21, 22 um einen bestimmten Wert vorwärts oder rückwärts gezählt haben, welcher Wert durch die Schwcllendckodierschaltungen 28... 31 bestimmt wird.

Die zwei Kippschaltungen 37 und 38 werden gleichzeitig mit den zwei Zählern 21 und 22 auf Null durch RAZ\ bzw. RAZi zurückgestellt.

Außerdem wird ein Eingang der UND-Gatter 35 und 36 mit der geeigneten Phase eines Takt-Signals H' der halben Frequenz des örtlichen Taktsignals H eingespeist, um wie an Hand der F i g. 2f erläutert wurde die durch die doppelseitigen Nulldurchgänge der Zähler hervorgerufenen Impulse zu unterdrücken. Diese Nulldurchgänge werden durch Übergänge mit einer Voreilung zwischen 774 und 772 erzeugt.

Die Schwellendekodierschaltungen 28, 29, 30 und 31 ermöglichen es ferner, die Nulldurchgänge der Zähler infolge von Übergängen zu unterdrücken, die durch Störsignale geringer Amplitude oder kurzer Dauer hervorgerufen werden.

Es wird schließlich am Ausgang 39 des Übergangsdetektors ein Impuls bei jedem Nulldurchgang der Vor-Rückwärtszähler erhalten, wobei jeder dieser Durchgänge durch die Datenbitübergänge mit einer Voreilung oder Nacheilung zwischen 0 und 774 hervorgerufen wird.

Es wird bei 39 kein Impuls abgegeben, wenn die Voreilung oder Nacheilung der Datenbitübergänge zwischen 774 und T/2 liegt. Wenn keine Vorkehrungen getroffen werden, führen diese Verschiebungen einen unstabilen Gleichgewichtszustand der Synchronisiervorrichtung herbei, da keine Information über die Verschiebung erteilt und somit keine Instruktion zur Phasenkorrektur ausgeführt wird.

Wie gesagt, muß zum Auffinden der Information über die Verschiebungen, d. h. die Nulldurchgänge der Vor-Rückwärtszähler, das Takt-Signal H des örtlichen Taktsignals um eine halbe Periode verschoben werden.

Die nachstehend beschriebene Vorrichtung dient zum Detektieren der unstabilen Gleichgewichtszustände der Synchronisiervorrichtung, so daß beim Detektieren eines unstabilen Gleichgewichtszustandes diese Vorrichtung eine Verschiebung einer halben Periode des Signals H des örtlichen Taktsignals hervorruft

Die Vorrichtung zum Detektieren der unstabilen Gleichgewichtszustände basiert auf der nachfolgenden Erkenntnis: wenn die Phase der Daten und des örtlichen Taktsignals die richtige ist bei einem im gleichen Gewicht übertragenen Kode (d.h. bei dem die Wahrscheinlichkeit des Auftretens der »1«- und »O«-Bits '/2 beträgt entsprechen die Übergänge einer durchschnittlichen Reihenfolge gleich der Übertragungsgeschwindigkeit der Daten.

Folglich werden zum Detektieren der unstabilen Gleichgewichtszustände in zwei Zählern einerseits die delektierten Übergänge und andererseits ein örtlicher Takt entsprechend der Übertragungsgeschwindigkeit der Daten gezählt. Bei der richtigen Phasenkonfiguralion wirkt der Übergangszähler durchschnittlich schneller als der Taklzähler. Bei einer Phasenkonfiguralion, die einen unstabilen Gleichgewichtszustand mit sich bringt, gilt das Umgekehrte, da der Übergangszähler dann nicht weiter zählt Eine logische Anordnung delektiert diesen Zustand und verschiebt das örtliche Taktsignal über eine halbe Periode, so daß die richtige Phasenkonfiguration wiederhergestellt wird.

ίο Die von der Übergangsdetektionsvorrichtung 13 in F i g. 1 gelieferten Impulse werden in der Phasenkon ektur 14 der gleichen Figur benutzt In dieser Vorrichtung 14 wird die Phase dieser Impulse mit der des Signals des örtlichen Taktes gemäß dem Verfahren entsprechend

!5 den Zeitdiagrammen der Fig.2 verglichen. Wenn die Impulse während einer positiven Halbperiode des örtlichen Taktsignals H auftreten, eilen die Dalenbits vor. Wenn die Impulse während einer negativen Halbperiode des örtlichen Taktsignals H auftreten, eilen die Datenbits nach. Wenn sie auf einer Flanke des örtlichen Taktsignals Hauftreten, sind die Datenbits mit ihnen gleichphasig. Die Information in bezug auf die Voreilung oder Nacheilung wird jedoch nicht unmittelbar benutzt. Eine Filtervorrichtung ermöglicht, zu häufige Korrekturen der Phase des örtlichen Taktsignals H zu vermeiden.

F i g. 4 zeigt schematisch die Ausführung der Phasenvergleichs- und Filtervorrichtung.

Die von der Übergangsdetektionsvorrichtung 13 gelieferten Impulse werden der Klemme 40 zugeführt. Beim Eintreffen jedes dieser Impulse liefert ein Generator 41 einen Zug einer bestimmten Anzahl von Impulsen z. B. 32 Impulsen. Dieser Impulszug wird einem Vor-Rückwärtszähler 42 zugeführt, der entsprechend dem Wert eines von der Phasenverschiebungsschaltung 43 gelieferten Signals Ho vorwärts oder rückwärts zählt Das Signal H_n ist das Signal H des örtlichen Taktsignals H. das in bezug auf dieses Signal um die Hälfte der Dauer des Impulszuges voreilt.

Wenn die Datenbits mit dem örtlichen Taktsignal H gleichphasig sind und wenn somit der Impulszug auf einer Ranke des Signals A/anfängt wird die erste Hälfte des Impulszuges, z. B. bis zur nächsten Flanke des Signals Ho. vorwärts gezählt, während die zweite Hälfte des Impulszuges darauf rückwärts gezählt wird. Im Zustand einer richtigen Phase vollführt somit der Vor-Rückwärtszähler 42 keinen Zählschritt.

Hingegen, wenn die Daten in bezug auf das örtliche Taktsignal H vor- oder nacheilen, macht der Zähler 42 Vorwärts- oder Rückwärtsschritte.

jedoch, erst wenn dieser Zähler 42 nach einer Reihe von Übergängen eine bestimmte Zählschwelle in der Vorwärts- oder Rückwärtsrichtung erreicht hat, treten an den Ausgängen 44 und 45 die Signale G_A und Gb zur Korrektur der Voreilung oder Nacheilung auf, die darauf in der Korrektionsvorrichtung 6 verarbeitet werden. Die Vorrichtung nach Fig.4 wirkt auf diese Weise als ein Filter, da sie jeweils einen durchschnittlichen Wert der Phasenverschiebung zwischen den Daten und dem örtlichen Taktsignal liefert Die Korrektursteuersignale werden nur dann geliefert, wenn dieser durchschnittliche Wert eine bestimmte Schwelle erreicht
Das Nullrücksteilsignal RAZ des Vor-Rückwärtszählers 42 wird durch die Korrektionsvorrichtung 6 geliefert wenn die Korrekturinstruktionen ausgeführt sind.
Die Korrektionsschaltung 6 nach Fig. 1 wird durch

die Phasenvergleichs- und Filtervorrichtung 14 der gleichen Figur gesteuert Diese Korrektionsschaltung dient zum Addieren oder Subtrahieren eines Binärelementes zu bzw. von der Taktfrequenz Rp, welches Element beim Empfang einer Voreilungs- oder Nacheilungsinstruktion geliefert wird. Nach Teilung durch den Teiler 5 mit z.B. 128 wird somit die Phase des örtlichen Taktsignals Hin diesem Falle um einen Schritt gleich 1 /128 der Dauer eines Bits der Daten geändert

F i g. 5 zeigt die logische Anordnung der Korrektionsschaltung. Fig.6 zeigt die Eingangs- und Ausgangssignale der Schaltung nach F i g. 5.

Die Korrektionsschaltung enthält an erster Stelle die UND-Gatter 46 und 47. die durch die vom Zähler 48 abgegebenen Signale Gr, Rb bzw. G_A, Rb gesteuert werden. Gr und G_A sind die von der Phasenvergleichs- und Filtervorrichtung für die Übergänge bearbeiteten Voreilungs- und Nacheilungssteuersignale. Zum besseren Verständnis der Wirkung der Korrektionsschaltung zeigt Fig. 5 bei 48 einen Vor-Rückwärtszähler der Phasenvergleichs- und Filtervorrichtung für die Übergänge. Dieser Zähler liefert wie gesagt, die Signale Ga oder Cr beim Erreichen einer Zählschwelle in der Vorwärts- oder Rückwärtsrichtung. Das andere Steuersignal der UND-Gatter 46 und 47 hat die Basistaktfrequenz R_B gleich der Hälfte der Frequenz R des Pilotoszillators 2.

Diese zwei Gatter 46 und 47 liefern Zählerabschaltsignale RAZ (Or bzw. Oa)- Die Korrektionsschaltung enthält weiterhin eine logische Anordnung, die durch die Umkehrschaltung 49 und die UN D-Gatter 50 und 51 und das ODER-Gatter 52 gebildet wird. Unter der Steuerung der Signale Or und Oa liefert diese Anordnung das Ausgangssignal der Korrektionsschaltung mit der Taktfrequenz Rp. da die logische Funktion von Rp'ist

Ö~r- R- Rb+ Oa- R.

Andererseits wird mittels der Signale O_A und Or ein Nullrückstellsignal RAZ des Vor-Rückwärtszählers 48 erzielt Dieses Nullrückstellsignal tritt auf nach der Korrektur der Taktfrequenz Rp unter der Wirkung der Signale Or oder Oa und unterdrückt die Nacheilungs- oder Voreilungssteuersignale Grbzw. Ga-

Der Teil 1 der Fig.6 zeigt ein Zeitdiagramm der unterschiedlichen, vorerwähnten Signale bei Abwesenheit einer Nacheilungs- und Voreilungsinstruktion. Somit Cr = 0, Ct = 0, so daß O_R = 0, Ο_Λ = 0. Die logische Funktion von Rp ist dann: R ■ Ri₁, wie im Teil I der Fig.3 angedeutet ist. In diesem Falle ist die Taktfrequenz /?/>gleich der Frequenz Rn.

Der Teil Il der Fig. 3 zeigt die Zeitdiagramme in Anwesenheit einer Nacheilungsinstruktion. Diese Instruktion hat die Form eines Signals Gr = 1, das auf einer fallenden Flanke von Rb auftritt. Infolge des UND-Gatters 46 liefert diese Nacheilungsinstruktion nur ein Signal Or = 1, wenn R₈= \. Somit ist Or - 1 so lange Ra — 1 ist. Entsprechend der logischen Funktion von Rp bringen die Gleichungen Or = 1 und Oa = 0 mit sich, daß Rp= 0, was in Fig.6 (Teil II) durch die Unterdrückung des gestrichelt angegebenen Elementes des Signals Rpdargestellt wird.

Wenn darauf Rb = 0, ist Or = 0, wobei die abfallende Flanke des Signals Or ein Signal RAZ liefert, das die Kippschaltung des Vor-Rückwärtszählers 48 auf Null zurückstellt. Diese Nullrückstellung unterdrückt den Nacheilbefehl Gr, welches Signal wieder den Nullwert annimmt.

Der Teil III der Fig.6 zeigt das Zeitdiagramm in Anwesenheit einer Voreilungsinstruktion. Diese Instruktion hat die Form eines Signals Ga — 1, das auf einer abfallenden Flanke von Rb auftritt. Wenn Ga = 1 und Rb = 0, liefert das Gatter 47 ein Signal Oa = 1. Entsprechend der logischen Funktion von R_P, bringen es die Gleichungen O_A = 1 und Or = 0 mit sich, daß Rp= R, was in Fig. 6(Teil III)durch die Addition eines Elementes zu Rp dargestellt ist. Wenn darauf Rb = 1, ist Oa = 0, wobei die abfallende Flanke des Signals Oa ein Signal /MZliefert, das den Vor-Rückwärtszähler48auf Null zurückstellt. Da diese Rückstellung auf Null die Voreilungsinstruktion Ga unterdrückt, nimmt Ga wieder den Nullwert an.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Herstellen und Aufrechterhalten des Phasengleichlaufs zwischen einem ankommenden Datensignal und einem örtlich erzeugten Taktsignal in Datenübertragungsanlagen, in denen das Taktsignal durch Unterteilung eines von einem frequenzstabilen Oszillator gelieferten hochfrequenten Signals gewonnen wird und in denen die Phasenlage des Taktsignals mit der Phasenlage des Datensignals verglichen wird und bei Abweichungen der beiden voneinander eine Phasenkorrektur des Taktsignals durch Ein- oder Ausblenden von Impulsen des Oszillators bewirkt wird, dadurch gekennzeichnet, daß ein Zähler (21) die ihm während jeweils des Anderthalbfachen einer Periode des Taktsignal (H) zugeführten Zählimpulse in Abhängigkeit vom Vorzeichen des betreffenden Bits des Datensignals vorwärts oder rückwärts zählt (zusammenzählt oder voneinander abzieht) und über einen nachgeschalteten Dekodierer (26) bei jedem Passieren eines als Nullwert dienenden vorgegebenen Zwischenwerts einen Ausgangsimpuls liefert und daß ein nachgeschalteter Generator (41) bei jedem Ausgangsimpuls des Dekodierers (26) einen Impulszug an einen weiteren Zähler (42) liefert, der in Abhängigkeit vom Vorzeichen von ihrerseits durch eine Verschiebung des Taktsignal von der halben Dauer des Impulszuges erhaltenen Signalen vorwärts oder rückwärts zählt und an seinen zwei Ausgängen (44, 45) zueinander entgegengesetzte logische Signale (0, L) liefert, die bei Erreichen einer Vorwärts- oder einer Rückwärtszählschwelle die das Ein- oder Ausblenden von Impulsen bewirkende Korrekturvorrichlung (48... 52) steuern (Fig. 3a, 4,5).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an den Zähler (21) zwei weitere Dekodierer (28, 29) für eine Schwelle der Vor- oder Rückwärtszählung angeschlossen sind, die eine Kippschaltung (37) zur Durchschaltungsvorbereitung des vom Dekodierer (26) gelieferten Ausgangssignals an den Generator (41) ansteuern.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die Zählung von geraden und ungeraden Datenbits im Tandembetrieb ein weiterer Zähler (22) mit Dekodierern (27, 30,31) und Kippschaltung (38) vorgesehen ist.