DE3234576C2 - Digitaler Phasenregelkreis zur Synchronisierung beim Empfang binärer Signale - Google Patents

Abstract

In Anlehnung an bekannte DPLL-Schaltungen (Digital Phase-locked loop), bestehend aus einem Zykluszähler (Z), einem Phasendetektor (ECPD), einem Vorwärts-/ Rückwärtszähler (VRZ) und einer dem Zykluszähler (Z) vorgeschalteten Steuerschaltung (I/D) zum Einfügen oder Ausblenden eines der Taktimpulse für den Zykluszähler, so daß dieser beschleunigt oder verzögert fortgeschaltet und dadurch eine Phasenkorrektur bewirkt wird, ist durch eine zusätzliche bistabile Kippstufe (BK) und eine neuartige Verknüpfung des Eingangs- und Ausgangswechselsignales (DAT und SYN-T) zur Ansteuerung des Vorwärts-/Rückwärtszählers (VRZ) signales (DAT und SYN-T) zur Ansteuerung des Vorwärts-/Rückwärtszählers (VRZ) die unmittelbare Auswertung von binären Datensignalen wechselnder Frequenz möglich, so daß mit einfachen Mitteln binäre Datensignale mit verschiedener Codierung unmittelbar ausgewertet werden können. (FIG. 1)

Description

Die Erfindung betrifft einen digitalen Phasenregelkreis, dem binäre Datensignale und Taktimpulse mit in der Regel konstanter Folgefrequenz zugeführt werden, bestehend aus einem Zykluszähler, der jeweils von einem konstanten Anfangswert bis zu einem konstanten Endwert durch die Taktimpulse zyklisch fortgeschaltet wird, aus einem Voi värts-/Rückwärtszähler, der durch eine Ansteuerschaitung abhängig von der Phasenbeziehung zwischen den Datensignalen und dem Ausgangswechselsignai des Phasenregelkreises vorwärts und/ oder rückwärts zählt und beim Über- bzw. Unterschreiten vorgegebener Zählerstände Steuerimpulse an eine dem Zykluszähler vorgeschaltete Steuerschaltung zur Einfügung eines zusätzlichen Taktimpulses bzw. zur Unterdrückung eines der Taktimpulse liefert, so daß der Zykluszähler beschleunigt oder verzögert fortgeschaltet wird.

Entsprechende Phasenregelkreise sind z. B. durch DE-AS 11 63 902. DE-PS 26 13 93" DE-AS 21 35 890 oder durch Texas Instruments Application Report. Bulletin SCA-206. Oktober 1981. Fig Z bekannt. Diese bekannten Regelkreise arbeiten trotz ihres weitgehend übereinstimmenden Aufbaus recht unterschiedlich.

So werden bei der Anordnung nach der DE-AS 11 63 902 jeweils die Summenergebnisse der Vorwärts- und Rückwärtszählung sowohl am Anfang als auch am Ende eines Datenimpulses, also die Summenergebnisse von zwei Zählperioden addiert und die Regelung davon abhängig gemacht, wobei bei einem festgestellten Phasenfehler sofort und proportion.)' der festgestellte Fehler korrigiert wird.

Bei der Anordnung nach der DE-PS 26 13 930 wird von jedem Datensignalimpuls jeweils nur ein Fort schalteimpuls für den VurwartS'/Ruckwartszahler abgeleitet. Diese Anordnung reagiert daher wesentlich langsamer auf festgestellte Phasenfehler und weist auch einen einfacheren Aufbau auf.

Der aus der DE-AS 21 35 890 bekannte Phasenregelkreis verwendet schließlich mindestens /wci Vorwärts-ZRückwärtszähler. von denen einer abhängig vom Vorzeichen des Datensignales während eineinhalb Perioden des erzeugten Datenlaktsignales oder Ausgangswechselsignales vorwärts oder rückwärts zählt und jeweils bei Erreichen eines Nullwertes einen Steuerimpuls liefert. Dieser Steuerimpuls stößt jeweils einen Taktgenerator an, der dann eine vorgegebene Anzahl von Taktimpulsen an den zweiten Vorwärts-ZRückwärtszähler liefert, wobei abhängig von der augenblicklichen Phasenlage der erzeugten Datentaktimpulse vorwärts

oder rückwärts gezählt wird. Abhängig von dem am Ende einer solchen Zählperiode jeweils erreichten Zählerstand wird dann im Falle einer notwendigen Korrektur ein Steuersignal erzeugt das entweder zum Einblenden oder Ausblenden eines Taktimpulses aus dem die Datentaktimpulse festlegenden Zählzyklus führt Wegen des eineinhalb Perioden des erzeugten Datentaktsignales umfassenden Zählzyklus für den ersten Vorwärts-/Rückwärtszähler sind in der Praxis zwei sich abwechselnde erste Vorwärts-ZRückwärtszähler erforderlich, was einen zusätzlichen Aufwand erfordert Außerdem ist für das Datensignal ein bipolares Datensignal erforderlich, so daß unipolare Datensignale erst umgewandelt werden müssen.

Der durch den Application-Report von Texas Instruments bekannte Phasenregelkreis in integrierter Schaltkreistechnik ist im Gegensatz zu den übrigen Anordnungen für den Empfang binärer Datensignale nur geeignet, wenn der Sendetakt an der Empfangsstelle zur

Vgj-fMiTtjticT ctght O£J5f aber gin «US (\ςη Πηίρη$ίσηίϊΙρπ

abgeleiteter Datentakt bereits vorliegt Bei ^odierverfahren und Signalzügen mit wechselnder Frequenz, wie sie 7- B. in Elektroniker, Nr. 5/1976, Seite EL 15, Bild 44. ersichtlich sind, ist diese Anordnung dagegen nicht geeignet

Aufgabe der Erfindung ist es daher, einen Phasenregelkreis zu schaffen, der unabhängig von der Art der binären Codierung einfach und einwandfrei arbeitet, die Verwendung vorhandener integrierter Bausteine ermöglicht und dadurch nur einen geringen Platzbedarf erfordert.

Ein diese Aufgabe erfüllender digitaler Phasenregelkreis ist ausgehend von Phasenregelkreisen der eingangs genannten Art gemäß der Erfindung gekennzeichnet durch eine gegenüber der höchsten Frequenz des binären Datensignals mindestens doppelt so große Frequenz des Ausgangswechselsignals mit fester Zuordnung des Beginns einer der beiden Halbperioden, z. B. Pause, des Ausgangswechselsignals zu einer synchronen bestimmenden Flanke, z. B. steigende Flanke, des binaren Datensignales und Speicherung des Vorzeichens der bei Eintreffen der bestimmenden Flanke des Datensignales vorliegenden Halbperiode zur Steuerung der Zählrichtung des Vorwärts-ZRückwärtszahlers und durch Freigabe des Vorwärts-/Rü\:kwärtszählers mit der jeweils folgenden Flanke, z. B. fallende Flanke, des binaren Datensignals bis zum Ablauf der gerade laufenden Periode des Ausgangswechselsignales. wobei beim Zusammentreffen der Fieigabe mit der einen Halbperiode in der einen und beim Zusammentreffen mit der anderen Halbperiode in der anderen Richtung gezählt wird, wobei das gespeicherte Vorzeichen jeweils angibt, ob zuerst vorwärts und gegebenenfalls mit dem Obergang in die andere Halbperiode der laufenden Periode rückwärts oder in umgekehrter Folge gezählt wird

Die F.rfindung geht dabei davon aus. daß bei den üblichen binären Datensignalen, wenn diese unverzerrt und mil dem Empfangstakt synchron sind, alle Flanken des Datensignals die gleiche Phasenlage gegenüber dem Ausgangswechselsignal aufweisen und daher jedesmal in gleicher Weise in der einen und in der anderen Richtung gezählt wird, so daß nach jeder Zählperiode der Vorwärts-/Rückwärtszähler den Ausgangszählstand wieder erreicht hai, gleichgültig, ob zunächst vorwärts und dann rückwärts oder ift umgekehrter Folge gezählt wird.

Besteht dagegen eine Phasenverschiebung, so verkürzt sich die Zählperiode und beschränkt sich je nach Ausmaß des Phasenfehlers auf einen Teil der einen Halbperiode zuzüglich der vollen anderen Halbperiode oder gar nur auf einen Teil einer Halbperiode, so daß sich während einer Zählperiode eine Verschiebung des Zählerstandes in der einen oder anderen Richtung ergibt, wobei das Überschreiten des vorgegebenen Grenzzählerstandes jeweils eine Teilkorrektur auslöst.

Der Phasenfehler kann dabei positiv oder negativ sein. Dies wird jeweils durch Speicherung des Vorzeichens der mit der bestimmenden Flanke des Daiensignales zusammenfallenden Halbperiode des Ausgangswechselsignales festgehalten und entsprechend die Zählrichtung während der einzelnen Halbperioden festgelegt so daß die ausgelösten Korrekturen jeweils zu einer Verringerung des festgestellten Phasenfehlers führen.

Die neue Anordnung gemäß der Erfindung ist daher unabhängig von dem Abstand zwischen der bestimmenden und der jeweils nachfolgenden F'^nke der einzelnen Impulse bzw. Pausen des Datensignsf.i-s. Sie erfordert im Vergleich zu den bekannten Anordnungen im wesentlichen nur eine Änderung der Ansteuerschaltung für den Vorwärts-/Rückwärtszähler.

Bei einer bevorzugten Ausführungsform der Erfindung besteht diese aus einer an sich bekannten Phasendetektorschaltung, die mit einer der Flanken der Datenimpulse jeweils ein Freigabesignal für den Vorwärts-/ Rückwärtszähler erzeugt das bis zur gleichartigen nachfolgenden Flanke des Ausgangswechselsignaies des Phasenregiers bestehen bleibt einer bistabilen Kippstufe, die mit der von der Phasendetektorschaltung jeweils nicht gewerteten Flanke der Datenimpulse getaktet wird und den jeweils gegebenen Signalzustand des Ausgangswechselsignales zwischenspeichert und einem exklusiven ODER-Glied, das das Ausgangssignal der Kippstufe und das Ausgangswechselsignal des Phasenregelkreises verknüpft und dessen Ausgzngssipnal die Zählrichtung des Vorwärts-Rückwärtszählers bestimmt. Gegenüber der bekannten Anordnung von Texas Instr jTients ist also nur eine bistabile Kippstufe als zusätzliches Bauelement erforderlich, um diese unmittelbar für die Auswertung von binären Datensignalen einsetzen zu können, so daß sich durch Verwendung der bereits vorhandenen Bauteile in integrierter Schaltkreistechnik ein wesentlich geringerer Platzbedarf gegenüber den anderen bekannten Anordnungen ergibt. Dabei können in gleich einfacher Weise durch entsprechende Wahl der Taktfrequenzen und der Zählkapazitäten der Zähler, insbesondere des Vorwärts /Rückwärts-Zählers, die jeweils gewünschten Empfangsbedingungen hergestellt werden.

Weitere Einzelheiten der Erfindung seien nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispieli -"!her erläutert. Im einzelnen zeigt

Fig. 1 das Blockschaltbild eines digitalen Phasenrtgelkreises gemäß der Erfindung und

Fig. 2 bis Fig. 3 Imulsdiagramme zur Erläuterung der Arbeitsweise oes Phasenregelkreises nach Fig. 1.
Das in Fig. 1 gezeigte Ausführungsbeispiel in Form eines Blockschaltbildes nimmt Bezug auf den DPLL-Baustein LS 297 von Texas Instruments, tier ein exklusives ODER-Glied EXOR, eine Phasendetektorschaltung ECPD, einen Vorwärts-ZRückwärtszähler VRZ und eine Steuerschaltung ///>zum Einfügen oder Ausblenden eines Taktimpulses umfaßt. Ergänzt wird dieser Baustein durch einen Zykluszähler Z und einen Inverter INVso wie durch die bistabile Kippstufe BK gemäß der Erfindung.

Die dem Baustein LS 297 zugeführten Taktimpulse T entsprechend hoher Folgefrequenz werden durch die als Teiler ausgebildete Steuerschaltung I/D im Verhältnis 1 :2 untersetzt, d. h. jeder zweite Taktimpuls Γ wird im Regelfall vorn Ausgang der Steuerschaltung l/D an den Zykluszähler Z weitergeleitet, der z. B. mit einem Zyklus von N Impulsen zählt und als Ausgangswechselsignal SYN-Tein periodisches Signal mit einer Impuls- und Pausenbreite von jeweils N/2 Zählimpulsperioden oder A/Taktimpulsperioden liefert.

Das Ausgangswechselsignal SYN-Tund das empfangene binäre Datensignal DATsieuern den Phasenregel kreis, in dem beide Signale von dem Phasendetektor ECPD und der bistabilen Kippstufe BK ausgewertet werden. Der Phasendetektor arbeitet z. B. in der Weise, daß eine Ausgangskippstufe mit einer fallenden Flanke des Ausgangswechselsignals S YN- fgesetzt und mit der Harciiiffrtl<T«3nHf>n fallpnHpn Planirr* Hpc On tprtcicrnalc ——. - -_o — w... .............. . ......... «.— _..._..„._o.

DA T wieder zurückgesetzt wird. Das dadurch gewonnene Signal wird mit dem Inverter INV invertiert und steuert die Freigabe des Vorwärts-/Rückwärtszählers über den Eingang EN. Die bistabile Kippstufe BK wird dagegen mit den steigenden Flanken des Datensignals D.4Fgetaktet und speichert das Vorzeichen der gerade wirksamen Halbperiode des Ausgangswechseisignals SYN-T. Das Ausgangssignal dieser bistabilen Kippstufe BD wird dann nochmals mit dem Ausgangswechselsignai SYN- T durch ein exklusives ODER-Glied EXOR verknüpft, das dai - als Richtungssignal die Zählrichtung des Vorwärts-/K tickwärtszählers am Eingang D/U während der Freigabe dieses Zählers festlegt. Der z. B. zyklisch arbeitende Vorwärts-/Rückwärtszähler hat z. B. eine Zählkapazität von 16 Zählschritten und wird z. B. ebenfalls von den Taktimpulsen T getaktet. Bei Überschreiten der Zählgrenze Null in der einen oder anderen Richtung wird ein Steuersignal — 1 bzw. + 1 für die Steuerschaltung l/D abgegeben, die dann einen zusätzlichen Taktimpuls freigibt, oder den nächsten Taktimpuls ausblendet, so daß die gerade anstehende HaIbpenode des Ausgangswechselsignals SYN-T um eine Taktperiode des Taktes T verlängert bzw. verkürzt wird.

Dieser Zusammenhang sei nachfolgend anhand der beiden Impulsdiagramme von Fig. 2 und Fig.3 näher erläutert. In beiden Diagrammen zeigt die oberste Zeile die von einem zentralen Taktgeber gelieferten Taktimpulse T. Darunter folgen die Zählimpulse am Ausgang I/D-OUTder Steuerschaltung I/D, das vom Zykluszähler Z gelieferte Ausgangswechselsignal SYN-T. das empfangene binär-- Datensignal DAT, das vom Phasendetektor ECPD gelieferte Ausgangssignal, das daraus resultierende Freigabesignal EN, der Setzzustand der bistabilen Kippstufe BK mit dem sich daraus ergebenden Richtungssignal D/U und schließlich der Zählverlauf des Vorwärts-/Rückwärtszählers VRZ mit dem abgeleiteten Steuersignal für die Steuerschaltung I/D.

Das Impulsdiagramm von F i g. 2 gilt für den einsynchronisierten Zustand, d. h. der Beginn einer Periode Tp des Ausgangswechselsignals SYN-Tiäih jeweils mit einer Flanke des Datensignals DA T zusammen und das Freigabesigna! EN für den Vorwärts-/Rückwärtszähler VRZ umfaßt jeweils eine volle Periode Tp des Ausgangswechselsignals SYN-T.

Das 7-ähIrichiijngssigna! D/U liefert daher, weil unmittelbar vom Aiispangswechselsignal SY/V-Tabgeieitct. /wci glcichlange /iihlbereiche für die eine Richtung und für die Gegenrichtung. In welcher Richtung zuerst gezählt wird, hängt vom Setzzustand der bistabilen Kippstufe BK ab. Ist sie gesetzt, so wird, wie dargestellt, während der ersten Halbperiode zuerst vorwärts und während der zweiten Halbperiode rückwärts gezählt. Ist sie nicht gesetzt, so wird in umgekehrter Reihenfolge gezählt. Bei nur geringen Phasenschwankungen wird daher unabhängig davon, ob die bistabile Kippstufe BK gesetzt ist oder nichl. jeweils in gleichem Umfange in beiden Richtungen gezählt, so daß am Ende einer jeden Zählperiode der Anfangszählerstand wieder erreicht ist. Beim gewählten Beispiel zählt der Vorwärts-Rückwärtszähler VRZ während der zweiten Halbperiode D/U vom Zählerstand 4 ausgehend zunächst ach! Schritte in Vorwärtsrichtung und während der nachfol genden negativen Halbperiode wieder acht Schritte zurück, so daß der Zählerstand 4 wieder erreicht wird, ohne daß die Zählgrenze Null in der einen oder anderen Richtung dabei überschritten wird. Eine Regelung erfolgt Hnhfr nirht

Voraussetzung für ein einwandfreies Arbeiten der Anordnung ist jedoch, daß die Frequenz des Ausgangswechsclsignales SYN-T ausreichend groß gegenüber der höchsten Frequenz des Datensignals DAT und gleich einem ganzzahligen Vielfachen dieser höchsten Frequenz und auch der übrigen Frequenzen des Datensignales ist. Denn nur dann ist sichergestellt, daß die Freigabe des Vorwärts-/Rückwärtszählers im einsynchronisic ^.en Zustand zwei volle Halbperioden andauern kann, bevor die nächste Flanke des Datensignals DA T eintrifft. Beim vorliegenden Beispiel nach F i g. 2 weist das Datensignal DA 7" zwei verschiedene Frequenzen auf. Es können aber je nach Codierungsschema und Zusammensetzung der zu übertragenden Daten viel mehr sein, wie die Übersicht in Bild 44 auf Seite EL 15 von Elektroniker Nr. 5/1976 zeigt

Abweichend von Fig.2 zeigt Fig. 3 ein Impulsdiagramm mit in der Phase um den Betrag F voreilendem Äusgangswechselsignal SYN-T. Entsprechend verkürzt sich die erste Halbperiode für das Zählen in der einen Richtung auf den Bereich P. so daß sich am Ende einer Zählperiode der Zählerstand des Vorwärts-Rückwärts Zählers VRZ gegenüber dem Anfangszählerstand verschoben hat, zum Beispiel von 6 über 4 auf 12. Abhängig vom vorgegebenen Zählvolumen des Vorwärts-/Rückwärtszählers VRZiührt das schließlich zum Überschreiten der Zählgrenze und damit zur Korrektur. Im vorliegenden Beispiel trifft dies für die zweite Zählperiode zu. Beim Schritt von 0 auf 1 wird mit dem Taktimpuls T2S daher ein Korrekturimpuls — 1 ausgelöst, der den normalerweise mit Takt Γ26 ausgelösten Zählimpuls unterdrückt und stattdessen mit dem Taktimpuls Ts.J die Zählimpulsfolge am Ausgang UD-OUT fortsetzt. Die fortlaufende Halbperiode des Ausgangswechselsignales SYN-Tv/'ιτά daher um eine Taktimpulsperiode entsprechend V verlängert und der nachfolgende Phasenfehler von F auf Fl verringert. In gleicher Weise könnte auch beim Schritt von der Zählstellung 15 auf 0 bereits die Korrektur ausgelöst werden.

Analoges gilt für nacheilende Verschiebungen des Ausgangswechselsignales SVTV-TmU dem Unterschied, daß ein zusätzlicher Impuls eingefügt wird und daher die laufende Halbperiode des Ausgangswechselsignales SYN-Tum eine Taktimpulsperiode verkürzt wird, wenn die Zählgrenze des Vorwärts-/Rückwärtszählers VRZ in der entgegengesetzten Richtung überschritten wird. Auf weitere Einzelheiten hierzu sei jedoch verzichtet, da diese bekannt und der Beschreibung zum Baustein LS der Texas Instruments entnehmbar ist

Bei den gezeigten Beispielen wurde angenommen.

daß jeweils mit einer steigenden Flanke des Datensignales DATiAs bestimmende Flanke das Vorzeichen der
laufenden Halbperiode des Ausgangswechselsignales
SVW-Tgcspeichert und die Zählperiode mit der jeweils !'

nachfolgenden fallenden Flanke begonnen wird. Selbst- 5 κ

verständlich kann auch die fallende Flanke des Datensignal^ DAT die bestimmende Flanke sein, so daß jeweils mit der nachfolgenden steigenden Flanke der
Zählvorgang eingeleitet wird.

10 Hierzu 3 Blatt Zeichnungen

20

25

30

35

45

50

55

eo

65

Claims (4)

Patentansprüche:

1. Digitaler Phasenregelkreis, dem binäre Datensignale und Taktimpulse mit in der Regel konstanter Folgefrequenz zugeführt werden, bestehend aus einem Zykluszähler, der jeweils von einem konstanten Anfangswert bis zu einem konstanten Endwert durch die Taktimpulse zyklisch fortgeschaltet wird, aus einem Vorwärts-/Rückwärtszähler, der durch eine Ansteuerschaltung abhängig von der Phasenbeziehung zwischen den Datensignalen und dem Ausgangswechselsignal des Phasenregelkreises vorwärts und/oder rückwärts zählt und bei Über- bzw. Unterschreiten vorgegebener Zählerstände Steuerimpulse an eine dem Zykluszähler vorgeschaltete Steuerschaltung zur Einfügung eines zusätzlichen Taktimpulses bzw. zur Unterdrückung eines der Taktimpuls !'efert, so daß der Zykluszähler beschleunigt oder verzögert fortgeschaltet wird, g e k e η η zeichnet durch eine gegenüber der höchsten Frequenz des binären Datensignales (DAT) mindestens doppelt so große Frequenz des Ausgangswechselsignales (SYN-T) mit fester Zuordnung des Beginns einer der beiden Halbperioden (z. B. Pause) des Ausgangswechselsignales iu einer synchronen bestimmenden Flanke (z. B. steigende Flanke) des binären Datensignales (DA T) und Speicherung des Vorzeichens der bei Eintreffen der bestimmenden Flanke des Ditensignalcs vorliegenden Halbperiode zur Steuerung der Zählrichtung des Vorwärts-/ Rückwärtszählers (VHZ) unc durch Freigabe des Vorwärts-ZRückwärtszäl.le'-s (VRZ) mit der jeweils folgenden Flanke (z. B. fallende lanke) des binären Datensignales (DAT) bis /um Ablauf der gerade laufenden Periode des Ausgangswechselsignales (SYN- T), wobei beim Zusammentreffen der Freigabe mit der einen Halbperiode in der einen Richtung und beim Zusammentreffen mit der anderen Halbperiode in der anderen Richtung gezählt wird und wobei das gespeicherte Vorzeichen jeweils angibt, ob zuerst vorwärts und gegebenenfalls mit dem Übergang in die andere Halbperiode der laufenden Periode rückwärts oder in umgekehrter Folge gezählt wird.

2. Digitaler Phasenregelkreis nach Anspruch l.gekennzeichnet durch eine Ansteuerschaltung, bestehend aus einer an sich bekannten Phasendetektorschaltung (ECPD). die mit einer der Flanken (z. B. der fallenden) des Datensignales (DAT) ein Freigabesignal für den Vorwärts/Rückwärtszähler (VRZ) erzeugt, das bis zur gleichartigen nachfolgenden Flanke des Ausgangswechselsignales (SYN-T) des Phasenreglers bestehen bleibt, aus einer bistabilen Kippstufe (BK), die mit der von der Phasendetektorsohaltung (ECPD) jeweils nicht gewerteten Flanke der Datensignale (DAT) getaktet wird und den jeweils gegebenen Signal/ustand des Ausgangswechseisignales (SYN-T) zwischengespeichert, und aus einem exklusiven ODFR Glied (EXOR). daß das Ausgangssignal der Kippstufe (BK) und das Ausgangswechselsignal (SYN-T) des Phasenregelkreises verknüpft und dessen Ausgangssignal die Zählrichtung des Vorwärts-/Rückwärtszählers (VRZ) bestimmt.

3. Digitaler Phasenregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dem Zykluszähler (Z) vorgeschaltete Steuerschaltung aus einem binären Teiler (I/D) besteht, der durch Taktimpulse (T) mit doppelter Taktimpulsfolgefrequenz gesteuert wird und bei dem durch die Steuersignale (+1 bzw. —1) des Vorwärts-/Rückwärtszählers (VRZ) das Teilerverhältnis vorübergehend erniedrigt oder erhöht wird.

4. Digitaler Phasenregelkreis nach einem der Ansprüche 1 bis 3, gekennzeichnet durch Verwendung des Bausteines SN 54/74 LS 297 der Firma Tixas Instruments, der aus einer Phasendetektorschaltung (ECPD), einem Vorwärts-ZRückwärtszähler (VRZ), einem exklusiven ODER-Glied (EXOR) und aus einem binären Teiler (l/D) besteht, in Verbindung mit einem Zykluszähler (Z), einem Inverter (INV) am Ausgang der Phasendetektorschaltung (ECPD) und einer bistabilen Kippstufe (BK).