DE2354072C3 - Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals - Google Patents
Schaltungsanordnung zur Regelang der Phasenlage eines TaktsignalsInfo
- Publication number
- DE2354072C3 DE2354072C3 DE2354072A DE2354072A DE2354072C3 DE 2354072 C3 DE2354072 C3 DE 2354072C3 DE 2354072 A DE2354072 A DE 2354072A DE 2354072 A DE2354072 A DE 2354072A DE 2354072 C3 DE2354072 C3 DE 2354072C3
- Authority
- DE
- Germany
- Prior art keywords
- signal
- clock
- divider
- frequency
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001105 regulatory effect Effects 0.000 claims description 10
- 101000618467 Hypocrea jecorina (strain ATCC 56765 / BCRC 32924 / NRRL 11460 / Rut C-30) Endo-1,4-beta-xylanase 2 Proteins 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000011084 recovery Methods 0.000 claims 2
- 102100028787 Tumor necrosis factor receptor superfamily member 11A Human genes 0.000 claims 1
- 101710178436 Tumor necrosis factor receptor superfamily member 11A Proteins 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000001629 suppression Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000005562 fading Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
weitere Exkliisiv-ODER-Gatter eine zweite Schaltstufe
derart angesteuert, daß die Polarität des Teilersignals immer dann nicht geändert wird, wenn ein Binärwechsei
des Binärsignals mit einem O-Wert des Taktsignals koinzidiert, wogegen die Polarität des Teilersignals
immer dann umgekehrt wird, wenn während eines Binärwertwechsels des Binärsignals ein 1-Wert des
Taktsignals auftritt Auf diese Weise wird die Phasenlage des Taktsignals entweder um eine halbe Periode
verzögert oder aber um eine halbe Periode vorverlegt.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, die durch Unterdrükken vor Impulsflanken eines Teilersignals oder durch
Hinzufügen von Impulsflanken zum Teilersignal die Phasenlage eines Taktsignals in Abhängigkeit von der
Phasenlage eines Binärsignals regelt und die mit einem vergleichsweise geringen technischen Aufwand verläßlich arbeitet.
Die der Erfindung zugrunde liegende Aufgabe wird dadurch gelöst, daß das Oszillatorsignal und das
Taktsignal einem ersten Exklusiv-ODER-Gatter zugeführt sind, dessen Ausgang an einen Takieingang einer
bistabilen Kippstufe angeschlossen ist, daß d? Binärsignal einem Setzeingang der Kippstufe zugeführt ist
und diese Kippstufe über ihren Ausgang ein Signal abgibt, das die erste — nach einem Binärwertwechsel
des Binärsignals auftretende — Impulsflanke am Takteingang signalisiert, daß das Oszillatorsignal dem
Frequenzteiler zugeführt ist, der eine Frequenzteilung im Verhältnis 2 :1 bewirkt und der über seinen Ausgang
das Teilersignal an einen Eingang eines zweiten Exklusiv-ODER-Gatters abgibt, daß der Ausgang der
Kippstufe an einen zweiten Eingang des zweiten Exklusiv-ODER-Gatters angeschlossen ist und daß der
Ausgang des zweiten Exklusiv-ODER-Gatters an den weiteren Frequenzteiler angeschlossen ist, von dessen
Ausgang das Taktsignal abgegeben wird.
Die erfindungsgemäße Schaltungsanordnung zeichnet sich durch relativ geringen technischen Aufwand
aus. weil sie nur aus zwei Exklusiv-ODER-Gattern, aus einer Kippstu'e und aus zwei Frequenzteilern besteht
und insbesondere der bei der bekannten Schaltungsanordnung vorgesehene erste Schalter, ferner die
ebenfalls dort vorgesehene erste Steuerstufe nicht erforderlich ist.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 1 bis 8 besc.irieben, wobei in
mehreren Figuren dargestellte gleiche Gegenstände mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigt
Fig. 1 ein Datenübertragungssystem in schematischer Darstellung,
F i g. 2 einige Teilersignale, die zur Gewinnung von
Taktsignalen verwendet werden.
Fig. 3 eine Schaltungsanordnung in prinzipieller Darstellung, mittels der die Phasenlage eines Tpktsignals änderbar ist,
F i g. 4 ein Ausführungsbeispiel einer auch in F i g. 1 schematisch dargestellten Synchronisiereinrichtung und
F i g. 5, 6, 7, 8 Signale, die beim Betrieb der in F i g. 4 dargestellten Synchronisiereinrichtung auftreten.
Das in F i g. 1 dargestellte Datenübertragungssystem besteht aus der Datenquelle DQ, aus dem Sender SE, aus
der Übertragungsstrecke ST, dem Empfänger EM, der Datensenke DS, ferner aus dem Oszillator OS, dem
Frequenzteiler FTl und der Synchronisiereinrichtung SY. Die Datenquelle DQ gibt das Signal A an den
Sender S£ab, wo ein Träger nach einem der bekannten Modulationsverfahren möbliert und über die Übertragungsstrecke .STzum Empfänger EM übertragen wird.
Im Empfänger EM erfolgt eine Demodulation, so daß wieder das Signal A rückgewonnen und der Da'.ensenke
DSzugeführt wird. Als Datensenke kann beispielsweise
ein Datensichtgerät oder ein Lochstreifenstanzer vorgesehen sein.
Unter Verwendung der Synchronisiereinrichtung SY wird ein Signal Tabgeleitet, mit dem die Datensenke DS
synchronisiert wird. Da sich im allgemeinen die
so Phasenlage des Signals A ändert, muß auch die
Phasenlage des Signals Tdauernd nachgeregelt werden. Das Signal T wird unter Verwendung von Frequenzteilern abgeleitet, wobei in ein Frequenzteilersignal
entweder zusätzliche Impulsflanken eingeblendet oder
vorhandene Impulsflanken unterdrückt werden, so daß
eine Phasenverschiebung des Signals T bewirkt wird.
teiler zugeführt, und mit dessen positiven Impulsflanken
wird der Frequenzteiler angesteuert. I»· iiesem Fall sind insgesamt vier positive Impulsflanken ivirfcsam, die zl
den Zeitpunkten fO, f4. (6 und IS auftreten.
Bekanntlich kann zwischen die beiden Impulse Ei und
£2 ein weiterer Impuls E5 eingeblendet werden, so daß
nunmehr ab dem Zeitpunkt 11 bis zum Zeitpunkt 110
insgesamt fünf positive Impulsflanken zur Verfugung stehen und eine Phasenverschiebung eines Teilersignah
bewirkt wird.
Wenn die Impulsfolgefrequenz des Signals E bereits
relativ hoch ist, dann ist es schwierig, einen Impuls £5 zwischen zwei bereits vorhandene Impulse £1 und £2
einzublenden. Diese Schwierigkeiten können dadurch umgangen werden, daß zwischen den Impulsen £1 und
£2 die Polarität des Signals £ umgekehrt wird, so daß sich das Signal H1 ergibt. Dieses Signal H1 hat nun fünf
positive Impulsflanken, die zu den Zeitpunkten r0. /3. / 5,17 und 19 auftreten. Da ab dem Zeitpunkt 11 bis zum
Zeitpunkt i4 nach Einblendung des Impulses £5
insgesamt vier Impulsflanken auftreten, wogegen beim
Signal H1 nur insgesamt drei Impulsflanken vorhanden
sind, kann das Signal H1 auch dann noch erzeugt
werden, wenn wegen der hohen Impulsfolgefrequenz des Signals £ eine Einblendung des Impulses £5
schwierig ist.
Wird die Polarität gleichzeitig mit einer Impulsflanke des Signals £ umgekehrt, dann werden die Impulsflanken, die zur Steuerung eines nachfolgenden Frequenzteilers herangezogen werden können, vermindert.
insgesamt vier positive Impulsflanken aufweist.
der Impulsflanken in das Signal £ eingeblendet und Flanken des Signal £ unterdrückt werde?, können.
Diese Schaltungsanordnung besteht im Prinzip aus dem Diskriminator D/5. dem Schalter SW, der Steuerstufe
SS, aus der Polaritätsumkehrstufe PU, dem ODER-Gat
ter GA und aus dei . Frequenzteiler FT. Der Schalter
SW kann zwei Schaltstellungen einnehmen, wobei entweder die Kontakte a und /coder die Kontakte a und
m leitend miteinander verbunden sind. Wenn der Schalter SW derart gesteuert wird, daß er ab dem
b'i Zeitpunkt /0 bis zum Zeitpunkt (3 die Kontakte a und
m leitend miteinander verbindet und ab dem Zeitpunkt (3 die Kontakte a und k leitend miteinander verbindet,
dann wird vom ODER-Gatter GA das Sienal H1 an den
Frequenzteiler FT abgegeben und das Signal 75 erzeugt. Die Polaritätsumkehrstufe PU kehrt in diesem
Fall die Polarität des über den Kanal KA 1 geleiteten Signals E ab dem Zeitpunkt 13 um.
Wenn die Schaltstufe SW derart gesteuert wird, daß sie ab dem Zeitpunkt /0 bis zum Zeitpunkt /4 die
Kontakte a, m an den Kanal KA 2 anschaltet, ab dem Zeitpunkt /4 die Kontakte a und k leitend miteinander
verbindet, dann ergibt sich das Signal H 2, das unter Verwendung des Frequenzteilers FT in das Signal T9
umgewandelt wird. Die Steuerstufe SS und der Schalter SW werden mit dem Diskriminatorsignal G gesteuert,
das mit dem Diskriminator D/Serzeugt wird.
Die Fig.4 zeigt ein Ausführungsbeispiel SYi der in
Fig 3 prinzipiell dargestellten Synchronisiereinrichlung SY. Diese besteht aus den beiden Exklusiv-ODER-Gattern
EX 1, EX2, ferner aus den beiden Frequenzteilern
FT2, FT und aus der Kippstufe KS. Die beiden CV < .,τ,Λ f7V>
„„
nur Atnn
wenn ihren F.ingängen ungleiche Signale zugeführt werden. Der Frequenzteiler FT2 bewirkt eine Frequenzteilung
im Verhältnis 2:1, und der Frequenzteiler FT3 bewirkt eine Frequenzteilung im Verhältnis 4 : I.
Die Kippstufe KS kann zwei stabile Zustände einnehmen und gibt während der Dauer ihres 0- bzw.
I -Zustandes ein 0- bzw. 1 -Signal über den Ausgang g ab.
Ein Übergang vom 0-Zustand in den 1-Zustand erfolgt immer dann, wenn am Eingang a ein 1 -Signal anliept und
am Eingang /eine negative Impulsflanke auftritt. Ein Übergang vom !-Zustand zum 0-Zustand erfolgt dann,
wenn am Eingang a ein 0-Signal anliegt und am Eingang /"eine negative Impulsflanke anliegt.
Die in Fig.4 dargestellte Synchronisiereinrichtung
SKI zeichnet sich durch geringen technischen Aufwand
aus, weil einerseits das Gatter EX 2 die Funktionen der in F i g. 3 dargestellten Schaltstufe SS, des Schalters SW,
der Polaritätsumkehrstufe PU und des Gatters GA erfüllt und weil andererseits das Gatter EX1 und die
Kippstufe KS in einfacher Weise den in F i g. 3 dargestellten Diskriminator DAS realisieren.
Die F i g. 5 zeigt dasJSignal A, das von dem in F i g. 1
dargestellten Empfänger EM empfangen wird. Die beiden Binärwerte des Signals A und anderer
Binärsignale sind mit den Bezugszeichen 0 und 1 gekennzeichnet. Die Daten werden mit dem Signal A im
Rahmen eines durch die Zeitpunkte /17, f33, /49 vorgegebenen Bitrasters übertragen. Beispielsweise
wird ab dem Zeitpunkt /17 bis zum Zeitpunkt /33 ein 1-Wert und ab dem Zeitpunkt /33 bis zum Zeitpunkt
/ 49 ein 0-Wert übertragen.
Das Signal Tdirnt zur Synchronisierung der in F i g. 1 dargestellten Datensenke DS und hat die richtige
Phasenlage, wenn die positive Impulsflanke Tl mit der positiven Impulsflanke A1 koinzidiert. Bei dieser
Phasenlage des Signals T liegen die negativen Impulsflanken T2 bzw. 74 jeweils in der Mitte des
vorgegebenen Bitrasters. Im Zuge der Übertragung kann das Signal A phasenmäßig gegenüber dem Signal
T verschoben werden, so daß sich die Signale A 2 bzw. A 4 ergeben, die in bezug auf das Signal Tvoreiien bzw.
nacheilen. Die Synchronisiereinrichtung SY hat die Aufgabe, in Abhängigkeit von den sich ändernden
Flanken der Signale A 2, A 4 die Phasenlage des Signals
T derart einzuregeln, daß dessen Impulsflanke T2 wieder in der Mitte der Impulse der Signale A 2 und A 4
liegt. Im geregelten Zustand koinzidiert dann die Impulsflanke Ti mit der Impulsflanke A 3 bzw. mit der
Impulsflanke A 5.
Im folgenden wird die Wirkungsweise der in Fig. 4
dargestellten Synchronisiereinrichtung SY1 anhand der
in den Fi g. 6,7 und 8 dargestellten Signale erläutert. Mit
F i g. 6 wird zunächst vorausgesetzt, daß das Signal Tdie richtige Phasenlage in bezug auf das Signal A einnimmt.
Die F i g. 6, 7 und 8 zeigen die teilweise auch in F i g. 5 dargestellten Signale in vergrößertem Maßstab.
Mit dem in Fig.4 dargestellten Oszillator OS wird
das Signal Ban den Frequenzteiler FTl abgegeben, und
von diesem wird durch Frequenzteilung das Signal C gewonnen, aus dem mit dem weiteren Frequenzteiler
FT2 das Signal fabgeleitet wird. Das Gatter EX 1 läßt
mit T=O das Signal C ungehindert hindurch und kehrt die Polarität des Signals C'mit T= I um. Auf diese Weise
entsteht das Signal F, dessen Polarität zwischen den Zeitpunkten 117 und /27 bzw. /34 und /41 umgekehrt
ist gegenüber der Polarität des Signals C.
Das Signal G ist vom Signal A und vom Signa! F
.,i,i,;i„,.;„ Zurr; Zsii^urik! ,'!9 v.ird '",:'. /\—\ ur.d der
negativen Impulsflanke des Signals Fdas Signal G=I abgegeben. Ab dem Zeitpunkt /34 wird mit A = O und
mit der negativen Flanke des Signals Fdas Signal G = O abgegeben. In Abhängigkeit vom Signal G wird die
Polarität des Signals Ezu dun Zeitpunkten /19 und /34 umgekehrt, so daß das Signal //gebildet wird. Ab dem
Zeitpunkt /17 wird mit der zweiten negativen Impulsflanke des Signals H zum Zeitpunkt /27 die
Flanke 7 2 gebildet. Ab dem Zeitpunkt / 27 wird mit der zweiten negativen Flanke des Signals H die Flanke Γ3
gebildet und ab dem Zeitpunkt / 34 wird mit der zweiten negativen Flanke des Signals H die Flanke Γ4 gebildet.
Die Flanke 72 sollte bereits zum Zeitpunkt /25 auftreten und die Flanke 73 zum Zeitpunkt / 33. Mit der
Flanke 74 wird jedoch diese Phasenverschiebung kompensiert, so daß die zur Zeit /41 auftretende Flanke
74 genau zu dem Zeitpunkt auftritt, wie sie gemäß F i g. 5 auftreten soll.
Mit Fig.7 wird angenommen, daß anstelle des Signals A das Signal A 2 empfangen wird, das
gegenüber dem Signal 7voreilt. Hinsichtlich der Signale B, Cund F. hat sich nichts geändert. Vom Frequenzteiler
FTwird nun das Signal 75 mit den Flanken 76, 77, 78 abgegeben, und damit wird die Polarität des Signals Fl
umgekehrt. In Abhängigkeit vom Signal Fl und vom Signal A 2 wird das Signal G1 abgeleitet. In
Abhängigkeit vom Signal G1 und vom Signal E wird
das Signal A/l abgeleitet, aus dem wieder durch Frequenzteilung das Signal 75 gewonnen wird. Durch
die Nachregelung der Phase wurde die Flanke 78 an die Flanke A 3 angenähert.
Die F i g. 8 bezieht sich auf den Fall, daß das Signal A 4 verzögert auftritt gegenüber dem Signal A. Die
Signale B, C und E werden wie bereits beschrieben abgeleitet. Das Signal F2 ergibt sich aus den Signalen
79 und C, wobei mit den Impulsflanken 710, 711, 712 die Polarität des Signals Cgeändert und das Signal F2
abgegeben wird. In Abhängigkeit vom Signal A 4 und vom Signal F2 wird das Signal G 2 abgegeben, das
zusammen mit dem Signal fdas Signal H 2 auslöst Es wird wieder angenommen, daß zum Zeitpunkt /17 eine
Flanke des Signals 79 auftritt Nach zwei negativen Impulsflanken des Signals H2 ergibt sich die Flanke
711 und nach weiteren zwei negativen Impulsflanken ergibt sich die Flanke 712. Während die Flanke 710
noch sehr wesentlich gegenüber der Flanke A 5 voreilt, ist die Flanke 711 bereits gegen die zur Zeit /29
auftretende Mitte des Signals A 4 angenähert.
Hierzu 5 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schaltungsanordnung zur Regelung der Phasenlage eines Taktsignals in Abhängigkeit von der Phasenlage eines Binärsignals, wobei mit Hilfe eines Oszillators ein Oszillatorsignal erzeugt wird, aus dem mit einem Frequenzteiler ein Teilersignal gewonnen wird, wobei mit Hilfe des Teilersignals und mit Hilfe eines weiteren Frequenzteilers das Taktsignal abgeleitet wird und wobei durch Unterdrückung von Impulsflanken des Teilersignals oder durch Hinzufügen von Impulsflanken zum Teilersignal die Phasenlage des Taktsignals geregelt wird, dadurch gekennzeichnet, daß das Oszillatorsignal (C) und das Taktsignal (T) einem ersten Exklusiv-ODER-Gatter (EXi) zugeführt sind, dessen Ausgang an einen Takteingang (f) einer bistabilen Kippstufe (KS) angeschlossen ist, daß das Binärsignal (A) einem Setzeingang (a)der Kippstufe (KS) zugefO^rt ist und diese Kippstufe (KS) über ihren Ausgang (g) ein Signal (G) abgibt, das die erste — nach einem Binärwechsel des Binärsignals (A) auftretende — Impulsflanke am Takteingang (f) signalisiert, daß das Oszillatorsignal (C) dem Frequenzteiler (FT2) zugeführt ist, der eine Frequenzteilung im Verhältnis 2 :1 bewirkt und der über seinen Ausgang das Teilersignal (E) an einen Eingang eines zweiten Exklusiv-ODFR-Ciatters (EX 2) abgibt, daß der Ausgang (g) der Kippstufe (KS) an einen zweiten Eingang des zweiten Exklusiv-ODER-Gatters (EX 2) angeschlossen ist und daß der Ausgang des zweiten Exklusiv-ODER-Gatters (EX 2) an den v/eitere . Frequenzteiler (FT) angeschlossen ist, von dss^en Ausgang das Taktsignal ^abgegeben wird (F \gj .Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Regelung der Phasenlage eines Taktsignals in Abhängigkeit von der Phasenlage eines Binärsignals, wobei mit Hilfe eines Oszillators ein Oszillatorsignal erzeugt wird, aus dem mit einem Frequenzteiler ein Teilersignal gewonnen wird, wobei mit Hilfe des Teilersignals und mit Hilfe eines weiteren Frequenzteilers das Taktsignal abgeleitet wird und wobei durch Unterdrückung von Impulsflanken des Teilersignals oder durch Hinzufügen von Impulsflanken zum Teilersignal die Phasenlage des Taktsignals geregelt wird. Mit dem Binärsignal können beispielsweise Daten im Rahmen eines Bitrasters übertragen werden, wobei empfangsseitig mit Hilfe des Taktsignals ein Datenendgerät synchronisiert wird.Bekanntlich wird zur Erzeugung eines Taktsignals in vielen Fällen unter Verwendung eines Oszillators ein Oszillatorsignal erzeugt, und daraus wird durch Frequenzteilung ein Teilersignal abgeleitet, aus dem in weiterer Folge das Taktsignal gewonnen wird. Wenn die Phasenlage des Täktsignäls geändert werden soll, dann kann dies bekanntlich durch Einfügung von Impulsen zwischen die Impulse des Teilersignals bewirkt werden. Wenn ein Teilersignal hoher Impulsfolgefrequenz verwendet werden muß, ist es schwierig, zwischen die einzelnen Impulse des Teilersignals weitere Impulse einzufügen.Die DE-PS 22 57 993 bezieht sich auf ein Verfahren zur Erzeugung eines geregelten Taktes der Frequenz Γε aus einem höherfrequenten Hilfstakt /"« und einem empfangenen Takt der Frequenz fs für nicht ganzzahlige Verhältnisse von /V und 4 bei dem in Abhängigkeit von einem Korrektursignal, das aus dem Phasenvergleich zwischen dem Hilfstakt und dem empfangenen Takt gewonnen wird, einzelne Impulse des höherfrequenten Hilfstaktes aus- bzw. eingeblendet werden und aus demίο so entstandenen korrigierten Takt durch einfache Frequenzteilung der geregelte Takt abgeleitet wird, insbesondere für die empfangsseitige Taktrückgewinnung von mehreren, sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßten Zeitvielfachsyste men.Dieses Verfahren ist dadurch gekennzeichnet, daß die Frequenz des höherfrequenten Hilfstaktes /« um einen konstanten Betrag verschieden von einem ganzzahligen Vielfachen der Frequenz /Έ gewählt wird, so daß auch bei Sollfrequenz der Generatoren für den empfangenen Takt und den höherfrequenten Hilfstakt eine bestimmte Anzahl von Impulsen des höherfrequenten Hilfstaktes je nach der Richtung der vorgegebenen Frequenzabweichung entweder ausgeblendet oder eingeblendet werden müssen, um danach durch Frequenzteilung den geregelten Takt der Frequenz fEzu erhalten.Dieses Verfahren ist außerdem dadurch gekennzeichnet, daß zur empfang sseitigen Taktrückgewinnung von mehreren sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßten Zeitvielfachsystemen das Korrektursignal aus einem Phasenvergleich mit dem empfangenen Multipiextakt fs gewonnen wird und daß zur Trennung des Phasenvergleichs von der Korrektur neben den beiden für den Phasenvergleich vorgesehe nen Torschaltungen ein Flipflop verwendet wird, der das Ergebnis des Phasen vergleichs speichert.Die US-Patentschrift 37 55 748 betrifft eine Schaltungsanordnung zur Regelung der Phasenlage eines Taktsignals in Abhängigkeit von der Phasenlage eines Binärsignals. Dabei wird mit Hilfe cnes Oszillators ein Oszillatorsignal erzeugt und einerseits über einen Inverter und andererseits direkt je einem Kontakt eines ersten Schalters zugeführt, der mit Hilfe einer ersten Steuerstufe, bestehend aus mehreren Flipflops gesteuert wird. Dieser ersten Steuerstufe wird einerseits ein Binärsignal und andererseits das Oszillatorsignal zugeführt. Damit wird der erste Schalter derart gesteuert, daß die Polarität des Oszillatorsignals immer dann umgekehrt wird, wenn eine Flanke dieses Signals mit einer Flanke des Binärsignals koinzidiert. Auf diese Weise wird vom ersten Schalter ein phasenverschobenes Oszillatorsignal abgegeben, dessen Impulsflanken nach Auftreten eines Binärwertwechsels des Binärsignals um eine halbe Periodendauer zurückversetzt sind. Das phasenverschobene Oszillatorsignal wird einem Frequenzteiler zugeführt, der mit einem Teilungsverhältnis von 2 :1 arbeitet und über seinen Ausgang ein Teilersignal abgibt, dessen Rechteckimpulse immer dann breiter sind als die übrigen, wenn gleichzeitig ein Binärwechsel des Binärsignals aufgetreten ist. Das Teilersignal wird einerseits direkt und andererseits über einen weiteren Inverter einem zweiten Schalter, bestehend aus einem Exklusiv-ODER-Gatter, zugeführt, das mit Hilfe einer zweiten Schaltstufe gesteuert wird.Dabei ist der Ausgang des zweiten Schalters an einen weiteren Frequenzteiler angeschlossen, über dessen Ausgang ein Taktsignal abgegeben wird. Mit diesem Taktsignal und mit dem Oszillatorsignal wird über zwei
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2354072A DE2354072C3 (de) | 1973-10-29 | 1973-10-29 | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals |
GB3752674A GB1472180A (en) | 1973-10-29 | 1974-08-28 | Synchronising devices |
CH1296774A CH578287A5 (de) | 1973-10-29 | 1974-09-25 | |
AT779274A AT332461B (de) | 1973-10-29 | 1974-09-27 | Schaltungsanordnung zur regelung der phasenlage eines taktsignals |
NL7413488A NL7413488A (nl) | 1973-10-29 | 1974-10-14 | Schakelinrichting voor de regeling van de fasenpositie van een klokpulssignaal. |
SE7413334A SE395995B (sv) | 1973-10-29 | 1974-10-23 | Kopplingsanordning for reglering av fasleget for en taktsignal |
IT28833/74A IT1025230B (it) | 1973-10-29 | 1974-10-28 | Disposizione circlitale per regola re la fase di un segnale di temporizzazione |
DK561474A DK561474A (de) | 1973-10-29 | 1974-10-28 | |
FR7435998A FR2249497B1 (de) | 1973-10-29 | 1974-10-28 | |
US518813A US3930203A (en) | 1973-10-29 | 1974-10-29 | Circuit arrangement for adjusting the phase state of a timing signal |
JP49124804A JPS594908B2 (ja) | 1973-10-29 | 1974-10-29 | タイミング信号の位相位置の調整装置 |
BE149978A BE821597A (fr) | 1973-10-29 | 1974-10-29 | Installation pour regler la position de phase d'un signal de cadence |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2354072A DE2354072C3 (de) | 1973-10-29 | 1973-10-29 | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2354072A1 DE2354072A1 (de) | 1975-05-07 |
DE2354072B2 DE2354072B2 (de) | 1978-08-10 |
DE2354072C3 true DE2354072C3 (de) | 1979-04-05 |
Family
ID=5896696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2354072A Expired DE2354072C3 (de) | 1973-10-29 | 1973-10-29 | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals |
Country Status (12)
Country | Link |
---|---|
US (1) | US3930203A (de) |
JP (1) | JPS594908B2 (de) |
AT (1) | AT332461B (de) |
BE (1) | BE821597A (de) |
CH (1) | CH578287A5 (de) |
DE (1) | DE2354072C3 (de) |
DK (1) | DK561474A (de) |
FR (1) | FR2249497B1 (de) |
GB (1) | GB1472180A (de) |
IT (1) | IT1025230B (de) |
NL (1) | NL7413488A (de) |
SE (1) | SE395995B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4043438A (en) * | 1976-04-27 | 1977-08-23 | Litton Business Systems, Inc. | Printing control circuit |
DE2924922A1 (de) * | 1979-06-20 | 1981-01-22 | Siemens Ag | Verfahren und schaltungsanordnung zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen |
DE2943865B2 (de) * | 1979-10-30 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung |
US6246729B1 (en) | 1998-09-08 | 2001-06-12 | Northrop Grumman Corporation | Method and apparatus for decoding a phase encoded data signal |
CN104825120A (zh) * | 2015-05-08 | 2015-08-12 | 南京微创医学科技有限公司 | Oct内窥扫描成像系统中使用的光学时钟信号发生系统和方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1935445B2 (de) * | 1969-07-12 | 1972-03-16 | Fernseh GmbH, 6100 D arm Stadt | Schaltungsanordnung zur einstellung der phasenlage einer wechselspannung |
US3585298A (en) * | 1969-12-30 | 1971-06-15 | Ibm | Timing recovery circuit with two speed phase correction |
US3851101A (en) * | 1974-03-04 | 1974-11-26 | Motorola Inc | Adaptive phase synchronizer |
-
1973
- 1973-10-29 DE DE2354072A patent/DE2354072C3/de not_active Expired
-
1974
- 1974-08-28 GB GB3752674A patent/GB1472180A/en not_active Expired
- 1974-09-25 CH CH1296774A patent/CH578287A5/xx not_active IP Right Cessation
- 1974-09-27 AT AT779274A patent/AT332461B/de not_active IP Right Cessation
- 1974-10-14 NL NL7413488A patent/NL7413488A/xx not_active Application Discontinuation
- 1974-10-23 SE SE7413334A patent/SE395995B/xx unknown
- 1974-10-28 IT IT28833/74A patent/IT1025230B/it active
- 1974-10-28 DK DK561474A patent/DK561474A/da not_active Application Discontinuation
- 1974-10-28 FR FR7435998A patent/FR2249497B1/fr not_active Expired
- 1974-10-29 US US518813A patent/US3930203A/en not_active Expired - Lifetime
- 1974-10-29 JP JP49124804A patent/JPS594908B2/ja not_active Expired
- 1974-10-29 BE BE149978A patent/BE821597A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB1472180A (en) | 1977-05-04 |
CH578287A5 (de) | 1976-07-30 |
FR2249497A1 (de) | 1975-05-23 |
DE2354072B2 (de) | 1978-08-10 |
ATA779274A (de) | 1976-01-15 |
NL7413488A (nl) | 1975-05-02 |
DK561474A (de) | 1975-06-30 |
FR2249497B1 (de) | 1977-10-28 |
SE7413334L (de) | 1975-04-30 |
US3930203A (en) | 1975-12-30 |
SE395995B (sv) | 1977-08-29 |
BE821597A (fr) | 1975-04-29 |
IT1025230B (it) | 1978-08-10 |
JPS5075710A (de) | 1975-06-21 |
JPS594908B2 (ja) | 1984-02-01 |
AT332461B (de) | 1976-09-27 |
DE2354072A1 (de) | 1975-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2548265C3 (de) | Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl | |
DE2121405A1 (de) | Synchronisationseinrichtung für digitale Datensignale | |
DE2734421A1 (de) | Miller-kode-dekodierer | |
DE2354072C3 (de) | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals | |
DE2905395A1 (de) | Digitaler frequenzumsetzer | |
DE2531470C3 (de) | Tonfrequenz-Überlagerungs-System | |
DE2141887A1 (de) | Phasensynchronisiersystem | |
DE1254176B (de) | Verfahren zum Konditionieren von binaeren Informationssignalen fuer UEbertragungszwecke | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE2134021C3 (de) | Übertragungssystem für Informationsübertragung bei sehr niedrigen Signal-Rauschverhältnissen | |
DE2603524C3 (de) | System zur zweiseitigen Informationsübertragung | |
DE2354103A1 (de) | Schaltungsanordnung zur regelung der phasenlage eines taktsignals | |
EP0141946A2 (de) | Schaltungsanordnung zum Synchronisieren der Flanken von Binärsignalen mit einem Takt | |
DE2641547C2 (de) | Verfahren zur Übernahme von PCM Informationen | |
DE2106172C3 (de) | Digitales Synchronmodem | |
DE3234576A1 (de) | Digitaler phasenregelkreis zur synchronisierung beim empfang binaerer signale | |
DE2051940A1 (de) | Selbsttätiger Baud Synchronisierer | |
DE3042761C2 (de) | Schaltungsanordnung zur Gewinnung einer elektrischenBezugstakt-Impulsfolge für die Dekodierung einer von einem Aufzeichnungsträger gelesenen und auf diesem aufgezeichneten Mehrlängenschrift | |
DE3130482A1 (de) | Verfahren zur rueckgewinnung des bei einem datenuebertragunssystem empfangsseitig benoetigten taktes und vorrichtung zur durchfuehrung des verfahrens | |
DE2729663C3 (de) | Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem | |
DE3625589C2 (de) | ||
DE2847833A1 (de) | Pulskodemodulationssystem | |
DE2734485C2 (de) | Anordnung zur Signalverarbeitung von Soll- und Istwertimpulsen vor einem Sollwert- und Differenzzähler eines Positionierungssystems | |
DE102004007239B4 (de) | Schnittstellenvorrichtung und Verfahren zur Datenrückgewinnung und Synchronisation | |
DE1937646C (de) | Schaltungsanordnung zur Übertragung von binären Informationsworten, bei der in einer Empfangseinrichtung Taktsignale mit den ankommenden binären Signalen synchronisiert werden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |