DE2729663C3 - Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem - Google Patents
Synchronisierschaltung für ein Zeitmultiplex-DatenübertragungssystemInfo
- Publication number
- DE2729663C3 DE2729663C3 DE2729663A DE2729663A DE2729663C3 DE 2729663 C3 DE2729663 C3 DE 2729663C3 DE 2729663 A DE2729663 A DE 2729663A DE 2729663 A DE2729663 A DE 2729663A DE 2729663 C3 DE2729663 C3 DE 2729663C3
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- comparator
- counter
- pulse pattern
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000033764 rhythmic process Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0611—PN codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung bezieht sich auf eine Synchronisierschaltung für ein digitales Zeitmultiplex-Datenüberlragungssystem
mit einem sendeseitigen Pseudozufallsgenerator, bestehend aus einem rückgekoppelten
n-stufigen Schieberegister für die Erzeugung eines die Synchronisierinformation darstellenden periodischen
Impulsmusters mit der Periodenlänge 2"-' und einem empfangsseitigen η-stufigen Schieberegister, in Verbindung
mit einem Vergleicher zum Erkennen des von der Sendeseite zur Empfangsseite hin übertragenen Impulsmasters
in normaler und auch in invertierter Form.
Bei Zeitmultiplex-Datenübertragungssystemen für die Übertragung digitaler Signale, beispielsweise bei mit
Deltamodulation arbeitenden Nachrichtenübertragungssystemen, ist es erforderlich, von der Sendeseite
ίο zur Empfangsseite eine die empfangsseitige Aufteilung
der Kanäle ermöglichende Rahmeninformation zu übertragen. Zur schnellen Synchronisierung kann dabei
als Synchronisierinformation die Impulsfolge eines Pseudozufallsgenerators benutzt werden, der in der
Regel aus einem rückgekoppelten Schieberegister besteht Rückgekoppelte Schieberegister dieser Art sind
beispielsweise in der Zeitschrift »Frequenz«, 24. Jahrg.,
1970, Heft 8, Seiten 230 bis 234, beschrieben. Die Synchronisierinformation wird in einem der Kanäle des
Zeitmultiplex-Nachrichtenübertragungssystems zur
Empfangsseite übertragen und dort für die Synchronisierung des empfangsseitigen Kanalverteilers ausgewertet
Wesentlicher Bestandteil der das ankommende Impulsmuster auswertenden Erkennungsschaltung ist
ein aem Schieberegister des sendeseitigen Pseudozufallsgenerators entsprechendes Schieberegister, dessen
Rückkopplungszweig jedoch nicht geschlossen ist, sondern mit einem Vergleicher zusammenarbeitet.
BeiZeitmultiplex-Nachrichtenübertragungssystemen, die mit Verschlüsselung arbeiten, wie das beispielsweise im militärischen Bereich der Fall ist, ist es erforderlich, bei Ausfall des Synchronismus in einer der beiden Übertragungsrichtungen, der Gegenstelle diesen Synchronismusausfall mitzuteilen. Dies kann, wie das bei der im Dokument EUROCOM D/l, März 1972, Change 4 vom 1. 4. 74, Seiten B2-1 bis B2-4, angegebenen Synchronisierschaltung der Fall ist, durch die Übertragung des invertierten Impulsmusters erfolgen. Wie die Praxis zeigt, ergeben sich bei dieser bekannten Synchronisierschaltung Schwierigkeiten insbesondere dadurch, daß bei Auftreten von Einzelbitfehlern im Übertragungsweg in der empfangsseitigen Erkennungsschaltung eine Fehlervervielfachung vom Faktor 3 auftritt. Diese Fehlervervielfachung erschwert die Durchführung des Synchronisiervorgangs und ist nachteilig bei der nachfolgenden Überwachung des Synchronismus.
BeiZeitmultiplex-Nachrichtenübertragungssystemen, die mit Verschlüsselung arbeiten, wie das beispielsweise im militärischen Bereich der Fall ist, ist es erforderlich, bei Ausfall des Synchronismus in einer der beiden Übertragungsrichtungen, der Gegenstelle diesen Synchronismusausfall mitzuteilen. Dies kann, wie das bei der im Dokument EUROCOM D/l, März 1972, Change 4 vom 1. 4. 74, Seiten B2-1 bis B2-4, angegebenen Synchronisierschaltung der Fall ist, durch die Übertragung des invertierten Impulsmusters erfolgen. Wie die Praxis zeigt, ergeben sich bei dieser bekannten Synchronisierschaltung Schwierigkeiten insbesondere dadurch, daß bei Auftreten von Einzelbitfehlern im Übertragungsweg in der empfangsseitigen Erkennungsschaltung eine Fehlervervielfachung vom Faktor 3 auftritt. Diese Fehlervervielfachung erschwert die Durchführung des Synchronisiervorgangs und ist nachteilig bei der nachfolgenden Überwachung des Synchronismus.
Der Erfindung liegt die Aufgabe zugrunde, für eine Synchronisierschaltung der einleitend beschriebenen
so Art, bei der die empfangsseitige Erkennungsschaltung das ankommende, die Synchronisierinformation darstellende
Impulsmuster sowohl in der Normallage als auch in der invertierten Lage verarbeiten können muß, eine
weitere Lösung anzugeben, die die unerwünschte Fehlervervielfachung bei Auftreten von Bitfehlern auf
dem Übertragungsweg vermeidet.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß das empfangsseitige n-stufige Schieberegister
über einen von einem Füllungszähler gesteuerten ersten Umschalter wahlweise für den Empfang des
übertragenen Impulsmusters, oder durch Schließen einer Rückkopplungsschleife, zur Erzeugung eines mit
dem von der Sendeseite übertragenen identischen Inipulsmusters aktivierbar ist, daß ferner die Rückkopplungsschleife
einen vom Vergleicher über eine Invertersteuerung mittels eines zweiten Umschalters ein- und
ausschaltbaren Inverter aufweist und daß bei Durchführung eines Synchronisiervorgangs zunächst in das
Schieberegister π kanalbezogene Bits des ankommenden
Signals einspeicherbar sind und anschließend mittels des Vergleichers das ankommende (n+1)-te Bit
durch Vergleich mit dem im Rückkopplungszweig des Schieberegisters gebildeten (n+ l)-ten Bit für einen Ein-
oder Ausschaltvorgang des Inverters auswertbar ist und daß weiterhin noch in dem durch das (n+l)-te Bit
gegebenen Zeitabschnitt durch einen Steuerbefehl des Füllungszählers über den ersten Umschalter die
Rückkopp!ungsschleife des Schieberegisters schließbar
ist.
Der Erfindung liegt die Erkenntnis zugrunde, daß sich Fehler bei der Übertragung des Impulsmusters in ihrer
Auswirkung auf die empfangsseitige Erkennungsschaltung wesentlich dadurch vermindern lassen, daß das
empfangsseitige Schieberegister als von dem ankommenden Impulsmuster setzbarer Pseudozufallsgenerator
ausgebildet ist, der in Verbindung mit den in seinem Rückkopplungszweig vorgesehenen besonderen Maßnahmen
in der Lage ist, ein dem ankommenden Impulsmuster gleiches oder dazu inverses Impulsmuster
zu erzeugen, wobei zunächst einmal erst erkannt werden muß, in welcher Lage dieses Impulsmuster, also
in der Normallage oder in der invertierten Lage, am Empfängereingang auftritt
Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Synchronisierschaltung wird der Synchronismus
über den Ausgang des Vergleichen von einem Fehlerzähler mit vorgeschaltetem Flankendetektor
überwacht, der bei Feststellen von fehlendem Synchronismus einen Impuls an den Steuereingang
einer Einrichtung zur Kanalweiterschaltung und gegebenenfalls über die Einrichtung zur Kanalweiterschaltung
an den Rückstelleingang des Füllungszählers sowie des Fehlerzählers und den Stelleingang der Invertersteuerung
abgibt
Bei einer weiteren bevorzugten Ausführungsform, bei der das Schieberegister η=vier Stufen aufweist, ist die
Rückkopplung des vierstufigen Schieberegisters über einen mit seinen beiden Eingängen an die letzte und
vorletzte Stufe angeschalteten Modulo-2-Addierer vorgenommen. Auf diese Weise ist sichergestellt, daß
nach Übergang des ankommenden Impulsmusters von Normallage in die hierzu invertierte Lage oder
umgekehrt in der Erkennungsschaltung kein Einzelfehlerbit auftreten kann.
Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels soll die Erfindung in· folgenden
noch näher erläutert werden. In der Zeichnung bedeuten.
F i g. 1 das Blockschaltbild der Empfangsseite der Synchronisierschaltung nach der Erfindung,
F i g. 2 ein nähere Einzelheiten aufweisendes Schaltbild der Invertersteuerung nach F i g. 1.
Der für die Erfindung wesentliche Teil der empfangsseitigen Synchronisierschaltung ist strichpunktiert umrandet
Er weist das Schieberegister SR auf, dessen Takteingang der Kanaltakt KT zugeführt wird und
dessen Signaleingang das ein binäres multiplexes Nutzsignal darstellende Signal Sig über den von einer
bistabilen Kippstufe FF gebildeten Selektierspeicher und den Umschalter Ui zugeführt wird. Das Schieberegister
SR ist, wie Fig;. 1 andeutet, als vierstufiges
Schieberegister ausgeführt, an dessen letzte und vorletzte Stufe die beiden Eingänge des Modulo-2-Addierers
MA angeschaltet sind. Der Modulo-2-Addierer MA stellt zusammen mit der Schalteinrichtung S,
bestehend aus dem über den zweiten Umschalter i/2 ein- und ausschaltbaren Inverter / und den ersten
Umschalter t/l den Rückkopplungszweig des Schieberegisters dar. Der Umschalter i/2 für die Ein- und
Ausschaltung des Inverters / v-ird von der Invertersteuerung IS über den Anschluß 5 gesteuert Weiter ist
der Füllungszähler Fü-Z vorgesehen, der sowohl über den Anschluß 2 mit der Invertersteuerung IS zusammenwirkt,
als auch den Umschalter U 1 steuert In der angegebenen Stellung des Umschalters U1, in dem das
Signal Sig über die bistabile Kippstufe FF am Signaleingang des Schieberegisters SR anliegt wird
dieses Signal gleichzeitig einem Eingang der Dauersignalerkennung DE zugeführt, die eine logische
Schaltung darstellt und auch mit den einzelnen Schieberegisterstufen des Schieberegisters SR verbunden
ist Ausgangsseitig ist die Dauersignalerkennung mit dem einen Eingang des UND-Gatters UG
verbunden, dessen anderer Eingang mit einem Ausgang des Füllungszählers Fu-Z in Verbindung steht Dem
Ausgang des UND-Gatters UG ist die Kanafweiterschaltung A^ WS nachgeschaltet die ihrerseits über einen
zweiten Eingang mit dem Fehlerzähler Fe-Z verbunden ist Der Fehlerzähler Fe-Z wird vom Ausgang des
Flankendetektors FD gesteuert, der dem Ausgang des Vergleichers V nachgeschaltet ist Der Vergleicher V
vergleicht das Signal am Ausgang des Modulo-2-Addierers MA mit dem ankommenden Signal Sig am Ausgang
der bistabilen Kippstufe FF. Wie F i g. 1 ferner erkennen läßt, wird der Kanaltakt .KTaußer dem Schieberegister
SR auch der bistabilen Kippstufe FF der Invertersteuerung IS, dem Füllungszähler Fü-Z, der Kanalweiterschaltung
KWS, dem Fehlerzähler Fe-Z und dem Flankendetektor FD zugeführt
Unter der Voraussetzung, daß der über den Bittakt des ankommenden Signals Sig abgeleitete Kanaltakt,
der gleichzeitig den Rahmentakt darstellt, hinsichtlich seiner Zeitlage mit dem Kanal im übertragenen Signal
übereinstimmt, in dem die Synchronisierinformation übertragen wird, läuft ein Synchronisiervorgang wie
folgt ab.
Der Füllungszähler Fü-Z beginnt im Rhythmus des Kanaltaktes KT von seiner Nullstellung an zu zählen.
Über die den Se'ektierspeicher darstellende bistabile Kippstufe FFwerden nacheinander die im betreffenden
Kanal des ankommenden Signals Sig vorhandenen Bits über den Umschalter U1 in der in F i g. 1 angegebenen
Stellung in das Schieberegister SR eingespeichert Nach vier Impulsen des Kanaltaktes ist das Schieberegister
SR gefüllt und bildet damit gleichzeitig am Ausgang des Modulo-2-Addierers MA das fünfte Bit nach, das
nunmehr am Ausgang der bistabilen Kippstufe FF ansteht Die beiden fünften Bits werden nun im
Vergleicher V auf ihre Übereinstimmung miteinander verglichen. Ist die Übereinstimmung vorhanden, findet
keine Aktivierung der Invertersteuerung IS über den Anschluß 3 statt Der Umschalter i/2 bleibt in der in
F i g. 1 angegebenen Lage. Mit dem nächsten Zählschritt, also dem fünften Zählschritt, des Füllungszählers
FiI-Z wird nun der Umschalter t/l in die in unterbrochener Linie dargestellte untere Schaltstellung
gebracht und damit der Rückkopplungskreis des Schieberegisters SR geschlossen. Damit erzeugt nunmehr
das Schieberegister SR im Rhythmus des Kanaltaktes KTfortlaufend das von der Sendeseite her
übertragene Impulsmuster. Dies ist deshalb der Fall,
weil der sendeseitige Pseudozufallsgenerator, abgesehen vom Umschalter i/2 und dem Inverter /, den
gleichen Aufbau wie das empfangsseitige rückgekoppel-
te Schieberegister SR aufweist. Beide Impulsmuster, nämlich das von der Sendeseite her übertragene und das
im rückgekoppelten Schieberegister SR erzeugte Impulsmuster, werden nunmehr fortlaufend im Vergleicher
^miteinander verglichen und das bei Übereinstimmung vorhandene Dauersignal zur Anzeige der
vorhandenen Synchronisation über den Ausgang Va abgegeben. Da der Flankendetektor FD bei der
Auswertung eines Dauersignals keine Fehlerimpulse abgibt, zählt der Fehlerzähler Fe-Zsolange aufwärts, bis
die oberste Stellung erreicht ist.
Stellt der Vergleicher im Zeitabschnitt zwischen dem vierten und dem fünften Impuls des Kai...ltaktes KT,
bezogen auf die Nullausgangsstellung des Füllungszählers Fu-Z, fest, daß das am Ausgang des zum
Modulo-2-Addierers MA gebildete fünfte Bit mit dem fünften Bit am Ausgang der bistabilen Kippstufe FF
nicht übereinstimmt, dann veranlaßt der Vergleicher V über den Anschluß 3 der Invertersteuerung /5, daß der
Umschalter UI über den Anschluß 5 in die in unterbrochener Linie dargestellte andere Schaltstellung
umgeschaltet wird und damit der Inverter / eingeschaltet wird. Nichtübereinstimmung bedeutet nämlich, daß
das zeitrichtig empfangene Impulsmuster nicht in der normalen Lage, sondern in der invertierten Lage von
der Sendeseite her übertragen wird und somit das Schieberegister SR nach Schließen der Rückkopplungsschleife über den Umschalter Ui das invertierte
Impulsmuster erzeugen muß. Diesem Sachverhalt trägt der ein- und ausschaltbare Inverter Rechnung. Das in
diesem Falle vom Vergleicher V am Ausgang Va abgegebene Dauersignal ist invers zu dem, das bei in
Normallage ankommendem Impulsmuster abgegeben wird.
Bei Verlust des Synchronismus oder bei einem Synchronisierversuch auf einem die Synchronisierinformation
nicht enthaltenden Kanal des ankommenden Signals Sig tritt am Ausgang des Vergleichers V kein
Dauersignal auf, sondern eine unregelmäßige Folge von »0« und »L«. Im Flankendetektor FD werden diese
Wechsel differenziert und als Fehlerimpulse dem Fehlerzähler Fe-Zzugeführt. Der Fehierzähler zählt bei
jedem Fehlerimpuls abwärts. Hat der Fehlerzähler Fe-Z seine Nullstellung erreicht, gibt er an die Kanalweiterschaltung
KWS einen Impuls ab, der seinerseits die Abgabe eines Impulses am Ausgang der Kanalweiterschaltung
zur Folge hat. Dieser Impuls wird als Rückstellimpuls am Eingang rdes Füllungszählers Fu-Z,
am Stelleingang 4 der Invertersteuerung /5 und am Setzeingang des Fehlerzählers Fe-Z wirksam. Der
Füllungszähler Fü-Z wird damit in die Nullstellung rückgestellt und veranlaßt gleichzeitig die Umschaltung
des Umschalters UX in die in Fig. 1 dargestellte Schaltstellung. In gleicher Weise wird die Invertersteuerung
IS so eingestellt, daß der Umschalter t/2, sofern erforderlich, in die in Fig. 1 dargestellte Schaltstellung
rückgestellt wird. Der Fehlerzähler Fe-Z wird in eine Normalstellung gebracht. Gleichzeitig wird mittels des
Impulses am Ausgang der Kanal weiterschaltung KWS über den Ausgang WS für die Dauer eines Bits der
Signaltakt des Signals Sig unterdrückt und auf diese Weise eine Zeitverschiebung des Kanaltaktes KT'zum
nächsten Kanal veranlaßt
In gleicher Weise wird eine Neusynchronisation der Empfangsseite veranlaßt, wenn die Dauersignalerkennungseinrichtung
DE ein Dauersignal erkennt und der Füllungszähler Fü-Z sich in einer Zählstellung befindet,
die, ausgehend von der Zählstellung Null, die Zählstellung Fünf überschreitet. In diesem Fall wird über das
UND-Gatter UC die Kanalweiterschaltung KWS angesteuert, und zwar mit der gleichen Wirkung wie bei
ihrer Ansteuerung durch den Fehlerzähler Fe-Z Die Kanalweiterschaltung KWS kann in einfacher Weise
aus einem taktgesteuerten UND-Gatter bestehen.
Eine Schaltungsausführung der Invertersteuerung IS ist in F i g. 2 dargestellt. Sie besteht aus der bistabilen
Kippstufe FFl, deren Setzeingang S den Anschluß 4 abgibt. Den Anschluß 5 bildet der Ausgang S. Weiterhin
weist die Invertersteuerung noch das NAND-Gatter NA und das NOR-Gatter NO auf. Dabei ist das
NAND-Gatter mit seinem Ausgang mit dem einen Eingang des NOR-Gatters verbunden, dessen Ausgang
wiederum mit dem Eingang der bistabilen Kippstufe FFl verbunden ist Der zweite Eingang des NOR-Gatters
NO wird über den Anschluß 2 vom Füllungszähler Fü-Z angesteuert Die beiden Eingänge des NAND-Gatters
NA bilden die Anschlüsse 1 und 3. Auf die Wirkungsweise der Schaltung braucht nicht näher
eingegangen zu werden, da sie sich unter Berücksichtigung der Funktionsbeschreibung der Anordnung nach
F i g. 1 von selbst versteht
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Synchronisierschaltung für ein digitales Zeitmultiplex-Datenübertragungssystem,
mit einem sendeseitigen Pseudozufallsgenerator, bestehend aus einem rückgekoppelten n-stufigen Schieberegister
für die Erzeugung eines die Synchronisierinformation darstellenden periodischen Impulsmusters mit
der Periodenlänge 2"— 1 und einem empfangsseitigen fl-stufigen Schieberegister, in Verbindung mit
einem Vergleicher zum Erkennen des von der Sendeseite zur Empfangsseite hin übertragenen
Impulsmusters in normaler und auch in invertierter Form, dadurch gekennzeichnet, daß das
empfangsseitige η-stufige Schieberegister (SR) über einen von einem Füllungszähler (Fu-Z) gesieuerten
ersten Umschalter (U 1) wahlweise für den Empfang des übertragenen Impulsmusters oder durch Schließen
einer Rückkopplungsscbleife (S, M, MA) zur
Erzeugung eines mit dem von der Sendeseite übertragenen identischen Impulsmusters aktivierbar
ist, daß ferner die Rückkopplungsschleife einen vom Vergleicher (V) über eine Invertersteuerung (IS)
mittels eines zweiten Umschalters (Ul) ein- und ausschaltbaren Inverter (I) aufweist und daß bei
Durchführung eines Synchronisiervorgangs zunächst in das Schieberegister η kanalbezogene Bits
des ankommenden Signals (Sig) einspeicherbar sind und anschließend mittels des Vergleichers das
ankommende (n+ l)-te Bit durch Vergleich mit dem im Rückkopplungszweig des Schieberegisters gebildeten
ffl+i)-ten Bit für einen Ein- oder Ausschaltvorgang des Inverters auswertbar ist und daß
weiterhin noch in dem durch das (>j+l)-te Bit
gegebenen Zeitabschnitt durch einen Steuerbefehl des Füllungszählers über den ersten Umschalter die
Rückkopplungsschleife des Schieberegisters schließbar ist.
2. Synchronisierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Synchronismus
über den Ausgang des Vergleichers (V) von einem Fehlerzähler (Fe-Z) mit vorgeschaltetem Flankendetektor
(FD) überwacht ist, der bei Feststellen von fehlendem Synchronismus einen Impuls an den
Steuereingang (o) einer Einrichtung zur Kanalweiterschaltung (KWS)und, gegebenenfalls über die
Einrichtung zur Kanalweiterschaltung, an den Rückstelleingang (r) des Füllungszählers (Fu-Z)
sowie des Fehlerzählers (Fe-Z) und den Stelleingang (4) der Invertersteuerung (IS) abgibt.
3. Synchronisierschaltung nach Anspruch 1 oder 2, bei der das Schieberegister /i=vier Stufen aufweist,
dadurch gekennzeichnet, daß die Rückkopplung des vierstufigen Schieberegisters (RS) über einen mit
seinen beiden Eingängen an die letzte und vorletzte Stufe angeschalteten Modulo-2-Addierer (MA) vorgenommen
ist.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2729663A DE2729663C3 (de) | 1977-06-30 | 1977-06-30 | Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem |
GB19100/78A GB1581417A (en) | 1977-06-30 | 1978-05-12 | Synchronising arrangements for tdm data transmission systems |
CH604778A CH634701A5 (en) | 1977-06-30 | 1978-06-02 | Synchronisation circuit for a digital time division multiplex data transmission system |
NL7806865A NL7806865A (nl) | 1977-06-30 | 1978-06-26 | Synchronisatieschakeling voor een tijdmultiplex- transmissiestelsel. |
FR7819009A FR2396476A1 (fr) | 1977-06-30 | 1978-06-26 | Circuit de synchronisation pour un systeme de transmission de donnees a multiplexage par repartition dans le temps |
IT25010/78A IT1108956B (it) | 1977-06-30 | 1978-06-27 | Circuito di sincronizzazione per un sistema di trasmissione di dati multiplex a divisione di tempo |
LU79889A LU79889A1 (de) | 1977-06-30 | 1978-06-28 | |
IE1306/78A IE46959B1 (en) | 1977-06-30 | 1978-06-29 | Synchronising arrangements for t.d.m. data transmission systems |
DK294078A DK294078A (da) | 1977-06-30 | 1978-06-29 | Synkroniseringskobling til et tidsmultipleksdataoverfoeringssystem |
BE188981A BE868631A (fr) | 1977-06-30 | 1978-06-30 | Circuit de synchronisation pour un systeme de transmission de donnees a multiplexage par repartition dans le temps |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2729663A DE2729663C3 (de) | 1977-06-30 | 1977-06-30 | Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2729663A1 DE2729663A1 (de) | 1979-01-04 |
DE2729663B2 DE2729663B2 (de) | 1979-06-21 |
DE2729663C3 true DE2729663C3 (de) | 1980-02-21 |
Family
ID=6012855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2729663A Expired DE2729663C3 (de) | 1977-06-30 | 1977-06-30 | Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem |
Country Status (10)
Country | Link |
---|---|
BE (1) | BE868631A (de) |
CH (1) | CH634701A5 (de) |
DE (1) | DE2729663C3 (de) |
DK (1) | DK294078A (de) |
FR (1) | FR2396476A1 (de) |
GB (1) | GB1581417A (de) |
IE (1) | IE46959B1 (de) |
IT (1) | IT1108956B (de) |
LU (1) | LU79889A1 (de) |
NL (1) | NL7806865A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2902504C2 (de) * | 1979-01-23 | 1981-02-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Synchronisieren von Daten mit Hilfe von Synchronisierbits |
CA1266515A (en) * | 1986-09-04 | 1990-03-06 | Nec Corporation | Start pattern detecting apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2291654A1 (fr) * | 1974-11-14 | 1976-06-11 | Trt Telecom Radio Electr | Systeme de transmission multiplex |
DE2517480C3 (de) * | 1975-04-19 | 1978-06-15 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen |
DE2517481C3 (de) * | 1975-04-19 | 1978-07-13 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen |
-
1977
- 1977-06-30 DE DE2729663A patent/DE2729663C3/de not_active Expired
-
1978
- 1978-05-12 GB GB19100/78A patent/GB1581417A/en not_active Expired
- 1978-06-02 CH CH604778A patent/CH634701A5/de not_active IP Right Cessation
- 1978-06-26 FR FR7819009A patent/FR2396476A1/fr not_active Withdrawn
- 1978-06-26 NL NL7806865A patent/NL7806865A/xx not_active Application Discontinuation
- 1978-06-27 IT IT25010/78A patent/IT1108956B/it active
- 1978-06-28 LU LU79889A patent/LU79889A1/xx unknown
- 1978-06-29 DK DK294078A patent/DK294078A/da not_active Application Discontinuation
- 1978-06-29 IE IE1306/78A patent/IE46959B1/en unknown
- 1978-06-30 BE BE188981A patent/BE868631A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
IT1108956B (it) | 1985-12-16 |
DK294078A (da) | 1978-12-31 |
CH634701A5 (en) | 1983-02-15 |
IE46959B1 (en) | 1983-11-16 |
BE868631A (fr) | 1978-10-16 |
DE2729663B2 (de) | 1979-06-21 |
FR2396476A1 (fr) | 1979-01-26 |
LU79889A1 (de) | 1978-12-07 |
GB1581417A (en) | 1980-12-10 |
IE781306L (en) | 1978-12-30 |
NL7806865A (nl) | 1979-01-03 |
DE2729663A1 (de) | 1979-01-04 |
IT7825010A0 (it) | 1978-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2919976C3 (de) | Verfahren zum Ausführen einer Zurückschleif-Prüfung in einem Datenübertragungssystem | |
EP0004562B1 (de) | Verfahren zur Rahmensynchronisierung eines Zeitmultiplexsystems und Schaltungsanordnung zur Durchführung des Verfahrens | |
CH656760A5 (de) | Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers. | |
DE2740347A1 (de) | Vorrichtung zum einfuegen und ausblenden von zusatzinformation in einen bzw. aus einem digitalen informationsstrom | |
DE2537937A1 (de) | Schaltung zur rueckgewinnung oder abtrennung einer folge von nutzimpulsen aus einem nutzimpulse und stoerimpulse enthaltenden eingangssignal | |
DE2840552C2 (de) | Digitales Übertragungssystem | |
DE2322930A1 (de) | Rahmensynchronisationssystem fuer binaere datenuebertragung | |
DE1906076C3 (de) | Zeitmultiplex-Übertragungssystem zur Übertragung von Signalen mit Hilfe von Pulscodemodulation | |
DE2015498A1 (de) | Verfahren zum Synchronisieren von Digitalsignalen und eine Anordnung zur Durchführung des Verfahrens | |
DE2655443B2 (de) | Vervielfachte Zeitsteuerung zum Erzeugen von Zeitsignalen für Installationen mit signalverarbeitenden Schaltungen | |
DE68909717T2 (de) | Verfahren zur Synchronisation und Anordnung zur Synchronisationsrückgewinnung für Übertragung in Zeitgetrenntlage. | |
DE2437873C2 (de) | Vorrichtung zur Erstellung eines Neutralisierungssignals für einen Echounterdrücker | |
DE3131897C2 (de) | Steuersignal-Multiplexschaltung | |
DE2729663C3 (de) | Synchronisierschaltung für ein Zeitmultiplex-Datenübertragungssystem | |
DE2520835B2 (de) | Schaltungsanordnung zur uebertragung von synchron und asynchron auftretenden daten | |
DE2240218B2 (de) | Ueberwachungseinrichtung fuer ein pulscodemodulationssystem | |
DE1214727B (de) | Verfahren zur Synchronisierung von PCM-UEbertragungssystemen | |
DE2827615B2 (de) | Verfahren und Schaltungsanordnung zum Synchronisieren zwei oder mehrerer räumlich voneinander entfernter digital arbeitender nachrichtentechnischer Einrichtungen | |
DE2451794C3 (de) | Verfahren zum Prüfen digital arbeitender Nachrichtenverbindungen mit zufallsähnlichen Binärzeichenfolgen | |
DE68918676T2 (de) | Sende-Empfangssynchronisationsvorrichtung einer Station eines Kommunikationsnetzes, insbesondere für ein Kraftfahrzeug. | |
EP1335549B1 (de) | Verfahren zum Erzeugen und Einrichtung zum Empfangen eines anisochronen binären Signals | |
DE2633516C3 (de) | Digitales Nachrichtensystem | |
DE2813798B1 (de) | Synchronisiereinrichtung fuer ein digitales UEbertragungssystem | |
DE2457663C2 (de) | Verfahren und Einrichtung zur Verbesserung der Geheimhaltung bei der verschlüsselten Nachrichtenübertragung | |
DE2943865B2 (de) | Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OAP | Request for examination filed | ||
OC | Search report available | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |