DE102004007239B4

DE102004007239B4 - Schnittstellenvorrichtung und Verfahren zur Datenrückgewinnung und Synchronisation

Info

Publication number: DE102004007239B4
Application number: DE102004007239A
Authority: DE
Inventors: Stefan Herzinger; Burkhard Dr. Neurauter; Christian MÜNKER
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2004-02-13
Filing date: 2004-02-13
Publication date: 2005-12-29
Anticipated expiration: 2024-02-14
Also published as: DE102004007239A1; US20050190823A1; US7586994B2

Abstract

Es ist eine Schnittstellenvorrichtung (1) zur Datenrückgewinnung vorgesehen, die ein eingangsseitig anliegendes analoges Signal, das Daten gemäß einer Kodierung beinhaltet, mit einer ersten Komponente (I) und einer zweiten Komponente (Q) einem Signalprozessor (5) zuführt. Der Signalprozessor (5) erzeugt daraus einen kontinuierlichen, demodulierten Datenstrom (Sym). Der Datenstrom (Sym) wird einer angeschlossenen Verzögerungseinheit (6) zugeführt, deren Ausgang (61) zur Bereitstellung der abgelegten Datensymbole ausgebildet ist und deren Verzögerung in der Bereitstellung durch ein Signal (SD) an einem Steuereingang einstellbar ist. Gemäß dem vorgeschlagenen Prinzip ist dadurch an eine analoge I/Q-Schnittstelle einer Basisbandeinheit ein digitaler Modulator anschließbar.

Description

Die Erfindung betrifft eine Schnittstellenvorrichtung zur Datenrückgewinnung. Die Erfindung betrifft weiterhin ein Verfahren zur Datenrückgewinnung und Synchronisation sowie eine Verwendung der Schnittstellenvorrichtung.

Sender für Mobilfunkgeräte umfassen zumeist eine Basisbandeinheit mit einer analogen Schnittstelle zur Abgabe eines komplexen Basisbandsignals mit einer Inphase-Komponente I und einer Quadratur-Komponente Q. Diese ist standardisiert und wird als I/Q-Schnittstelle der Basisbandeinheit bezeichnet. Die Basisbandeinheit verarbeitet die zu sendenden Informationen bzw. Daten, welche in Form einer Bitfolge vorliegen. Die Bits werden in Abhängigkeit einer gewählten Modulationsart codiert und ergeben ein komplexes Basisbandsignal, das somit eine Folge von Datensymbolen repräsentiert.

An die analoge I/Q-Schnittstelle der Basisbandeinheit wird dann eine Hochfrequenzeinheit angeschlossen, die das analoge Basisbandsignal auf die Sendefrequenz umsetzt. In bekannten Ausführungen erfolgt die Umsetzung durch einen speziellen als I/Q-Modulator bezeichneten Mischer.

Bei neueren Sendeanordnungen wird aber für die Umsetzung des Basisbandsignals auf die HF-Sendefrequenz ein sogenannter digitaler Modulator verwendet, dessen Eingänge zur Zuführung digitaler Information oder Daten bevorzugt in Form digitaler Basisbandsignale beispielsweise digitaler I und Q Signale ausgebildet sind. Den Erfindern sind solche digitalen Modulatoren vor allem für die Verwendung für Sendeeinrichtungen des GSM-Mobilfunkstandard bekannt. Der Standard verwendet als Modulationsart eine Frequenzumtastung, die besonders einfach in digitalen Modulatoren realisierbar ist. Ein Anschluss eines digitalen Modulators an eine bekannte analoge Standard-I/Q-Schnittstelle einer Basisbandeinheit ist aber aufgrund der analogen Ausgangssignale der Basisbandeinheit bei diesen Sendeeinrichtungen nicht möglich.

Aufgabe der Erfindung ist es, eine Anordnung vorzusehen, mit deren Hilfe eine Kopplung einer analogen I/Q-Schnittstelle und eines digitalen Modulators möglich wird, wobei eine hohe Flexibilität gewährleistet ist. Die US 2003/0031267 zeigt eine Schaltung mit einem digitalen Modulator. Den Eingängen des Modulators ist eine Dekoderschaltung vorgeschaltet, die ausgeführt ist, analoge Eingangssignale in I, Q in die dekodierten Symbole zu wandeln. Weiterhin ist es Aufgabe der Erfindung, ein Verfahren vorzusehen, mit dem analoge I- bzw. Q-Signale für einen digitalen Modulator aufbereitet werden. Letztlich ist es Aufgabe der Erfindung, eine Verwendung für eine solche Anordnung vorzusehen.

Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche 1, 11 und 13 gelöst.

Es ist eine Schnittstellenvorrichtung, ein sogenannter I/Q-Digitaladapter vorgesehen, die eine Analog-Digital-Wandlereinheit umfasst. Die Analog-Digital-Wandlereinheit ist zur Zuführung eines analogen Signals mit einer ersten und einer zweiten Komponente und zur Umwandlung des analogen Signals in ein wertdiskretes Signal mit einer ersten und zweiten Komponente ausgebildet. Das analoge Signal repräsentiert ein Datensymbol bzw. eine Folge von Datensymbolen gemäß einer Kodierung. An den Ausgang der Analog-Digital-Wandlereinheit ist eine Signalprozessoreinheit angeschlossen, die an einen Ausgang ein wertdiskretes Signal abgibt, welches einem Datensymbol eines am Eingang der Analog-Digital-Wandlereinheit anliegenden analogen Signals entspricht. Der Signalprozessor ist somit zur Demodulation eines eingangsseitig anliegenden Signals in die Datensymbole und zur Abgabe dieser Datensymbole an einen Ausgang ausgebildet. Der Ausgang des Signalprozessors ist mit einer Verzögerungseinheit verbunden. Die Verzögerungseinheit weist einen Ausgang zur Bereitstellung auf, wobei eine Verzögerungszeit hinsichtlich der Bereitstellung durch ein Signal an einen Steuereingang einstellbar ist.

Die Schnittstellenanordnung wandelt so ein analoges eingangsseitig anliegendes Signal aus den beiden Komponenten in eine Folge von Datensymbolen zurück und gibt diese verzögert an einen Ausgang aus. Er führt eine Datenrückgewinnung durch. In zweckmäßiger Ausführung sind die beiden Komponenten durch die Inphase- und die Quadratur-Komponente I und Q gebildet. Die Datensymbole enthalten bevorzugt die zwei logischen Zustände "0" und "1". In Abhängigkeit der gewählten Kodierung ist genau einer der beiden logischen Zustände in dem Datensymbol enthalten.

Das am Ausgang der Schnittstellenvorrichtung abgreifbare Signal umfasst daher eine Folge von Datensymbolen bzw. logischen Zuständen, wobei eine Verzögerungszeit zwischen dem eingangsseitig anliegenden Signal und dem Ausgangssignal einstellbar ist. Die Folge wird einem digitalen Modulator zugeführt, der eine Modulation mit einer Phasen- bzw. Frequenzmodulation enthält. Ein solch digitaler Modulator lässt sich mit Hilfe der erfindungsgemäßen Schnittstellenvorrichtung in einfacher Weise an einer standardanalogen I/Q-Schnittstelle einer Basisbandseinheit betreiben.

Es ist in diesem Zusammenhang zweckmäßig, wenn die Analog-Digital-Wandlereinheit zwei Analog-Digital-Wandler umfaßt, wobei ein erster Analog-Digital-Wandler an einen Anschluß für eine erste Komponente des eingangsseitig anliegenden Signals und der zweite Analog-Digital-Wandler an einen Anschluß für eine zweite Komponente des eingangsseitig anliegenden Signals angeschlossen ist.

In einer Weiterbildung der Erfindung ist der Signalprozessor zur Detektion einer Frequenzveränderung oder einer Änderung der Drehrichtung des Phasenwinkels ausgebildet. Abhängig von dem Dateninhalt des eingangsseitig anliegenden Signals verändern die Inphase-Komponente I und die Quadratur-Komponente Q ihre Amplitude sowie ihre Phasenlage zueinander. Im Gesamtsignal aus den der Inphase- und der Quadratur-Komponente führt dies zu einer Änderung der Amplitude sowie einem Richtungswechsel in der Drehrichtung der Phase von positiver in negativer Richtung oder umgekehrt bzw. einer Frequenzumtastung. Durch eine Detektion des Signalprozessors auf eine solche Änderung ist daher der genaue Zeitpunkt eines Symbolwechsels im analogen Basisbandsignal bekannt. Dies ist insbesondere dann von Vorteil, wenn der Signalprozessor einen Synchronisationsausgang zur Abgabe eines Synchronisationssignals umfaßt. Eine Synchronisation zwischen Eingangs- und Ausgangssignal erfolgt in einfacher Weise bevorzugt bei einem Übergang zwischen zwei Symbolen im analogen Basisbandsignal. Bei gepulst modulierten Signalen ist somit eine einfache Erkennung des Pulsanfangs möglich.

In einer anderen Weiterbildung ist die Erfindung dadurch gekennzeichnet, dass dem Synchronisationsausgang des Signalprozessors ein Taktgenerator nachgeschaltet ist. Dieser ist zur Erzeugung eines zu dem Synchronisationssignal synchronisierten Taktsignals ausgebildet und mit einem Taktsignaleingang der Verzögerungseinheit gekoppelt. In dieser Ausgestaltung erzeugt der Signalprozessor nicht nur die demodulierten Datensymbole, sondern zusätzlich ein Synchronisationssignal, welches dem Taktgenerator zugeführt wird. Das von dem Taktgenerator erzeugte Taktsignal ist synchron- bzw. phasenstarr zu den vom Signalprozessor abgegebenen demodulierten Datensymbolen. Insbesondere kann so das Taktsignal des Taktgenerators eine feste Phasenbeziehung bezüglich der Symbolfrequenz eines eingangsseitig anliegenden analogen Basisbandssignals aufweisen. Die spätere Signalverarbeitung vereinfacht sich damit deutlich.

In einer anderen Ausgestaltung der Erfindung ist es vorteilhaft, wenn dem Symboleingang der Verzögerungseinheit eine Flip-Flopschaltung nachgeschaltet ist, deren Datenausgang mit einer Speichereinheit gekoppelt ist. Bevorzugt ist der Taktsignaleingang der Flip-Flopschaltung mit dem Taktgenerator verbunden. Die Flip-Flopschaltung gibt mit jedem Takt des Taktgenerators das an ihrem Dateneingang anliegende Symbol an ihren Ausgang und damit an die Speichereinrichtung weiter. Das Ablegen von Symbolen in der Speichereinheit erfolgt vorteilhaft synchron zur Symbolfrequenz.

In einer anderen Ausgestaltung der Erfindung ist die Speichereinheit der Verzögerungseinheit mit einer Anzahl Speicherzellen ausgebildet, wobei eine maximale Verzögerung der Verzögerungseinheit hinsichtlich der Bereitstellung der abgelegten Datensymbole am Ausgang der Verzögerungseinheit aus der Anzahl der Speicherzellen abgeleitet ist. Anders ausgedrückt ergibt die Anzahl der Speicherzellen die maximale Verzögerung bei der Bereitstellung der Datensymbole.

Durch die Verzögerurg ist ein zeitliches Verschieben zwischen dem gesendeten HF-Signal und dem eingangsseitig anliegenden Basisbandsignal erreichbar. Damit wird vorteilhaft erreicht, dass das Ausgangssignal des Transmitters realisiert durch den digitalen Modulator nicht entsprechend den analogen Basisbandsignalen verschoben wird.

In einer anderen vorteilhaften Weiterbildung der Schnittstellenvorrichtung ist der Steuereingang der Verzögerungseinheit mit einer Adresseinheit verbunden, welche zum Lesen des Inhalts der Speicherzellen und zur Bereitstellung des Inhalts der Speicherzellen an den Ausgang ausgebildet ist. Bevorzugt erfolgt ein Auslesen einer Speicherzelle immer zu einem bestimmten Zeitpunkt, beispielsweise bei einem Symbolwechsel des analogen Basisbandsignals, welche vom digitalen Signalprozessor detektiert wird.

Erfindungsgemäß umfasst das Verfahren zur Datenrückgewinnung und zur Synchronisation die Schritte eines Bereitstellen eines analogen Signals mit einer ersten Komponente sowie einer zweiten Komponente mit darin codieren Datensymbolen. Das analoge Signal wird in ein wertdiskretes Signal mit einer ersten und einer zureiten Komponente umgewandelt. Die darin weiter codierten Datensymbole werden durch Demodulation decodiert, extrahiert und in einer Speichereinheit abgelegt. Letztlich erfolgt ein Auslesen der in der Speichereinheit abgelegten Symbole mit einer einstellbaren Verzögerung und einer einstellbaren Ausleserate.

Dadurch ist es möglich, in einem Sendepfad bei Durchführung dieses Verfahrens, die Daten eines analogen Basisbandsignals zurückzugewinnen und diese an einen digitalen Modulator zur Modulation auf ein Sendesignal weiterzureichen.

In einer vorteilhaften Weiterbildung werden die Daten moduliert, indem das wertdiskrete Signal in ein zweites Signal gewandelt wird, dessen Frequenz sich bei einer Änderung eines codierten Datensymbols des wertdiskreten Signals verschiebt. Das zweite Signal wird daher abhängig von dem Dateninhalt des wertdiskreten Signals frequenzmoduliert. Dann wird die Frequenz des zweiten Signals detektiert und daraus ein decodiertes Datensymbol in Abhängigkeit der detektierten Frequenz erzeugt. Bevorzugt kann anstatt einer Frequenzmodulation auch eine Phasenmodulation verwendet werden.

In einer anderen vorteilhaften Weiterbildung des Verfahrens wird ein Synchronisationssignal in Abhängigkeit eines bestimmten codierten Datensymbols im analogen Signal erzeugt. Bei einem gepulsten analogen Signal ist dies bevorzugt der Zeitpunkt des ersten Frequenzwechsels. Abhängig von dem Synchronisationssignal wird ein Taktsignal erzeugt. Ein Ablegen bzw. Speichern der decodierten Datensymbole in der Speichereinheit erfolgt in Abhängigkeit des erzeugten Taktsignals. Somit werden die decodierten Datensymbole erst ab dem Synchronisationszeitpunkt in der Speichereinheit abgelegt. Bevorzugt ist die Frequenz des Taktsignals dabei so gewählt, dass es der Symbolfrequenz des eingangsseitig anliegenden analogen Signals entspricht.

Weitere vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche. Im weiteren wird die Erfindung unter Zuhilfenahme der Zeichnungen anhand von Ausführungsbeispielen im Detail erläutert. Es zeigen:
1 eine Sendeanordnung mit der erfindungsgemäßen Schnittstellenvorrichtung,
2 ein Ausführungsbeispiel der erfindungsgemäßen Schnittstellenvorrichtung,
3 ein Zeitdiagramm zur Verdeutlichung der Verzögerung und der gemeinsamen Synchronisation,
4 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
1 zeigt den Einsatz einer erfindungsgemäßen Schnittstellenvorrichtung 1, im folgenden I/Q-Digitaladapter genannt, in einem Sendepfad eines Senders für den GSM-Mobilfunkstandard. Der Sendepfad umfasst dabei eine Basisbandeinheit 95, die zur Verarbeitung zu sendender digitaler Daten in ein komplexes Basisbandsignal ausgebildet ist. An den Ausgangsanschlüssen, die jeweils differentiell ausgebildet sind, wird so die Inphase-Komponente und die Quadratur-Komponente abgegeben. Beide Komponenten zusammengefasst repräsentieren eine Folge von Datensymbolen. Nach der für den GSM-Mobilfunkstandard verwendeten Modulationsart bildet das komplexwertige Basisbandsignal eine Frequenzumtastung, wobei jede Frequenz einem Datensymbol "0" oder "1" entspricht.
Die Ausgangsanschlüsse sind an einen Eingang eines I/Q-Digitaladapters 1 angeschlossen. Der I/Q-Digitaladapter demoduliert das analoge Basisbandsignal und erzeugt daraus wieder die Datensymbole, die er an einen digitalen Modulator 97 abgibt. Der digitale Modulator 97 umfasst einen Transmitter, mit einem Lokaloszillatorsignalanschluss, an den ein Lokaloszillator 96 mit digital und/oder analogen Steuereingang angeschlossen ist. Aus dem von dem I/Q-Digitaladapter bereitgestellten Datenstrom erzeugt der digitale Modulator 97 mit Hilfe des Lokaloszillators ein Signal auf einer Senderfrequenz, das gemäß dem Datenstrom frequenzumgetastet wird.
Eine Ausführungsform des erfindungsgemäßen I/Q-Digitaladapters, wie er zum Anschluss an eine analoge Standardschnittstelle vorgesehen ist, zeigt 2. Der I/Q-Digitaladapter weist einen Eingang für ein analoges Basisbandsignal mit der Inphase-Komponente I und der Quadratur-Komponente Q auf. Die beiden Komponenten sind jeweils als differentielle Komponenten I, IX und Q, QX ausgebildet. Die Eingangsanschlüsse für das Differenzsignal I und IX, das die Inphase-Komponente bildet, sind mit einem ersten Analog-Digital-Wandler 211 verbunden. Ein zweiter Analog-Digital-Wandler 212 ist an die beiden Eingangsanschlüsse für die zweite, differentiell ausgebildete Komponente Q bzw. QX angeschlossen. Die beiden Analog-Digital-Wandler 211 und 212 bilden die Analog-Digital-Wandler-Einheit 2.
Sie wandeln die beiden Differenzsignale in je ein digitales Signal DI bzw. DQ. Die beiden Ausgänge der Wandlereinheit 2 führen an zwei Eingänge I und Q der Signalprozessoreinheit 3. An den beiden Eingangsanschlüssen I und Q der Signalprozessoreinheit 3 ist eine Schaltung 4 angeschlossen, die daraus ein Phasensignal erzeugt. Der Ausgang der Schaltung 4 ist mit einem Eingang eines Signalprozessors 5 verbunden. Der Signalprozessor 5 ist zur Umwandlung eines eine Phasenlage repräsentierenden Signals an seinem Eingang in ein eine Frequenz repräsentierendes Signal und zur Detektion eines Frequenzwechsels in dem eine Frequenz repräsentierenden Signal ausgebildet. Eine Detektion erfolgt in der Ausführungsform durch einen Vergleich der Frequenz mit Werten aus einer im Signalprozessor 5 abgelegten Tabelle. Abhängig von der Frequenz des Signals erzeugt der Signalprozessor 5 an seinem Ausgang 52 eine Folge von Datensymbolen.
Im GSM-Mobilfunkstandard wird als Modulationsart eine Frequenzumtastung verwendet. Dabei wird pro Datensymbol ein Bit codiert, ein Frequenzwechsel erzeugt somit auch einen Bitwechsel. Die Wertigkeit dieser Modulationsart ist eins. Für andere Standards kann die Wertigkeit durchaus größer sein. Der Standard WCDMA beispielsweise verwendet eine QPSK-Modulation, die pro Datensymbol zwei Bits codiert.
Der Signalprozessor 5 erzeugt eine Folge von Datensymbolen an seinem Ausgang mit einer definierten Symbolrate, also einer Anzahl von Datensymbolen pro Zeiteinheit. Im Beispiel ist dies eine Folge von Bits, wobei bei einem Frequenzwechsel im Signal, ausgangsseitig ein zu dem vorangegangenen Bitzustand komplementärer Bitzustand abgegeben wird.
Ein zweiter Ausgang 51 bildet einen Ausgang für ein Synchronisationssignal. Der Signalprozessor 5 erzeugt bei einem bestimmten Frequenzwechsel ein Synchronisationssignal. Der Synchronisationszeitpunkt ergibt sich bei einem bestimmten Symbolwechsel eines eingangsseitig anliegenden Basisbandsignals mit den beiden Komponenten I und Q. Im Ausführungsbeispiel, das für den GSM-Standard vorgesehen ist, wird das Synchronisationssignal aufgrund des verwendeten Zeitschlitz-Verfahrens bei Beginn eines neuen Sendezeitschlitzes erzeugt, der durch einen Datenwechsel und damit einen Frequenzwechsel angezeigt wird.
Dadurch ist eine Synchronisation aller nachfolgenden signalverarbeitenden Schaltungen möglich. Zusätzlich lässt sich aus dem Synchronisationssignal, aber auch aus den Frequenzwechseln ein Symboltakt rekonstruieren. Ein solches Signal kann beispielsweise als Referenzsignal für digitale Phasenregelkreise eines angeschlossenen digitalen Modulators verwendet werden.
In der Ausführungsform gemäß 2 wird das Synchronisationssignal einem Reseteingang eines Taktgenerators 7 zugeführt. Der Taktgenerator ist bevorzugt als Zähler ausgebildet, der bei einem Reseteingang einen Zählvorgang neu startet. Der Taktgenerator arbeitet so als Frequenzteiler und gibt an seinem Ausgang 72 ein Taktsignal einer bestimmten Frequenz ab. Die Frequenz des abgegebenen Taktsignals ergibt sich dabei aus einem an einem Eingangsanschluss 71 angelegten Referenzsignal, dessen Takt dem Symboltakt multipliziert mit einem Überabtastfaktor entspricht.
Das Taktsignal am Ausgang 72 des Taktgenerators 7 wird einem Taktsignaleingang 81 einer Flip-Flopschaltung 8 einer Verzögerungsschaltung 6 zugeführt. Die Flip-Flopschaltung 8 umfasst weiterhin einen Dateneingang 82, welcher an den Symbolausgang 52 des Signalprozessors 5 angeschlossen ist.
Ein Ausgang 83 der Flip-Flopschaltung 8 ist an eine Speichereinheit 9 angeschlossen, die eine Vielzahl einzelner Speicherzellen enthält und so ausgebildet, dass die am Eingang 82 anliegende Symbole mit jedem Takt des Taktsignals am Eingang 81 in eine der Speicherzellen der Speichereinheit 9 abgelegt werden. Die Speichereinheit 9 ist hier wie dargestellt Bestandteil einer größeren Einheit mit einer Adresseinheit 10 sowie einer Multiplexereinheit 11. Zur Steuerung eines Auslesens der einzelnen Speicherzellen innerhalb der Speichereinheit 9 umfasst die Einheit einen Steuereingang für das Steuersignal SD. Ein Auslesen erfolgt durch Adressieren der einzelnen Speicherzellen mittels der Adressiereinheit 10 aufgrund des anliegenden Steuersignals SD. Die Datensymbole TXB werden an dem Ausgang 61 bereitgestellt.
Ein analog anliegendes Signal mit den Komponenten I, IX und Q, QX wird durch die beiden Analog-Digital-Wandler 211 und 212 in die digitalem Komponenten DI bzw. DQ umgewandelt und der Einheit 4 zugeführt. Diese erzeugt daraus ein Signal, das durch eine Phase repräsentiert wird. Dieses Signal wird in ein entsprechendes Frequenzsignal im Signalprozessor 5 umgewandelt und weiter verarbeitet. Da im Basisbandsignal als Modulationsart eine Frequenzumtastung verwendet wird, ergibt sich ein Symbolwechsel durch einen Frequenzwechsel. Die verwendete Symbolrate ist bei dem GSM-Mobilfunkstandard festgelegt.
Ein Frequenzversatz von +67 kHz in positiver Richtung bezüglich einer Mittenfrequenz entspricht dem logischen Zustand "1", ein Frequenzversatz von –67 kHz dem logischen Zustand "0". Die Zustände, die aufgrund der einwertigen Modulationsart gleichzeitig die Datensymbole bilden, werden als digitale Signale mit der Symbolrate am Ausgang 52 abgegeben. Dem Signalprozessor ist die Symbolrate bekannt. Durch eine Detektion eines Frequenzwechsels synchronisiert er sich so selbständig mit dem Eingangssignal und erzeugt mit der Symbolrate aus dem Eingangssignal die Datensymbole.
Gleichzeitig erfolgt eine Abgabe eines Synchronisationssignals am Synchronisationsausgang 51 bei Eintreten eines bestimmten Ereignisses. Das Ereignis kann beispielweise der Beginn eines Pulses bei einem GSM-Signal sein.
Das Synchronisationssignal Sync startet den Taktgenerator 7. Der Generator erzeugt ein Taktsignal an seinem Ausgang 72 mit einer Frequenz der Symbolrate bzw. in einem festen Verhältnis zu dieser. Im Ausführungsbeispiel ergibt sich die Taktrate am Ausgang aus dem eingangsseitig anliegenden Referenzsignal, das der Bit- bzw. Symbolrate multipliziert mit einem Überabtastfaktor entspricht. Der Überabtastfaktor muß bei der Speicherung der am Ausgang des Signalprozessors 5 abgebenden Symbole und der späteren Signalverarbeitung berücksichtigt werden.
Die am Ausgang 52 und am Eingang 82 anliegenden Symbole werden von der Flip-Flopschaltung gemäß dem Taktsignal beispielsweise bei jeder steigenden Flanke in eine der Schieberegisterzellen 9 geschrieben. Ein Auslesen der Schieberegisterzellen erfolgt mit Hilfe eines Signals SD. Dieses ist ebenfalls von dem Synchronisationssignal bzw. der Symbolfrequenz eingangsseitig anliegender Signale abgeleitet. Beispielsweise erfolgt durch das Signal SD ein Auslesen der Schieberegisterzellen zu jedem Symbolwechsel. Durch die Adressiereinheit werden die in den Speicherzellen abgelegten Datensymbole am Ausgang 61 in der richtigen Reihenfolge bereitgestellt. Ein Auslesen erfolgt mit der Symbolrate des GSM-Standards.
Auslesen und Bereitstellen der Symbole am Ausgang 61 lassen sich aber durch das Signal SD verzögern. Die maximale Verzögerungszeit, durch die das Bereitstellen verzögert werden kann, ist dabei durch die Anzahl der Speicherzellen multipliziert mit der Symbolrate gegeben. Sollte die Verzögerungszeit unbeabsichtigt größer sein, gehen Daten verloren, da nicht mehr ausreichend Speicherzellen zur Verfügung stehen. Im vorliegenden Ausführungsbeispiel ist eine Verzögerung um sieben Symbole möglich.
Ein Ausführungsbeispiel zur Verdeutlichung der Verzögerung und der Synchronisation zwischen dem analogen Eingangssignal und dem Ausgangssignal des I/Q-Digitaladapters ist in 3 zu sehen. Die Abszisse des Diagramms stellt die Zeit dar. Im oberen Teilbild ist das Frequenzsignal des Basisbandsignals eines beginnenden GSM-Bursts dargestellt. Das untere Teilbild zeigt den Frequenzverlauf des vom Transmitter gesendeten Signals. Der Transmitter ist Teil des digitalen Modulators, kann jedoch diesem auch nachgeschaltet sein.
Während eines ersten Zeitabschnitts T1 ist das Basisbandsignal abgeschaltet, da der Sendezeitschlitz noch nicht begonnen hat. Es wird ein kontinuierlicher, nicht veränderlicher Datenstrom gesendet. Dieser führt im Transmitter zu einem Signal konstanter Frequenz. Bei einem Start eines GSM-Bursts wird mit der Signalamplitude des Sendesignals gleichzeitig der Dateninhalt des Basisbands verändert. Gemäß dem GSM-Standard wird eine definierte Folge von Bits vor den eigentlichen Nutzdaten gesendet. Wie im oberen Teilbild des Basisbandsignals zu erkennen, erfolgt dadurch ein Frequenzwechsel auf die andere Frequenz. Dieser Frequenzwechsel wird vom Signalprozessor des I/Q-Digitaladapters detektiert. Dadurch beginnt die Speicherung und das Weiterleiten der Datensymbole an den Ausgang 61 des I/Q-Digitaladapters für eine nachfolgende digitale Modulation auf das Sendesignal. Im dargestellten Ausführungsbeispiel gemäß 3 ist das Synchronisationsfenster T4 lediglich zwei Symbole breit. Das Aussenden des Signals kann daher um diesen Zeitraum verzögert werden.
Im unteren Teilbild des Frequenzverlaufs des Sendesignals im Transmitter bezeichnet der Zeitraum T5 die Verzögerung, welche durch den Transmitter und teilweise durch das Basisband hervorgerufen wird. T5 setzt sich dabei zusammen aus den Zeiträumen T1' und T2. T1' entspricht dem Zeitraum T1. T2 ist die Verzögerung aufgrund der Signalkette zwischen Basisband und Transmitter. Wie zu erkennen ist der Punkt P1 nun um den Zeitbetrag T2 verschoben. Zusätzlich ist jedoch das Sendesignal des Transmitters um eine weitere Symboldauer T6 gegenüber dem Basisbandsignal verzögert. Diese Symboldauer T6 entspricht der eingestellten Verzögerung im I/Q-Digitaladapter und beträgt die Hälfte des Synchronisationsfensters T4. Durch die Verzögerung ist das Ausgangssignal des digitalen Modulators bzgl. des analogen Basisbandsignals zeitlich verschiebbar, ohne eine entsprechende Verschiebung des Ausgangssignals des Transmitters zu erhalten. Laufzeitschwankungen im Sendepfad können so minimiert. werden.
In 4 sind die einzelnen Verfahrensschritte nochmals dargestellt. Nach einlegen eines analogen Signals mit der ersten und der zweiten Komponente in Schritt 1 und dem anschließenden Umwandeln in ein digitales Signal in Schritt 2 erzeugt der Signalprozessor in Schritt 3 einen kontinuierlichen Datenstrom. Bei Eintreten eines Synchronisationsereignisses, das vom Signalprozessor detektiert wird, erzeugt dieser ein Synchronisationssignal und gibt es an seinen Ausgang aus. Ab diesem Zeitpunkt werden in Schritt 4 die am Datenausgang des Signalprozessors bereitgestellten Symbole in einer Speichereinheit abgelegt. Nach einer einstellbaren Verzögerung werden diese in Schritt 5 synchron am Ausgang des I/Q-Digitaladapters bereitgestellt.
Der erfindungsgemäße I/Q-Digitaladapter ermöglicht somit eine Kompatibilität zu dem aktuellen definierten Industriestandard der analogen I/Q-Schnittstelle einer Basisbandeinheit. Dadurch wird ein Anschluß eines digitalen Modulators an die analoge Schnittstelle möglich. Der implementierte Synchronisationsalgorithmus erlaubt ein zeitliches Verschieben der Basisbandsignale in einem Fenster abhängig von der Speichertiefe der Speichereinheit. Das Ausgangssignal des Transmitters realisiert durch den digitalen Modulator wird nicht entsprechend der analogen Basisbandsignalverschiebung beeinflusst. Dadurch bietet er einen fixen Zeitbezug in Bezug auf das Ausgangssignal des Transmitters. Die hier vorgestellte Ausführungsform ist nicht zu der Verwendung für den GSM-Mobilfunkstandard beschränkt. Jeder Standard, dessen Modulationsart bekannt ist, kann verwendet werden, solange der Signalprozessor das analoge Basisbandsignal demodulieren kann und die Datensymbole mit einer einstellbaren Verzögerungszeit an den digitalen Modulator weitergereicht werden.

1: I/Q-Digitaladapter
2: Analog-Digital-Wandler-Einheit
3: Signalprozessoreinheit
4: Umwandler
5: Signalprozessor
6: Verzögerungseinheit
7: Taktgenerator
8: Flipflop
9: Schieberegisterzellen
10: Adresseinheit
11: Multiplexer
211, 212: Analog-Digital-Wandler
51: Synchronisationsausgang
52: Datenausgang
82: Dateneingang
71, 81: Taktsignaleingang
72: Taktsignalausgang
83: Datenausgang
61: Ausgang
62: Steuereingang
95: Basisbandeinheit
96: Lokaloszillator
97: digitaler Modulator
I, IX, Q, QX: Basisbandsignale
DI, DQ: digitale Basisbandsignale
Sync: Synchronisationssignal
Sym: Datensymbole
TXB: Datensymbole
SD: Auslesesignal
T1, T1', T2, T5, T6: Verzögerungszeit
TX: Sendeslot

Claims

Schnittstellenvorrichtung zur Kopplung eines Signalausgangs mit einem Signaleingang, umfassend: – eine Analog-Digital-Wandlereinheit (2) mit einem Eingang für ein analoges Signal mit einer ersten Komponente (I, IX) und einer zweiten Komponente (Q, QX) und mit einem Ausgang für ein wertdiskretes Signal mit einer ersten Komponente (DI) und einer zweiten Komponente (DQ), wobei das analoge Signal ein Datensymbol gemäß einer Kodierung repräsentiert; – eine Signalprozessoreinheit (3), die an den Ausgang der Analog-Digital-Wandlereinheit (2) angeschlossen und zur Abgabe des durch das analoge Signal repräsentierten Datensymbols (Sym) an einen Ausgang (52) der Signalprozessoreinheit (3) ausgebildet ist; dadurch gekennzeichnet, dass – die Signalprozessoreinheit (3) einen Signalprozessor (5) mit einem Synchronisationsausgang (51) zur Abgabe eines Synchronisationssignals (Sync) bei Eintreten eines vorbestimmten eingangsseitig anliegenden Signals umfasst; – eine an den Ausgang (52) der Signalprozessoreinheit (3) angeschlossene Verzögerungseinheit (6) vorgesehen ist, die zu einer durch eine Verzögerungszeit verzögerten Bereitstellung des Datensymbols (TXB) an einen Ausgang (61) ausgebildet ist, wobei die Verzögerungszeit einstellbar ist, – ein Taktgenerator (7) zur Erzeugung eines synchronisierten Taktsignals vorgesehen ist, der dem Synchronisationsausgang (51) des Signalprozessors (5) nachgeschaltet und mit einem Taktsignaleingang (81A) der Verzögerungseinheit (6) gekoppelt ist.
Schnittstellenvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Verzögerungseinheit (6) eine Speichereinheit (9) zum Ablegen von zumindest zwei Datensymbolen umfasst.
Schnittstellenvorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Speichereinheit (9) eine Anzahl Speicherzellen zum Ablegen der zumindest zwei Datensymbole aufweist.
Schnittstellenvorrichtung nach einem der Ansprüche 2 bis 3, dadurch gekennzeichnet, dass die Speichereinheit (9) eine Anzahl Schieberegisterzellen umfasst.
Schnittstellenvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass einem Dateneingang (82A) der Verzögerungseinheit (6) eine Flip-Flopschaltung (8) nachgeschaltet ist, deren Datenausgang (83) mit einer Speichereinheit (9) gekoppelt ist.
Schnittstellenvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine maximale Verzögerungszeit in der Bereitstellung der Datensymbole am Ausgang (61) der Verzögerungseinheit von der Größe eines Speichers der Speichereinheit (9) abgeleitet ist.
Schnittstellenvorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass ein Steuereingang (62) der Verzögerungseinheit (6) mit einer Adresseinheit (10) verbunden ist, die zum Lesen eines Inhalts der Speichereinheit (9) und zur Bereitstellung des Inhalts der Speichereinheit (9) an einen Ausgang in Abhängigkeit eines Signals am Steuereingang (62) ausgebildet ist.
Schnittstellenvorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Signalprozessoreinheit (3) einen Signalprozessor (5) umfasst, der für eine Detektion einer Frequenzveränderung oder einer Änderung der Drehrichtung des Phasenwinkels eines eingangsseitig anliegenden Signals ausgebildet ist.
Schnittstellenvorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Taktgenerator (7) einen Referenzeingang (71) zur Zuführung eines Referenzsignals umfasst.
Schnittstellenvorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die von der Signalprozessoreinheit (5) abgegebenen Datensymbole (Sym) zumindest einen logischen Zustand bilden.
Verfahren zur Datenrückgewinnung und Synchronisation, umfassend die Schritte – Bereitstellen eines analogen Signals aus einer ersten Komponente (I, IX) und einer zweiten Komponente (Q, QX) mit darin kodierten Datensymbolen; – Erzeugen eines wertdiskreten Signals aus einer ersten Komponente (DI) und einer zweiten Komponente (DQ) mit darin kodierten Datensymbolen; – Erzeugen der dekodierten Datensymbole (Sym); – Erzeugen eines Synchronisationssignals (Sync) in Abhängigkeit eines bestimmten kodierten Datensymbols im analogen Signal; – Erzeugen eines Taktsignals in Abhängigkeit des Synchronisationssignals (Sync); – Ablegen der dekodierten Datensymbole (Sym) in der Speichereinheit in Abhängigkeit des erzeugten Taktsignals; – Auslesen der in der Speichereinheit (9) abgelegten Datensymbole mit einer einstellbaren Verzögerung und/oder einstellbarer Ausleserate.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Schritt des Erzeugens der kodierten Datensymbole die Schritte umfasst: – Wandeln des wertdiskreten Signals (DI, DQ) in ein zweites Signal, dessen Frequenz sich bei einer Änderung eines kodierten Datensymbols verschiebt; – Detektieren der Frequenz des zweiten Signals; – Erzeugen eines dekodierten Datensymbols (Sym) in Abhängigkeit der detektierten Frequenz.
Verwendung eine Schnittstellenvorrichtung nach einem der Ansprüche 1 bis 10 in einer Sendeeinrichtung zur Umwandlung analoger Basisbandsignale in digitale Signale für eine Zuführung zu einem digitalen Modulator.
Verwendung nach Anspruch 13, dadurch gekennzeichnet, dass die Sendeinrichtung zum Senden von Signalen mit einer Frequenzumtastung als Modulationsart ausgebildet ist.