DE2751021B2

DE2751021B2 - Synchronisierschaltung für eine Oszillatorschaltung

Info

Publication number: DE2751021B2
Application number: DE2751021A
Authority: DE
Inventors: Felix Thalwil Aschwanden (Schweiz)
Original assignee: RCA Corp
Current assignee: RCA Licensing Corp
Priority date: 1976-11-15
Filing date: 1977-11-15
Publication date: 1979-12-06
Also published as: DE2751021A1; CA1088636A; DE2751021C3; US4092672A; IT1087050B; NL7712506A; FR2371090B1; JPS5915219B2; JPS5362450A; FR2371090A1

Description

Die Erfindung betrifft eine Synchronisierschaltung, wie sie im Oberbegriff des Anspruchs 1 vorausgesetzt ist.

Aus der US-PS 38 98 579 ist eine Oszillatorschaltung bekannt, bei welcher das Ausgangssignal eines Bezugsoszillators einem Eingang einer Phasenvergleichsschaltung zugeführt wird, deren Ausgangssignal über eine Filterschaltung dem Steuereingang eines steuerbaren Oszillators zugeführt wird. Das Ausgangssignal dieses letztgenannten Oszillators wird über einen einstellbaren Frequenzteiler auf den zweiten Eingang der Phasenvergleichsschaltung gegeben, und man erreicht auf diese Weise, daß am Ausgang des steuerbaren Oszillators eine hochfrequente Ausgangsschwingung abgenommen werden kannn, deren Phasenlage in einem festen Verhältnis zur wesentlich niedrigerfrequenten Schwingung des Bezugsosziliators steht.

Es gibt zahlreiche Anlagen mit einem solchen Hauptoder Steueroszillator, welcher die Bezugsfrequenz für die Ableitung auch mehrerer Sekundärfrequenzen liefert. Als Beispiel hierfür seien Fernsehgeräte erwähnt, bei denen ein auf relativ hoher Frequenz schwingender Hauptoszillator mit Frequenzteilern gekoppelt ist, um die Horizontal- und die Vertikalsynchronisiersignale zu erzeugen, die bezüglich Frequenz und Phase mit dem Hauptoszillator synchronisiert sind. Solche Hauptoszillatoren zur Erzeugung eines Bezugssignals sind gewöhnlich thermostabilisiert oder temperaturkompensiert und arbeiten dann mit optimaler Genauigkeit auf einer Festfrequenz, die in einem begrenzten Justierbereich in der Größenordnung von ±5 · 10~⁶ einstellbar ist.

In der Praxis können auch mehrere Hauptoszillatoren über einen Synchronisiermechanismus innerhalb eines Systems kombiniert sein, und müssen dann bezüglich Phase und Frequenz miteinander synchronisiert werden. Diese Arbeitsweise bezeichnet man als »Genlock«-Betrieb: Hierbei benutzt man ein externes Signal, im allgemeinen ein Signal mit niedriger Frequenz (im Falle eines Fernsehgeräts z. B. die Horizontalfrequenz), das von einem Bezugsoszillator abgeleitet wird, um die verschiedenen Hauptoszillatoren zu Synchronisieren.

ίο Ein Phasendetektor in der Regelschleife jedes Hauptoszillators vergleicht die vom betreffenden Hauptoszillator abgeleitete Sekundärfrequenz (z. B. das horizontalfrequente Signal) mit dem externen System-Bezugssignal, welches im wesentlichen die gleiche Frequenz hat Bei einer Phasendifferenz zwischen den beiden Eingangssignalen des Phasendetektors erzeugt dieser ein Fehlersignal, das auf einen Steuereingang des lokalen Hauptoszillators gekoppelt wird, um dessen Ausgangssignal in Phase mit dem externen Bezugssignal zu bringen, so daß der lokale Hauptoszillator synchronisiert wird. Falls dia Phasendifferenz zwischen dem Lokaloszillator und der Bezugsfrequenz des Systems relativ groß ist, kann unter Umständen eine beträchtliche Zeit vergehen (z. B. bis zu 60 Sekunden), bevor alle Sekundärfrequenzen synchronisiert sind. Dieser Zeitverzug ist dadurch bedingt, daß die Ausgangsfrequenz des Hauptoszillators relativ stark heruntergestellt werden muß, um die niedrigere Sekundärfrequenz zu erzeugen, und daß der Stellbereich des Hauptoszillators normalerweise begrenzt ist

Übliche Maßnehmen zur Verkürzung der für die Synchronisierung eines lokalen Hauptoszillators benötigten Zeit erfordern im allgemeinen die Verwendung von zwei oder mehr externen Bezugssignalen. So wird

z. B. in einem bekannten System (RCA Broadcast Equipment, lB-33 073) ein erstes Bezugssignal mit einer bei einer oder nahe der Ausgangsfrequenz des lokalen Hauptoszillators liegenden Frequenz dazu verwendet, den lokalen Hauptoszillator zu korrigieren, während ein zweites Bezugssignal einer nidrigeren Sekundärfrequenz dazu herangezogen wird, die für die Ableitung der niedrigeren Sekundärfrequenz dienende Frequenzteilerschaltung zurückzustellen. Der beträchtliche Frequenzunterschied zwischen den beiden (oder mehreren) externen Bezugssignalen kann jedoch zu einer wesentlichen Zeit- und Phasenversetzung des Ausgangssignals der niedrigeren Sekundärfrequenz führen, je nachdem, welchen Zählerstand die Frequenzteilerschaltung zum Zeitpunkt der versuchten Rücksetzung hat.

Aus der französischen Auslegeschrift 22 91638 ist eine Phasenregelschleife zur Regelung eines Oszillators aufgrund eines Bezugssignals bekannt, bei der die Einstellschaltung mit einer Eingangsschaltung für ein Synchronisierhilfssignal zur Rückstellung und Sperrung des in der Phasenregelschleife enthaltenen Frequenzteilers gekoppelt ist um auf diese Weise eine durch das Synchronisierhilfssignal bestimmte Anfangsphase beizubehalten. Eine Synchronisierung mehrerer Hauptoszillatoren ist dabei nicht vorgesehen.

Die Aufgabe der Erfindung besteht in der Angabe relativ einfacher Maßnahmen, welche eine Verkürzung der Synchronisierzeit mehrerer Hauptoszillatoren, die mit Frequenzteiler enthaltenden Phasenregelschleifen arbeiten, aufgrund eines gemeinsamen Bezugssignals erlauben.

Diese Aufgabe wird bei einer Schaltung nach dem Oberbegriff des Anspruchs 1 durch die im Kennzeichnungsteil des Anspruchs 1 angegebenen Merkmale

gelöst

Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Ein bevorzugtes Anwendungsgebiet sind Fernsehgeräte, bei denen dann der Hauptoszillator ein Ausgangssignal der Frequenz der Horizontalablenkung und der Frequenzteiler ein Ausgangssignal der Frequenz der Vertikalablenkung liefert

Die Erfindung wird nachstehend an einem At:sführungsbeispiel anhand von Zeichnungen näher erläutert

F i g. 1 ?eigt in Blockform eine Schaltungsanordnung für einen Hauptoszillator;

F i g. 2a bis 2f zeigen Wellenformen zur Veranschaulichung des Betriebs der Anordnung nach F i g. 1.

In der Anordnung nach Fig. 1 ist ein Spannungsgesteuerter Hauptoszillator (spannungsgesteuerter Kristalloszillator) 10 vorgesehen, der unter Steuerung durch eine zwischen einem Potential V und einem Bezugspotential (Masse) eingestellte Vorspannung 8 auf einer Festfrequenz schwingt Der Ausgang des HauptoszilJators ist mit einer Ausgangsklemme (Oszi)la toraus ging) und mit dem Eingang einer Teilerschaltung 12 verbundea Die Teilerschaltung 12 ist in an sich bekannter Weise ausgelegt, um die Ausgangsfrequenz des Hauptoszillators 10 durch eine gewünschte Zahl η zu teilen, die von der für den Hauptoszillator 10 gewählten Festfrequenz und der gewünschten niedrigeren Sekundärfrequenz abhängt In einem Typischen Ausführungsbeispiel, das für die SECAM-Fernsehnorm ausgelegt ist, schwingt der Hauptoszillator 10 auf einer Frequenz von 4 406 250 Hz, wobei η gleich 282 und die niedrigere Sekundärfrequenz gleich 15 625Hz (die gewünschte Horizontal- oder Zeilenfrequenz) ist. Der Ausgang der Teilerschaltung 12 ist mit dem einen Eingang eines Phasendetektors 14 gekoppelt und außerdem über einen Schalter S₂ mit einer Ausgangsklemme 30 verbunden, wo das Ausgangssignal der Teilerschaltung als lokaler Horizontal-Zeitbezug (Wellenform 2f) entnommen werden kann. In der Genlock-Betriebsart wird ein Genlock-Steuersignal auf einen Eingang31 eines UND-Gliedes 22 gekoppelt. Wenn das externe Horizontalsignal, auf das die Synchronisierung erfolgen soll, auf die Klemme 33 gegeben wird, dann wird ein dazu in Relation stehendes Steuersignal auf die andere Eingangsklemme 32 des UND-Gliedes 22 gekoppelt. Das Ausgangssignal des UND-Gliedes 22 in Form eines Pegelsprungs (bei U in der Wellenform 2a) ist ein Umschalt-Steuersignal, das die (lediglich schematisch dargestelken) Schalter S\ und S₂ in die Position EATbringt und außerdem einen monostabilen Multivibrator 20 triggert (U, in der Wellenform 2b). Das Ausgangssignal des Multivibrators 20 wird auf den Setzeingang eines RS-Flipflops 18 gekoppelt. Das Signal vom (^-Ausgang des Flipflops 18 (U-h in F i g. 2c) wird auf den Rücksetzeingang der Teilerschaltung 12 gegeben, um die Teilerschaltung auf einen Zählerstand 0 zurückzustellen und dan it die Erzeugung des Horizontal-Zeitbezugssignals von der Teilerschaltung 12 zu unterbrechen (u,— h in der Wellenform 2d).

Das an der Klemme 33 zugeführte externe Synchronbezugssignal (Wellenform 2f) wird auf den anderen Eingang des Phasendetektors 14 gegeben und außerdem über den Schalter Sj an die Klemme 30 geliefert. Wie oben beschrieben, erzeugt der Phasendetektor 14 ein Steuersignal, das ein Maß für die Phasendifferenz zwischen dem intern erzeugte« Signal (d. h. dem Ausgangssignal der Teilerschaltung 12) und dem von außen zugeführten externen Bezugssignal ist Da jedoch der Steuereingang des Hauptoszülalors 10 jetzt miuels des Schalters Si über ein Tiefpaßfilter 16 mit dem Ausgang des Phasendetektors 14 in Verbindung steht und die Teilerschaltung 12 durch das ihrem Rücksetzeingang vom Ausgang des Flipflops 18 zugeführte Steuersignal auf dem Zählwert 0 gehalten wird,

ίο empfängt der eine Eingang des Phasendetektors den Wert 0, und die Folge ist eine Undefinierte Steuerspannung am Steuereingang des Hauptoszillators. Mit dem Auftreten des unmittelbar nächsten externen Horizontal-Teitimpulses fe in Fig.2e), der an der Ausgangsklemme 30 erscheint wird das Flipflop 18 zurückgesetzt worauf an seinem (^-Ausgang ein niedriges Potential erscheint (t₅ in Fig.2c) und die Teilerschaltung 12 wiederum aktiviert wird. Wenn die Teilerschaltung ihren vorgegebenen Zählerstand erreicht hat, gibt sie ihren Ausgangsimpuls ab (ti in F i g. 2d), der dem offenen Eingang des Phasendetektors 14 ^ugeführl wird. Da das Maß der Frequenzänderung des Hauptoszillators 10 nur gering ist liegt dieser erste Ausgangsimpuls zeitlich ziemlich dicht an der Kette der externen Horizontalzeitimpulse, die den Zählbetrieb in der Teilerschaltung 12 ausgelöst hat Der Phasendetektor 14 empfängt als die beiden zu vergleichenden Signale nun einen externen Impuls (ti in Fig. 2ε) und einen Ausgangsimpuls der Teilerschaltung (ti in Fig.2d). Die Lage des Teiler-Ausgangsimpulses beim Zeitpunkt tj in der Wellenform 2d zeigt an, daß der Hauptoszillator 10 während des Fehlens eines vom Phasendetektor 14 kommenden Steuersignals zu langsam gelaufen ist. Der Phasendetektor 14 bildet aus seinen beiden eben genannten Eingangssignalen ein Steuersignal für den Steuereingang des Hauptoszillators 10, das den Oszillator 10 beschleunigt. Der unmittelbar nächste Ausgangsimpuls von der Teilerschaltung 12 (tg in F i g. 2d) erscheint im dargestellten Fall zu früh, aber

wiederum sehr dicht am richtigen externen Horizontal-Zeitimpuls (t₉ in Fig.2e). Der Phasendetektor macht wiederum den Phasenvergleich, und der nächste externe Horizontal-Zeitimpuls zum Zeitpunkt f|₀ in Fig.2e zeigt, daß Teiler-Ausgangssignal (Wellenform 2d) zum Zeitpunkt t\₀ und das an der Klemme 30 erscheinende Ausgangssignal (Wellenform 2f) zum Zeitpunkt r_l0 synchron sind. Die benötigte Zeit für die volle Synchronisierung des Ausgangssignals des Hauptoszillators und des Signals der sekundären Frequenz hat also

so nur so kurz wie 2 bis 3 Zählzyklen der Teilerschaltung 12 gedauert, d. h. die zur Phasensyncrtronisierung erforderliche Zeit ist auf ein Minimum reduziert worden, und die durch die sehr unterschiedlichen Frequenzen angesteuerten externen Schaltungen haben kaum oder keinerlei Störung erfahren.

Die Erfindung wurde vorstehend an einem Ausführungsbeispiel erläutert, das sich auf die Synchronisierung der Horizontalfrequenz mit einem an der Klemme 33 zugeführten externen Horizontaisignal bezieht.

Jedoch lassen sich die Ausgangssignale des Oszillators 10 und die an der Klemme 30 erhaltenen Ausgangssignale auch mit beliebigen anderen extern zugeführten Signalen synchronisieren, zum Beispiel auch mit einem exurn zugeführten Signal der Frequenz der Vertikalablenkung.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Synchronisierschaltung für eine Oszillatorschaltung, welche unter Steuerung durch ein einziges externes Bezugssignal gleichzeitig mindestens zwei Ausgangssignale erheblich verschiedener Frequenz liefert und einen regelbaren Hauptoszillator, einen diesem nachgeschalteten Frequenzteiler, an den eine Einstellschaltung angeschlossen ist, und eine Phasenvergleichsschaltung aufweist, deren einem Eingang das Ausgangssignal des Frequenzteilers und deren anderem Eingang das mit diesem im wesentlichen frequenzgleiche externe Bezugssignal zugeführt wird und die ein dem Phasenunterschied zwischen diesen Signalen entsprechendes Regelsignal liefert, welches über eine Koppelschaltung dem Regeleingang des Hauptoszillators zur Regelung des Ausgangssignals des Frequenzteilers auf Phasenübereinstimmung mit dem externen Bezugssignal zugeführt wird, dadurch gekennzeichnet, daß die Einstellschaltung (18, 20) mit einer Eingangsschaltung (22) für ein Synchronisierhilfssignal zur Rückstellung und Sperrung des Frequenzteilers (12) gekoppelt und derart ausgebildet ist, daß sie beim ersten Auftreten des externen Bezugssignals nach Anlegen des Synchronisiersignals den Frequenzteiler (12) freigibt

2. Synchronisierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einstellschaltung einen monostabilen Multivibrator (20) und ein RS-Fiipfiop (18) aufweist.