DE3210279A1 - Horizontale abtastfrequenz-multiplizierschaltung mit einem phasenregelkreis - Google Patents

Horizontale abtastfrequenz-multiplizierschaltung mit einem phasenregelkreis

Info

Publication number
DE3210279A1
DE3210279A1 DE19823210279 DE3210279A DE3210279A1 DE 3210279 A1 DE3210279 A1 DE 3210279A1 DE 19823210279 DE19823210279 DE 19823210279 DE 3210279 A DE3210279 A DE 3210279A DE 3210279 A1 DE3210279 A1 DE 3210279A1
Authority
DE
Germany
Prior art keywords
signal
frequency
horizontal scanning
output
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823210279
Other languages
English (en)
Other versions
DE3210279C2 (de
Inventor
Kenji Iwai Ibaraki Kaneko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Publication of DE3210279A1 publication Critical patent/DE3210279A1/de
Application granted granted Critical
Publication of DE3210279C2 publication Critical patent/DE3210279C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/932—Regeneration of analogue synchronisation signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Signal Processing For Recording (AREA)

Description

Victor Company of Japan, Ltd., Yokohama-City, Japan
Horizontale Abtastfreguenz-Multiplizierschaltung mit einem Phasenregelkreis
Die Erfindung betrifft eine horizontale Abtastfrequenz-Multiplizierschaltung gemäß dem Oberbegriff des Anspruchs 1. Sie befaßt sich insbesondere mit einer horizontalen Abtastfrequenz-Multiplizierschaltung, die synchron in Phase mit einem horizontalen Synchronisiersignal in einem zusammengesetzten Synchronisiersignal ist, um ein. Signal mit einer Frequenz zu erhalten, die ein Vielfaches der horizontalen Abtastfrequenz beträgt und einen Schaltungsaufbau hat, der die herzustellende Schaltung in Form einer integrierten Schaltung erleichtert.
Wenn im allgemeinen ein. Adreßsignal eines' Impulskodemodulations(PCM)-Signalformats auf ein sich drehendes Aufzeichnungsmedium zusammen mit einem Videosignal aufgezeichnet wird, wird dieses Adreßsignal in einem horizontalen Zwischenraumzeitabschniti; mit einer vorbestimmten Reihenfolge (vorbestimmten Stellenbeziehung) von einer Ausgangsstellung jedes Halbbildes des Videosignals aufgezeichnet. · Wenn außerdem ein Signal durch Rundfunk ausgesendet wird, in welchem ein Signal zur Zeichendarstellung mit dem Videosignal vervielfacht ist, wird beispielsweise das Impulskodemodulationssignal (PCM) mit der Zeichenbeschreibung in den horizontalen Zwischenraumzeitabschnitt des Videosignals eingesetzt. Bei der Wiedergabe, der Aufzeichnung oder beim übertragen des eingesetzten Videosignals mit dem obigen PCM-Signal ist es notwendig, ein Signal mit einer Frequenz zu erhalten, das ein Vielfaches der horizontalen Abtastfrequenz beträgt. Dementsprechend wird eine horizontale Abtastfrequenz-Multiplizierschaltung verwendet.
Bei der üblichen horizontalen Abtastfrequenz-Multiplizierschaltung wird ein zusammengesetztes Synchronisiersignal einem ersten monostabilen Multivibrator zugeführt/ in dem das zusammengesetzte Synchronisiersignal in eine Impulsserie mit einer Impulsbreite umgewandelt wird, die einem Abstand zwischen dem Ansteigen oder Fallen im horizontalen Synchronisiersignal innerhalb des zusammengesetzten Synchronisiersignals und einer Lage von etwa 3H/4 (H zeigt einen horizontalen Abtastzeitabschnitt an) vom Ansteigen oder Fallen im horizontalen Synchronisiersignal entspricht, und eine Folgefrequenz hat, die der horizontalen Abtastfrequenz gleich ist. Die so erhaltene Impulsserie wird einem zweiten monostabilen Multivibrator zugeführt, von dem eine weitere Impulsserie mit einer horizontalen Abtastfrequenz f„ erhalten wird. Die vom zweiten monostabilen Multivibrator erhaltene Impulsserie entspricht weder einem Ausgleichssignal noch einem vertikalen Synchronisiersignal im zusammengesetzten Synchronisiereingangssignal, sondern nur dem horizontalen Synchronisiersignal. Die obige Impulsserie mit der Frequenz f„ wird
JtI
einem Phasenregelkreis (PLL) zugeführt. Der Phasenregelkreis (PLL) umfaßt einen spannungsgesteuerten Oszillator (VCO), der bei einer Frequenz Nf (N ist eine ganze Zahl) schwingt; einen Frequenzteiler zur Frequenzteilung einer Ausgangsoszillationsfrequenz des spannungsgesteuerten Oszillators (VCO), und einen Phasenvergleicher zum Phasenvergleich des Ausgangs des zweiten monostabilen Multivibrators und einen Ausgang des Frequenzteilers, um ein Ausgangsfehlersignal dem VCO zuzuführen und die Oszillationsfrequenz des VCO zu steuern. Ein Signal mit einer Frequenz NfN, die dem N-fachen der horizontalen Abtastfrequenz f„ entspricht, wird damit vom spannungsgesteuerten Oszillator (VCO) erhalten.
.Der monostabile Multivibrator umfaßt im allgemeinen jedoch einen Kondensator und einen variierbaren Trimmerwiderstand zur Feineinstellung der Zeitkonstanten. Wenn daher die beschriebene Schaltung als Ganzes in Fornv einer integrierten Schaltung herzustellen ist, müssen der Kondensator und der variierbare Widerstand außerhalb der integrierten Schaltung vorgesehen sein. Dies bedeutet, daß die Zahl der Stifte der integrierten Schaltung erhöht werden muß. Die übliche horizontale Abtastfrequenz-Multiplizierschaltung hat daher den Nachteil, daß sie als integrierte Schaltung nicht herstellbar ist. Da die genannte Feineinstellung während des Herstellungsverfahrens durchzuführen ist, ist die Herstellung einer solchen Schaltung zeitaufwendiger .
Der Erfindung liegt daher die Aufgabe zugrunde, eine horizontale Abtastfrequenz-Multiplizierschaltung vorzuschlagen, mit der die genannten Nachteile überwunden werden.
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.
Gemäß der Erfindung wird insbesondere eine horizontale Abtastfrequenz-Multiplizierschaltung vorgeschlagen, die nur einen Flip-Flop, einen Zähler, und einen Phasenregelkreis aufweist, der mit der Phase eines horizontalen Synchronisiersignals in einem zusammengesetzten Synchronisiersignal synchronisiert ist, um ein Signal mit einer Frequenz zu erhalten, welche ein Vielfaches der horizontalen Abtastfrequenz beträgt. Gemäß der erfindungsgemäßen Schaltung kann die horizontale Abtastfrequenz-Multiplizierschaltung leicht in Form einer integrierten Schaltung hergestellt werden, da ein monostabiler Multivibrator nicht wie bei einer üblichen Schaltung verwendet wird. Die
Produktion für eine derartige Schaltung liegt damit höher, da Feineinstellungen während der Herstellung nicht vorzunehmen sind.
Eine weitere Aufgabe der Erfindung besteht darin, eine horizontale Abtastfrequenz-Multiplizierschaltung vorzuschlagen, in der eine Zählzeit T des Zählers einen Wert hat, bei dem die Zeitbasisabweichung berücksichtigt ist, die durch eine Jitterkomponente im horizontalen Synchronisiersignal verursacht wird, und einen Wert hat, der so nahe wie möglich einem Wert eines horizontalen Abtastzeitabschnittes entspricht. Die erfindungsgemäße Schaltung ist durch einen vertikalen Synchronisierimpuls oder einen Ausgleichsimpuls nicht beeinflußbar. Das Geräusch kann auf ein Maximum herabgesetzt werden..
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen
Fig. 1 ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen horizontalen Abtastfrequenz-Multiplizierschaltung und
Fig. 2A bzw. 2B Eingangs- und Ausgangssignale des in Fig. 1 gezeigten Flip-Flops.
Gemäß Fig. 1 wird ein zusammengesetztes Synchronisiersignal a, das in Fig. 2A gezeigt ist, einem eingestellten Anschluß S_ eines Flip-Flops 11 durch eine Eingangs- -. anschlußklemme 10 zugeführt. Dieses zusammengesetzte Synchronisiersignal a ist ein Synchronisiersignal, das von einem zusammengesetzten Videosignal abgetrennt ist, welches von einem Aufzeichnungsmedium, beispielsweise einem Magnetband, wiedergegeben wird. Wie in Fig. 2A gezeigt ist, besteht das zusammengesetzte Synchronisiersignal a aus einem horizontalen Synchronisiersignal HS, einem Ausgleichsimpuls EQ und einem vertikalen Synchronisiersignal VS. Die Fig. 2
zeigt einen vertikalen Zwischenraumzeitabschnitt und einen Teil in der Nähe des Zwischenraumzeitabschnitts des zusammengesetzten Synchronisiersignals a. . Der Flip-Flop wird durch das Ansteigen des horizontalen Synchronisiersignals HS im zusammengesetzten Synchronisiersignal a eingestellt, welches dem eingestellten Anschluß S_ zugeführt wird.
Ein Ausgang Q des Flip-Flops 11 wird einem Rückstellanschluß R des Zählers 12 zugeführt. Wenn der Flip-Flop 11 sich in einem zurückgestellten Zustand befindet, ist der Ausgang Q des Flip-Flops 11 auf einem höheren Wert, so daß der Zähler 12 den Zählvorgang beendet. Der gezählte Wert im Zähler 12 ist in diesem Zustand Null. Der Zähler beginnt daher einen Zählvorgang von Null, wenn das horizontale Synchronisiersignal HS der Eingangsanschlußklemme 10 zugeführt wird. Ein Signal hat eine Frequenz Nf , wobei N eine ganze Zahl größer 1 und f„ die horizontale Abtastfrequenz ist. In dieser Ausführungsform der Erfindung wird das Signal mit einer Frequenz Nf„ (N beispielsweise
455) , welches von einem spannungsgesteuerten Oszillator (VCO) 16 in einem Phasenregelkreis (PLL) 13 erhalten wird, einer Takteingangsanschlußklemme CLK des Zählers 12 zugeführt.
Der Zähler 12 zählt das Signal mit der Frequenz Nf „, das der Takteingangsanschlußklemme CLK zugeführt wird,
ti
und erzeugt einen gezählten Ausgang, wenn eine Zählzeit von T-Sekunden vergangen ist. Der so vom Zähler 12 erzeugte gezählte Ausgang wird der Rückstellanschlußklemme R des Flip-Flops 11 zugeführt. Wenn der Flip-Flop 11 zurückgestellt ist, wird der Zähler 12 durch den Ausgang Q des Flip-Flops 11 zurückgestellt, so daß der Zähler 12 den ZählVorgang entsprechend beendet. Die Zählzeit T des
Zählers 12 wird auf einen Wert in einem Bereich eingestellt, der durch die Bedingung H/2 T H (H bezeichnet einen horizontalen Abtastzeitabschnitt) erfaßt ist, so daß keine Einflüsse durch den Ausgleichsiiapuls EQ und das vertikale Synchronisiersignal VS eingeführt sind.
Wie beschrieben, wird der Flip-Flop 11 ein- und zurückgestellt, um ein in Fig. 2B gezeigtes Signal b zu erzeugen, das von einer Ausgangsanschlußklemme Q abgegeben wird. Das Signal b ist ein Impulsserie mit einer Impulsbreite T und einer Folgefreguenz, die der horizontalen Abtastfreguenz f„ entspricht. Das Signal b ist synchron
£1 —
in Phase mit dem horizontalen Synchronisiersignal HS, und ist eine Impulsserie, die zum Ausgleichsimpuls EQ oder zum vertikalen Synchronisiersignal VS keine Beziehungen hat.
Das Ausgleichsimpuls-Seriensignal b des Flip-Flops wird einem Phasenvergleicher 14 im Phasenregelkreis (PLL) zugeführt. Die Phasen des Signals b und ein Ausgangssignal eines 1/N-Freguenzteilers 17 werden mit dem Phasenvergleicher 14 verglichen. Das Ausgangssignal des spannungsgesteuerten Oszillators (VCO) 16 mit der Freguenz Nf wird in 1/N der ursprünglichen Frequenz bei einem 1/N-Freguenzteiler 17 freguenzgeteilt und dem Phasenvergleicher 14 als ein Signal mit einer Frequenz f„ zugeführt. Ein Ausgangsfehlersignal des Phasenvergleichers 14 wird dem spannungsgesteuerten Oszillator (VCO) 16 durch einen Tiefpaßfilter zugeführt, um die Oszillationsfreguenz des spannungsgesteuerten Oszillators (VCO) 16 zu regeln. Dementsprechend wird ein Ausgangssignal, das synchron in Phase mit dem horizontalen Synchronisiersignal HS im zusammengesetzten Eingangssynchronisiersignal a. ist und eine Frequenz Nf „ hat, die das N-fache der horizontalen Abtastfrequenz f„ beträgt, von einer Ausgangsanschlußklemme 18 erhalten.
Damit der Ausgleichsimpuls nicht durch das vertikale Synchronisiersignal VS und das gemischte Geräusch nicht durch ein Interval beeinträchtigt wird, in welchem das horizontale Synchronisiersignal HS nicht erhalten wird, ist es erforderlich, die Zählzeit T des Zählers 12 auf einen Wert einzustellen, der so nahe wie möglich am 1H-Intervall liegt. Wenn andererseits das zusammengesetzte Eingangssynchronisiersignal a jedoch ein Signal ist, das vom Videosignal abgetrennt ist, das von einem Aufzeichnungs— medium, beispielsweise einem Magnetband, wiedergegeben wird, weist das zusammengesetzte Synchronisiersignal a eine Jitterkomponente auf. Wenn es dementsprechend im voraus bekannt ist, daß das horizontale Synchronisiersignal um -^t von der Jitterkomponente abweicht, ist es beispielsweise erforderlich, die Zählzeit T auf einen Wert einzustellen, der kleiner als H - At ist. Im Hinblick hierauf ist es wünschenswert, die Zählzeit T auf einen Wert in einem Bereich H/2 < T < H und diesen Wert so nahe wie möglich auf einen Wert des 1H-Intervalls einzustellen, ohne daß dieser durch die Jitterkomponente beeinflußt wird.

Claims (5)

  1. Patentanwälte '::..-:
    Parkstraße 13
    Frankfurt a. M. 1
    10 140 ' Victor Company of Japan, Ltd., Yokohama-City, Japan
    Patentansprüche
    Q^ Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis, der einen spannungsgesteuerten Oszillator zum Erzeugen eines Signals mit einer Frequenz Nf (N ist als ganze Zahl größer 1), die das N-fache einer horizontalen Abtastfrequenz f beträgt; einem Frequenzteiler zur Frequenzteilung einer Ausgangssignalfrequenz des spannungsgesteuerten Oszillators; und einem Phasenvergleicher, der mit einem Ausgangssignal des Frequenzteilers versehen ist, um ein Ausgangsfehlersignal dem spannungsgesteuerten Oszillator zur Steuerung der Oszillationsfrequenz des spannungsgesteuerten Oszillators zuzuführen, wobei der spannungsgesteuerte Oszillator im Phasenregelkreis ein Signal mit einer Frequenz NfH erzeugt,
    15gekennzeichnetdurch einen Flip-Flop (11), dem ein horizontales Synchronisiersignal (HS) mit der horizontalen Abtastfrequenz (fH) zugeführt wird,- welcher durch dieses horizontale Synchronisiersignal (HS) einstellbar ist, wobei ein Ausgang Q des Flip-Flops (11) einem Phasenvergleicher (14) zum Phasenvergleich mit dem Ausgangssignal des Frequenzteilers (17) zugeführt wird; einen Zähler (12) , dem das andere Ausgangssignal Q des Flip-Flops (11) zugeführt wird, welcher durch dieses Ausgangssignal Q zurückgestellt wird, und dem das Ausgangssignal des spannungsgesteuerten Oszillators (16)
    im Phasenregelkreis (13) als Taktsignal zugeführt wird, um einen gezählten Ausgang immer dann zu erhalten, wenn das Taktsignal bei vorbestimmter Zählzeit T gezählt wird, um den gezählten Ausgang dem Flip-Flop (11) zur Zurückstellung zuzuführen.
  2. 2. Horizontale Abtastfrequenz-Multiplizierschaltung nach Anspruch 1,
    dadurch gekennzeichnet/ daß die Zählzeit T mit einem Wert aus der Bedingung H/2 <c T <.H wählbar ist, wobei H einen horizontalen Abtastzeitabschnitt darstellt.
  3. 3. Horizontale Abtastfrequenz-Multiplizierschaltung nach Anspruch 1,
    dadurch gekennzeichnet, daß das horizontale Synchronisiersignal (HS) aus einem zusammengesetzten Synchronisiersignal a zusammen mit einem vertikalen Synchronisiersignal (VS) und einem Ausgleichssignal (EQ) gebildet ist; und daß dem Flip-Flop (11) das zusammengesetzte Synchronisiersignal a_ zugeführt wird.
  4. 4. Horizontale Abtastfrequenz-Multiplizierschaltung nach Anspruch 3,
    dadurch gekennzeichnet, daß das zusammengesetzte Synchronisiersignal a ein Synchronisiersignal ist, das von einem zusammengesetzten Videosignal abtrennbar ist, welches von einem Aufzeichnungsträger wiedergegeben wird und eine Jitterkomponente aufweist; und daß die Zählzeit T des Zählers (12) auf einen Wert einstellbar ist, welcher dem 1H-Intervall so nahe wie möglich kommt, ohne dabei von der Jitterkomponente beeinflußt zu werden.
  5. 5. Horizontale Abtastfrequenz-Multiplizierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Flip-Flop (11), der Zähler (12) und der Phasenregelkreis (13) als integrierte Schaltung herstellbar sind.
DE3210279A 1981-03-20 1982-03-20 Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis Expired DE3210279C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56040553A JPS6051312B2 (ja) 1981-03-20 1981-03-20 水平走査周波数逓倍回路

Publications (2)

Publication Number Publication Date
DE3210279A1 true DE3210279A1 (de) 1982-09-30
DE3210279C2 DE3210279C2 (de) 1985-04-11

Family

ID=12583634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3210279A Expired DE3210279C2 (de) 1981-03-20 1982-03-20 Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis

Country Status (5)

Country Link
US (1) US4476490A (de)
JP (1) JPS6051312B2 (de)
DE (1) DE3210279C2 (de)
FR (1) FR2502435B1 (de)
GB (1) GB2098824B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3316192A1 (de) * 1982-05-06 1983-11-17 Victor Company Of Japan, Ltd., Yokohama, Kanagawa Horizontalablenkfrepuenzmultiplizierschaltung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59112770A (ja) * 1982-12-17 1984-06-29 Matsushita Electric Ind Co Ltd 水平同期パルス信号発生装置
US4636861A (en) * 1985-04-01 1987-01-13 Rca Corporation Two-loop line deflection system
US4639780A (en) * 1985-04-01 1987-01-27 Rca Corporation Television synchronizing apparatus
JPS61248676A (ja) * 1985-04-26 1986-11-05 Hitachi Ltd 弛張発振器
US4667159A (en) * 1985-06-10 1987-05-19 General Electric Company Method of, and apparatus for, minimizing magnetic resonance imaging artifacts due to power line interference
JPS61204038U (de) * 1985-06-12 1986-12-22
JPS61206995U (de) * 1985-06-17 1986-12-27
US4694326A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency
US4694327A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop
US4686560A (en) * 1986-05-30 1987-08-11 Rca Corporation Phase locked loop system including analog and digital components
US4700217A (en) * 1986-08-05 1987-10-13 Rca Corporation Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal
JPS63125471U (de) * 1987-02-09 1988-08-16
US4802009A (en) * 1987-07-13 1989-01-31 Rca Licensing Corporation Digitally controlled phase locked loop system
US4791488A (en) * 1987-08-12 1988-12-13 Rca Licensing Corporation Line-locked clock signal generation system
US5223931A (en) * 1990-03-26 1993-06-29 Thomson Consumer Electronics, Inc. Synchronized scanning at horizontal frequency
US5329367A (en) * 1990-03-26 1994-07-12 Thomson Consumer Electronics, Inc. Horizontal blanking
EP0454153B1 (de) * 1990-04-27 1998-07-01 Sanyo Electric Co., Ltd. Synchronisierschaltung
JPH04183074A (ja) * 1990-11-16 1992-06-30 Matsushita Electric Ind Co Ltd 水平同期検出装置
JPH05207327A (ja) * 1992-01-27 1993-08-13 Mitsubishi Electric Corp 水平同期回路
JP2002251294A (ja) * 2001-02-23 2002-09-06 Nec Corp ２重化交絡方式及び２重化交絡装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532810A (en) * 1967-09-07 1970-10-06 Rca Corp Digital logic circuit for deriving synchronizing signals from a composite signal
DE2751021B2 (de) * 1976-11-15 1979-12-06 Rca Corp., New York, N.Y. (V.St.A.) Synchronisierschaltung für eine Oszillatorschaltung
DE2946106A1 (de) * 1978-11-17 1980-05-22 Tektronix Inc Digitaler synchronisiersignalerzeuger mit veraenderlicher impulsbreite
US4232339A (en) * 1978-09-08 1980-11-04 Harris Corporation Television signal horizontal interval timing reconstruction system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH566089A5 (de) * 1973-12-20 1975-08-29 Hasler Ag
JPS5923496B2 (ja) * 1977-08-25 1984-06-02 富士通株式会社 タイミング抽出方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532810A (en) * 1967-09-07 1970-10-06 Rca Corp Digital logic circuit for deriving synchronizing signals from a composite signal
DE2751021B2 (de) * 1976-11-15 1979-12-06 Rca Corp., New York, N.Y. (V.St.A.) Synchronisierschaltung für eine Oszillatorschaltung
US4232339A (en) * 1978-09-08 1980-11-04 Harris Corporation Television signal horizontal interval timing reconstruction system
DE2946106A1 (de) * 1978-11-17 1980-05-22 Tektronix Inc Digitaler synchronisiersignalerzeuger mit veraenderlicher impulsbreite

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Eiden-Handbuch, Japan, 1976 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3316192A1 (de) * 1982-05-06 1983-11-17 Victor Company Of Japan, Ltd., Yokohama, Kanagawa Horizontalablenkfrepuenzmultiplizierschaltung

Also Published As

Publication number Publication date
FR2502435B1 (fr) 1994-01-07
DE3210279C2 (de) 1985-04-11
GB2098824A (en) 1982-11-24
JPS6051312B2 (ja) 1985-11-13
GB2098824B (en) 1984-09-26
US4476490A (en) 1984-10-09
JPS57154983A (en) 1982-09-24
FR2502435A1 (fr) 1982-09-24

Similar Documents

Publication Publication Date Title
DE3210279A1 (de) Horizontale abtastfrequenz-multiplizierschaltung mit einem phasenregelkreis
DE2823635C2 (de)
DE3316192C2 (de) Horizontalablenkfrequenzmultiplizierschaltung
DE2907527A1 (de) Servomechanismus zur steuerung der antriebsgeschwindigkeit und stellung eines angetriebenen organs, insbesondere zur synchronisierung der drehgeschwindigkeit und stellung eines drehmagnetkopfes gegenueber einem magnetband
EP0177076A1 (de) Schaltungsanordnung zum Ableiten digitaler Farbsignale aus einem analogen Fernsehsignal
DE3040909A1 (de) Phasengeregelte oszillatorschaltung
DE2500812A1 (de) Schaltungsanordnung zur korrektur von zeitbasisfehlern
DE3333019A1 (de) Synchronisierschaltung
DE69300291T2 (de) Frequenzregelschleife.
DE2711952C2 (de) Phasenregelschaltung für einen wechselnder Belastung ausgesetzten Antriebsmotor, insbesondere eines Videomagnetbandgeräts
DE3720395C2 (de)
DE602004010336T2 (de) Digitale Phasenregelschleife
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE19709770B4 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE69221419T2 (de) Digitaler Oscillator und Farbhilfsträger Demodulationsschaltung
DE1942834C3 (de) Schaltungsanordnung zur Lieferung eines kontinuierlichen Ausgangssignals mit einem frequenzsteuerbaren Oszillator
DE2844136C2 (de)
DE2848881A1 (de) Fernsehempfaenger mit automatischer phasenregelung
DE2730368C2 (de) Bezugssignalgenerator für die Erzeugung einer Anzahl von eine bestimmte Phase und Frequenz aufweisenden Impulsen
WO1985002731A1 (en) Phase regulation circuit
DE69531913T2 (de) Synchronisierungsschaltung
DE1412718B1 (de) Magnetbandsystem zur Wiedergabe eines aufgezeichneten Farbfernsehsignals
DE2821774A1 (de) Synchronisationssignalgenerator
DE3017908C2 (de) Phasenregelschaltung für den Oszillator eines Fernsehgerätes
DE3445467C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee