DE3316192A1

DE3316192A1 - Horizontalablenkfrepuenzmultiplizierschaltung

Info

Publication number: DE3316192A1
Application number: DE19833316192
Authority: DE
Inventors: Kenji Iwai Ibaraki Kaneko
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1982-05-06
Filing date: 1983-05-04
Publication date: 1983-11-17
Also published as: GB8312266D0; KR840005000A; NL8301573A; KR860000089B1; GB2120479B; JPS6337550B2; DE3316192C2; FR2526619A1; FR2526619B1; GB2120479A; US4520394A; JPS58191573A

Description

— 5 —
VICTOR COMPANY OF JAPAN, LTD., Yokohama, Japan

Horizontalablenkfrequenzmultiplizierschaltung

Die Erfindung bezieht sich auf eine Horizontalablenkfrequenzmultiplizierschaltung nach dem Oberbegriff des Patentanspruchs 1.

Wenn ein Adressensignal eines pulscodemodulierten Signals (PCM-Signals) zusammen mit einem Videosignal auf einem rotierenden Aufzeichnungsträger aufgezeichnet wird, wird dieses Adressensignal in einer Horizontalaustastperiode aufgezeichnet, die eine vorbestimmte Lage in bezug auf den Anfang jedes Teilbildes des Videosignals hat. Wenn ferner eine drahtlose Übertragung eines Signals erfolgt, indem ein Signal zur Sichtdarstellung von Zeichen mit dem Videosignal gemultiplext (zeitlich verschachtelt gemischt) ist, wird das PCM-Signal, das die Zeichen darstellt, in die Horizontalaustastperiode des Videosignals eingefügt. Bei der Aufzeichnung, Wiedergabe oder Übertragung des Videosignals, in das das erwähnte PCM-Signal eingefügt ist, muß ein Signal erzeugt werden, dessen Frequenz ein Vielfaches der Horizontalablenkfrequenz ist. Hierfür wird eine Horizontalablenkfrequenzmultiplizierschaltung verwendet.

Bei einer herkömmlichen Horizontalablenkfrequenzmultiplizierschaltung wird ein zusammengesetztes Synchronisiersignal einem ersten monostabilen Multivibrator zugeführt, durch den das zusammengesetzte Synchronisiersignal in eine Impulsfolge mit einer Impulsbreite umgesetzt wird, die dem Abstand einer Vorderflanke (oder Rückflanke) des Horizontalsynchronisiersignals in dem zusammengesetzten Synchronisiersignal von einem Punkt entspricht, der etwa 3H/4 (wobei H die Dauer ei-

ner Horizontalablenkperiode bezeichnet) von dieser Vorderflanke (oder Rückflanke) des Horizontalsynchronisiersignals entfernt liegt, wobei die Folgefrequenz dieser Impulsfolge gleich der Horizontalablenkfrequenz ist. Die auf diese Weise gebildete Impulsfolge wird einem zweiten monostabilen Multivibrator zugeführt, der sie in eine weitere Impulsfolge mit einer Frequenz umsetzt, die gleich einer Horizontalablenkfrequenz f ist. Die durch den zweiten monostabilen Multivibrator erzeugte Impulsfolge spricht nicht auf einen Ausgleichimpuls oder ein Vertikalsynchronisiersignal in dem eingegebenen zusammengesetzten Synchronisiersignal an, sondern lediglich auf das Horizontalsynchronisiersignal. Diese Impulsfolge mit der Frequenz f_H wird einem phasenstarren Frequenzregelkreis (PLL = phase-lockedloop) zugeführt. Der PLL enthält einen spannungsgesteuerten Oszillator (VCO = voltage controlled oscillator) , der mit einer Frequenz von Nf schwingt (wobei N eine ganze Zahl ist), einen Frequenzteiler zum Herunterteilen der Ausgangsfrequenz des VCO um 1/N und einen Phasenvergleicher zum Vergleichen der Phasenlagen des Ausgangssignal des zweiten monostabilen Multivibrators und des Ausgangssignals des Frequenzteilers und zur Abgabe eines Regelabweichungssignals an den VCO, um die Frequenz des VCO zu steuern. Das Ausgangssignal des VCO hat mithin die Frequenz Nf „, die gleich dem N-fachen der Horizontalablenkfrequenz f„ ist.

ri

Der monostabile Multivibrator enthält jedoch im allgemeinen einen Kondensator und einen veränderbaren ohmsehen Widerstand, um die Zeitkonstante des monostabilen Multivibrators einzustellen. Wenn daher die herkömmliche Schaltung in Form einer integrierten Schaltung hergestellt wird, müssen dieser Kondensator und der veränderbare Widerstand außerhalb der integrierten Schaltung angeordnet werden. Dies bedeutet, daß die Anzahl der

Anschlußstifte der integrierten Schaltung erhöht wird. Die herkömmliche Horizontalablenkfrequenzmultiplizierschaltung hat daher den Nachteil, daß sie nicht zur Herstellung in Form einer integrierten Schaltung geeignet ist. Da ferner die erwähnte Einstellung der Zeitkonstante bei der Herstellung erfolgen muß, ist die Produktivität gering. In der DE-OS 32 10 279 wird daher eine Horizonbalablenkfrequenzmultiplizierschaltung angegeben, bei der die geschilderten Nachteile der herkömmlichen Schaltung beseitigt sind.

Wenn jedoch das zusammengesetzte Synchronisiersignal ein Signal ist, das von einem Aufzeichnungsträger abgetastet wurde, z.B. einem Magnetband oder einer Videoplatte, kann ein Teil des abgetasteten Signals aufgrund eines Ausfalls und dergleichen fehlen. In diesem Falle wird der Betrieb der Horizontalablenkfrequenzmultiplizierschaltung instabil, so daß sich die Schwierigkeit ergibt, daß sich das gewünschte in der B'requenz multiplizierte Signal nicht erzeugen läßt.

Der Erfindung liegt die Aufgabe zugrunde, eine Horizontalablenkfrequenzmultiplizierschaltung der gattungsgemäßen Art anzugeben, die mit der Phasenlage eines Horizontalsynchronisiersignals in einem zusammengesetzten Eingangssynchronisiersignal synchronisiert wird, so daß ein Signal mit einer Frequenz erzeugt wird, die ein Vielfaches der Horizontalablenkfrequenz ist, selbst wenn ein Ausfall in einem Teil des zusammengesetzten Eingangssynchronisiersignals auftritt, und deren Schaltungsaufbau so gewählt ist, daß er die Ausbildung

JO der Schaltung in Form einer integrierten Schaltung (IC) erleichtert.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet.

Weiterbildungen sind in den Unteransprüchen angegeben.

Die erfindungsgeiaäße Schaltung enthält lediglich ein Flipflop, einen Zähler, einen phasenstarren Frequenz» regelkreis, eine logische Summierschaltung und eine Zählwerteinstellschaltung. Sie läßt sich einfach in Form einer integrierten Schaltung herstellen, weil sie keinen monostabilen Multivibrator aufweist. Ferner ist die Herstellung einfacher, weil eine Einstellung einer Zeitkonstanten des monostabilen Multivibrators bei der Herstellung entfällt. Selbst wenn ein Teil des zusammengesetzten Synchronisiersignals aufgrund eines Ausfalls fehlt, ist es möglich, einen solchen Ausfall weitgehend auszugleichen und ein Signal mit höherer Frequenz ohne Ausfall mit hoher Stabilität zu erzeugen.

Die Erfindung und ihre Weiterbildungen werden nachstehend anhand der Zeichnung eines bevorzugten Ausführungsbeispiels näher beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Horizontalablenkfrequenzmultiplizierschaltung, die

Fig. 2A und 2B Graphen jeweils vom Verlauf eines Eingangs- und eines Ausgangssignals eines Flipflop in dem Blockschaltbild nach Fig. 1,

Fig. 3 ein Schaltbild eines Teils des Blockschaltbildes nach Fig. 1,

Fig. 4 ein Blockschaltbild einer Horizontalablenkperiodendetektorschaltung einer erfindungsgemäßen Horizontalablenkfrequenzmultiplizierschaltung und die

Fig, 5(A) bis 5(F) Graphen des Verlaufs von Signalen zur Erläuterung der Wirkungsweise des Blockschaltbildes nach Fig. 4.

Nach Fig. 1 wird ein zusammengesetztes Synchronisiersignal a, das in Fig. 2A dargestellt ist, über einen Eingangsanschluß 10 dem einen Eingang eines ODER-Gatters 11 zugeführt. Das Synchronisiersignal a ist aus dem zusammengesetzten Videosignal (Videosignalgemisch) abgetrennt worden, das von einem Aufzeichnungsträger, z.B. einem Magnetband, abgetastet wurde. Nach Fig. 2A enthält das zusammengesetzte Synchronisiersignal a ein Horizontalsynchronisiersignal HS, einen Ausgleichpuls EQ und ein Vertikalsynchronisiersignal VS. Fig. 2A zeigt eine Vertikalaustastperiode und einen Teil in der Nähe der Vertikalaustastperiode des zusammengesetzten Synchronisiersignals a.

Dem anderen Eingang des ODER-Gatters 11 wird das Ausgangssignal einer Zählwerteinstellschaltung 21 zugeführt, so daß dieses ODER-Gatter 11 die logische Summe dieses Ausgangssignals und des zusammengesetzten Synchronisiersignals a einem Setzeingang S eines RS-Flipflop 12 und einem Rücksetzeingang R eines Zählers 20 zuführt. Das Flipflop 12 wird durch eine (ansteigende) Vorderflanke des Horizontalsynchronisiersignals in dem zusammengesetzten Synchronisiersignal, das dem Setzeingang S des Flipflop 12 zugeführt wird, gesetzt.

Der Ausgang Q des Flipflop 12 ist mit einem Rücksetzeingang R eines Zählers 13 verbunden. Wenn das Flipflop 12 zurückgesetzt ist, wird dem Zähler 13 vom Ausgang Φ des Flipflop 12 ein hohes Signal (ein 1-Signal) zugeführt, das diesen auf null zurückstellte Der Zähler 13 beginnt mithin bei null zu zählen, wenn dem Eingangsanschluß 10 das Horizontalsynchronisier-

signal a zugeführt wird* Einem Takteingang CLK des Zählers 13 wird von einem spannungsgesteuerten Oszillator (VCO) 17 in einem phasenstarren Frequenzregelkreis (PLL) 14 ein Signal mit einer Frequenz Nf zuge-

führt, wobei N eine ganze Zahl und größer als eins, hier beispielsweise
ablenkfrequenz ist,

hier beispielsweise gleich 455, und f die Horizontal-

rl

Der Zähler 13 zählt die Impulse des dem Takteingang CLK zugeführten Signals mit der Frequenz Nf.. und erzeugt nach Ablauf einer Zählzeit T1 ein Ausgangssignal. Dieses Ausgangssignal des Zählers 13 wird dem Rücksetzeingang R des Flipflop 12 zugeführt, so daß das Flipflop 12 zurückgesetzt wird. Wenn das Flipflop 12 zurückgesetzt worden ist, wird auch der Zähler durch das Signal vom Ausgang Q des Flipflop 12 zurückgesetzt, so daß er aufhört zu zählen. Die Zählzeit T1 des Zählers 13 ist so gewählt, daß sie die Bedingung H/2<TKH erfüllt, wobei H eine Horizontalablenkperiodendauer ist, so daß der Ausgleichpuls EQ und das Vertikalsynchronisiersignal VS keinen Einfluß haben.

Durch das Setzen und Rücksetzen des Flipflop 12 erzeugt es an seinem Ausgang Q ein Signal b, das in Fig. 2B dargestellt ist. Dieses Signal b ist eine Impulsfolge mit einer Impulsbreite T1 und einer Impulsfolgefrequenz (Pulsfrequenz), die gleich der Horizontalablenkfrequenz f ist. Das Signal b ist in

H
der Phasenlage mit dem Horizontalsynchronisiersignal HS synchronisiert und eine Impulsfolge, die in keiner Beziehung zu dem Ausgleichpuls EQ oder dem Vertikalsynchronisiersignal VS steht.

Die durch das Flipflop 12 erzeugte Impulsfolge b wird einem Phasenvergleicher 15 in dem PLL 14 zugeführt.

Dieser vergleicht die Phasenlage des Signals b mit der des Ausgangssignals eines 1/N-Frequenzteilers 18. Das Ausgangssignal des VCO 17 mit der Frequenz Nf wird in der Frequenz durch den 1/N-Frequenzteiler

H
18 um 1/N heruntergeteilt und dem Phasenvergleicher

als Signal mit der Frequenz f zugeführt. Ein Regel-

rl
abweichungssignal des Phasenvergleichers 15 wird dem VCO 17 über ein Tiefpaßfilter 16 zugeführt, um die Frequenz des VCO 17 zu steuern. An einem Ausgangsanschluß 19 erscheint daher ein Ausgangssignal, das mit dem Horizontalsynchronisiersignal HS in dem zusammengesetzten Eingangssynchronisiersignal a synchron ist und eine Frequenz Nf„ aufweist, die gleich dem N-

fachen der Horizontalablenkfrequenz f ist.

Um nicht durch das Vertikalsynchronisiersignal VS, den Ausgleichpuls EQ und in einer Zeitspanne auftretende Störsignale, in der das Horizontalsynchronisiersignal HS nicht vorhanden ist, gestört zu werden, ist es vorteilhaft, die Zählzeit T1 des Zählers 13 mögliehst gleich 1H zu wählen. Wenn das zusammengesetzte Eingangssynchronisiersignal a jedoch aus einem Videosignal abgetrennt worden ist, das von einem Aufzeichnungsträger, z.B. einem Magnetband oder einer Platte, abgetastet wurde, dann enthält das zusammengesetzte Synchronisiersignal a eine Zitter- oder Schwankungskomponente. Wenn es daher von vornherein bekannt ist, daß das Horizontalsynchronisiersignal aufgrund der Zitterkomponente um +Δι schwankt, dann sollte die Zählzeit T1 etwas kleiner als H - At gewählt werden.

Unter Berücksichtigung dieser Umstände ist es zweckmäßig, die Zählzeit T1 in dem Bereich H/2^T1<H und möglichst dicht bei dem Wert 1H zu v/ählen, um einen Einfluß der Zitterkomponente auszuschalten.

Ferner wird das Ausgangssignal des VCO 17 in dem PLL 14 mit der Frequenz Nf„ auch einem Takteingang CLK

ti

des Zählers 20 zugeführt. Der Zähler 20 wird durch das Ausgangssignal des ODER-Gatters 11 zurückgesetzt und zählt die Impulse des Ausgangssignals des VCO 17. Ein den Zählwert des Zählers 20 darstellendes Ausgangssignal wird einer Zählwerteinstellschaltung 21 zugeführt.

Das dem ODER-Gatter 11 zugeführte Ausgangssignal der Zählwerteinstellschaltung 21 ist normalerweise niedrig (ein O-Signal). Das Ausgangssignal der Zählwerteinstellschaltung 21 nimmt einen hohen Wert an, wenn ihr durch den Zähler 20 nach Ablauf einer vorbestimmten Zählzeit T2, nachdem er zurückgestellt wurde, ein Ausgangssignal zugeführt wird, wobei H<T2<2H ist.

Fig. 3 stellt ein Ausführungsbeispiel der Zählwerteinstellschaltung 21 dar. Dem Takteingang CLK des Zählers 20 wird das Ausgangssignal des VCO 17 über einen Takteingang sanschluß 31 zugeführt. Ferner wird seinem Rücksetzeingang R über einen Anschluß 32 das Ausgangssignal des ODER-Gatters 11 zugeführt. Jeder Stelle des Zählwerts des Zählers 20 ist ein Ausgang zugeordnet. Die an diesen Ausgängen auftretenden Ausgangssignale werden einerseits direkt und andererseits über Umkehrstufen 33a bis 33d einem mehrere Eingänge aufweisenden UND-Gatter 34 zugeführt, das die Zählwerteinstellschaltung 21 bildet« Wenn die Ausgangs signale des Zählers 20, nachdem er eine Zeitlang gezählt hat, die der erwähnten vorbestimmten Zählzeit T2 entspricht, beispielsweise die Binärzahl "110100101" darstellen, dann sind die Umkehrstufen 33a bis 33d ,jeweils mit denjenigen Ausgangen des Zählers 20 verbunden, an denen ein O-Signal auftritt. Wenn der Zähler 20 daher während der vorbestimmten Zählzeit T2 zählt und seine Ausgangssignale die erwähnte Binärzahl darstellen, werden die 1-Signale dem UND-Gatter 34 direkt und die O-Signale dem UND-Gat-

ter 34 über die Umkehrstufen 33a bis 33d zugeführt. Dem UND-Gatter 34 werden daher nur 1-Signale zugeführt. Bis zu diesem Zeitpunkt ist mindestens ein Eingang des UND-Gatters 34 mit einem O-Signal belegt, so daß das UND-Gatter 34 ein O-Signal bzw. ein niedriges Signal erzeugt. Wenn dagegen die Eingangssignal des UND-Gatters 34 alles 1-Signale sind, gibt das UND-Gatter 34 ein 1-Signal ab. Dieses 1-Signal des UND-Gatters 34 wird dem ODER-Gatter 11 Über einen Anschluß 35 zugeführt.

Im Normalfalle wird daher der Zähler 20, wenn in dem zusammengesetzten Eingangssynchronisiersignal a kein Ausfall auftritt, in jeder Horizontalablenkperiode H durch die Vorderflanke des Horizontalsynchronisiersignals des Signals a, das vom ODER-Gatter 11 durchgelassen wurde, zurückgesetzt, so daß die Zählzeit des Zählers 20 die vorbestimmte Zählzeit T2 nicht überschreitet. Der Zählwert des Zählers 20 überschreitet daher ebenfalls einen vorbestimmten Zählwert nicht, so daß das Ausgangssignal der Zählwerteinstellschaltung 21 niedrig bzw. null bleibt.

jedoch in dem zusammengesetzten Eingangssynchronisiersignal a ein Ausfall auftritt und ein Horizontalsynchronisiersignal, das vorhanden sein sollte, wie es in Fig. 2A durch eine gestrichelte Linie dargestellt ist, aufgrund des Ausfalls fehlt, zählt der Zähler weiter, weil er nicht durch das Horizontalsynchronisiersignal al zurückgesetzt wird. Ferner wird das Flipflop 12 nicht gesetzt. Infolgedessen bleibt das Ausgangssignal b am Ausgang Q des Flipflop 12 ein O-Signal, wie es durch eine gestrichelte Linie in Fig. 2B dargestellt ist, nachdem das Flipflop 12 durch den Zähler 13 zurückgesetzt wurde. Wenn der Zähler weiterzählt und die Zählzeit die vorbestimmte Zählzeit

T2 erreicht, während der Zählwert den vorbestimmten Wert erreicht, steigt das Ausgangssignal der Zählwerteinst eil schaltung 21 von einem niedrigen auf einen hohen Wert an. Dieses hohe Ausgangssignal der Zählwerteinstellschaltung 21 wird dem Setzeingang S des Flipflop 12 über das ODER-Gatter 11 und gleichzeitig dem Rücksetzeingang R des Zählers 20 zugeführt, so daß das Flipflop 12 gesetzt und der Zähler 20 zurückgesetzt wird.

Selbst wenn daher das Horizontalsynchronisiersignal al im zusammengesetzten Eingangssynchronisiersignal a aufgrund des Ausfalls fehlt, wie es in Fig. 2A dargestellt ist, wird das Flipflop 12 nach Ablauf der vorbestimmten Zählzeit T2 gesetzt, so daß das Ausgangssignal B am Ausgang Q des Flipflop 12 ansteigt, v/ie es durch b1 in Fig. 2B dargestellt ist. Diese Anstiegsflanke b1 ist gegenüber der ursprünglichen Anstiegsflanke, die durch eine ausgezogene Linie in Fig. 2B dargestellt ist, phasenverschoben, d.h. gegenüber der Anstiegsflanke in dem Falle, in dem das Horizontalsynchronisiersignal a aufgrund des Ausfalls fehlt. Der PLL 14 bleibt jedoch auch bei einer solchen Phasenverschiebung synchronisiert und erzeugt das Signal mit der vervielfältigten Frequenz Nf^ weiterhin stabil. Selbst wenn daher ein Ausfall in dem Horizontalsynchronisiersignal auftritt, hat dies keinen nachteiligen Einfluß und ist es möglich, ein Signal mit der vervielfachten Frequenz stabil zu erzeugen₀

Nachstehend wird die Anwendung der erfindungsgemäßen Horizontalablenkfrequenzmultiplizierschaltung beschrieben. Die erfindungsgemäße Schaltung kann für die verschiedensten Zwecke verwendet werden, z.B. zur Zeitgebung, wenn ein Farbsynchronsignal und dergleichen an einer vorbestimmten Stelle eingefügt werden soll, selbst wenn ein Zittern bzw. eine Zeitbasisschwankung

auftritt, wenn ein Signalgenerator mit einem Videosignal synchronisiert wird, das von einem Aufzeichnungsträger abgetastet wurde, um ein Zeichensignal und dergleichen einzufügen, oder wenn das abgetastete bzw. wiedergegebene Videosignal in ein Farbvideosignal einer anderen Farbfernsehnorm umgesetzt werden soll. Als Beispiel v/ird jedoch die Anwendung der erfindungsgemäßen Schaltung für eine Horizontalabtastperiodenfeststellschaltung anhand von Fig. 4 beschrieben.

In Fig. 4 hat eine Horizontalablenkfrequenzmultiplizierschaltung 40 im wesentlichen den gleichen Aufbau wie die in Fig. 1 dargestellte, wobei gleiche Teile mit gleichen Bezugszahlen versehen sind und nachstehend nicht nochmals beschrieben werden. In dem PLL 14 der Multiplizierschaltung 40 ist der in Fig. 1 dargestellte 1/N-Frequenzteiler 13 durch eine Reihenschaltung aus einem Il/N-Frequenzteiler 41 und einem 1/M-Frequenzteiler 42 ersetzt. Die Frequenz Nf des Ausgangssignals des VCO 17 wird durch den Frequenzteiler 41 um M/N heruntergeteilt und in ein Signal mit der Frequenz Mf umgewandelt (wobei M eine

JtI

natürliche Zahl ist, die die Bedingung 2 ύ Μ<Ν erfüllt) . Die Ausgangsfrequenz Mf des Frequenzteilers 41 wird sodann dem 1/M-Frequenzteiler 42 zugeführt und um 1/M heruntergeteilt, so daß sich ein Ausgangssignal mit der Frequenz f ergibt. Dieses Ausgangs-

signal des Frequenzteilers 42 mit der Frequenz f

rl

wird dem Phasenvergleicher 15 zugeführt. Das Ausgangssignal des Frequenzteilers 41 wird ferner einer Integrierschaltung 43 und einer Verzögerungsschaltung 44 zugeführt. Sodann wird das Ausgangssignal des Frequenzteilers 42 dem einen Eingang eines UND-Gatters 47 zugeführt.

- 16 -

Das dem Eingangsanschluß 10 zugeführte zusammengesetzte Eingangssynchronisiersignal wird dem ODER-Gatter 11, der Integrierschaltung 43 und der Verzögerung sschaltung 44 der Horizontalablenkfrequenzmultiplizierschaltung 40 zugeführt. Das dem Eingangsanschluß 10 zugeführte zusammengesetzte Synchronisiersignal ist das gleiche wie das zusammengesetzte Synchronisiersignal a, das in Fig. 2A dargestellt ist, besteht jedoch genauer gesagt aus einem zusammengesetzten Synchronisiersignal p, das in Fig. 5(A) dargestellt ist, für ein ungeradzahliges Teilbild und einem zusammengesetzten Synchronisiersignal Q, das in Fig. 5(D) dargestellt ist, für ein geradzahliges Teilbildo In den Fig. 5(A) und 5(D) bedeuten die über den Kurven dargestellten Zahlen Ablenkzeilennummern eines Fernsehsignals mit 525 Ablenkzeilen_o

Die Integrierschaltung 43 trennt einen Vertikalsynchronisierimpuls aus den zusammengesetzten Synchronisiersignalen ρ und q ab und erzeugt Vertikalsynchronisiersignale r und s, die in den Fig. 5(B) und 5(E) dargestellt sind. Diese Vertikalsynchronisiersignale r und s werden einem Dateneingang D eines Flipflop 45 über ein ODER-Gatter 46 zugeführt.

Die Verzögerungsschaltung 44 erzeugt eine Impulsfolge mit einer Folgefrequenz f_TT, die gegenüber dem Beginn

Ja

jeder Horizontalablenkperiode der zusammengesetzten Eingangssynchronisiersignale ρ und q um eine vorbestimmte Zeitspanne t verzögert ist und einem Takteingang des Flipflop 45 zugeführt wird. Am Ausgang Q des Flipflop 45 treten Signale u und ν auf, wie sie in den Fig. 5(C) und 5(F) dargestellt sind. Der Ausgang Q des Flipflop 45 ist mit dem anderen Eingang des UND-Gatters 47 verbunden. Das UND-Gatter 47 führt eine logische Summe bzw, UND-Verknüpfung des Ausgangs-

signals vom Ausgang Q des Flipflop 45 und des Signals mit der Horizontalablenkfrequenz f , das phasengleich

mit dem Horizontalsynchronisiersignal in den zusammengesetzten Eingangssynchronisiersignalen ρ und q ist, und führt diese einem Takteingang CLK eines Zählers 48 zu, wo sie ausgezählt wird. Außerdem wird das am Ausgang Q auftretende Ausgangssignal des Flipflop 45 dem Dateneingang D des Flipflop 45 über das ODER-Gatter 46 zugeführt. Der Ausgang Q~ des Flipflop 45 ist mit einem Rücksetzeingang R des Zählers 48 verbunden.

Der Zähler 48 bewirkt eine Zählung der Teilbilder und beginnt mit dem Zählen des Signals mit der Horizontalablenkperiode, das vom UND-Gatter 47 erzeugt wird, von dem Augenblick an, in dem die Eingangssignale u und ν den Wert "1" annehmen. Wenn der Zähler beispielsweise bis "13" gezählt hat, stellt eine Detektorschaltung 49, deren Aufbau dem der Zählwerteinstellschaltung 21 nach den Fig. 1 und 3 ähnlich ist, fest, daß der Zählwert im Zähler 48 "13" ist, indem sie ein Horizontalablenkperiodenfeststellsignal erzeugt. Dieses Horizontalablenkperiodenfeststellsignal wird über einen Ausgangsanschluß 50 abgegeben. Wenn der Zählwert im Zähler 48 dagegen beispielsweise den Wert "18" erreicht, stellt die Feststellschaltung 49 fest, daß der Zählwert gleich "18" ist, wobei sie einem Rücksetzeingang R des Flipflop 45 ein Feststellsignal zuführt und dadurch das Flipflop 45 zurücksetzt. Durch das daraufhin am Ausgang Q des Flipflop 45 auftretende Signal wird der Zähler 48 zurückgesetz

In den Fig. 5(C) und 5(F) stellen die eingekreisten Zahlen Zählwerte des Zählers 48 dar. Anhand der Erzeugung des Horizontalablenkperiodenfeststellsignals, wenn der Zählwert im Zähler 48 für die ungeradzahligen und geradzahligen Teilbilder der gleiche Wert "13" ist, ist es möglich, Ablenkzeilennummern "17" und "280" fest-

zustellen, d.h. eine Horizontalablenkperiode (in den Fig« 5(A) und 4(D) schraffiert dargestellt) nach einem Punkt, in dem das achte Horizontalsynchronisiersignal nach dem auf den Vertikalsynchronisierimpuls folgenden Ausgleichimpuls in einem ungeradzahligen und einem geradzahligen Teilbild erzeugt wird.

Durch die Verwendung der Horizontalablenkfrequenzmultiplizierschaltung 40 ist es daher möglich, ein Horizontalablenkperiodenfeststellsignal zu erzeugen, um verschiedene zusätzliche Informationen abzunehmen, z.B. ein Audiosignal, ein Zeichensignal, ein Stehbild und ein Signal zur Feststellung einer Stelle auf einem Aufzeichnungsträger, die in vorbestimmten Horizontalablenkperioden (Zeitabschnitten , die den Ablenkzeilennummern "17" und "280" in obigem Beispiel entsprechen) sowohl in ungeradzahligen als auch in geradzahligen Teilbildern innerhalb einer Vertikalaustastperiode des vorliegenden Fernsehsignals gemultiplext sindo

Abwandlungen der dargestellten Ausführungsbeispiele liegen ebenfalls im Rahmen der Erfindung₀

Claims

Relchel u. ReicKel

Parkstraße 13
6000 Frankfurt a. M. 1

10429

VICTOR COMPANY OF JAPM, LTD., Yokohama, Japan

Patentansprüche

Horizontalablenkfrequenzmultiplizierschaltung mit einem Flipflop, das durch ein Horizontalsynchronisiersignal mit einer Horizontalablenkfrequenz f eines

H Fernsehsignals gesetzt wird, mit einem phasenstarren Frequenzregelkreis, der einen spannungsgesteuerten Oszillator zur Erzeugung eines Signals mit einer Frequenz von Nf , wobei N eine ganze Zahl und größer als eins ist, einen Frequenzteiler zum Herunterteilen der Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators und einen Phasenvergleicher aufweist, dem ein Ausgangssignal des Flipflop und ein Ausgangssignal des Frequenzteilers zum Vergleichen der Phasenlagen dieser Signale und Abgeben eines Regelabweichungssignals an den spannungsgesteuerten Oszillator zugeführt werden, um die Frequenz des spannungsgesteuerten Oszillators zu steuern, wobei der phasenstarre Frequenzregelkreis das Signal mit der Frequenz Nf durch seinen spannungs-

gesteuerten Oszillator erzeugt, und mit einem ersten Zähler, dessen Rücksetzeingang das andere Ausgangssignal des Flipflop und dem das Ausgangssignal des spannungsgesteuerten Oszillators des Frequenzregelkreises als Taktsignal zugeführt wird, um jedesmal dann ein Zählausgangssignal zu erzeugen, wenn das Taktsignal während einer vorbestimmten Zählzeit T1 gezählt worden ist, und um dieses Zählausgangssignal dem Flipflop zuzuführen, um es zurückzusetzen,

gekennzeichnet durch einen zweiten Zähler (20), der durch das Eingangshorizontalsynchronisiersignal zurückgesetzt wird und dem das Ausgangssignal des spannungsgesteuerten Oszillators des phasenstarren Frequenzregelkreises als Taktsignal zugeführt wird, um das Taktsignal zu zählen; eine Zählwerteinstelleinrichtung (21) zum Erzeugen eines hohen Ausgangssignals in Abhängigkeit von einem Ausgangssignal des zweiten Zählers, wenn der zweite Zähler während einer vorbestimmten Zählzeit T2 gezählt hat, wobei T2 größer als T1 ist; und ein ODER-Gatter (11), dem das Eingangshorizontalsynchronisiersignal und ein Ausgangssignal der Zählwerteinstelleinrichtung zur Bildung einer logischen Summe dieser Signale zugeführt wird, wobei das Ausgangssignal des ODER-Gatters dem Flipflop zugeführt wird, um das Flipflop zu setzen und dessen Ausgangssignal dem zweiten Zähler zuzuführen, um den zweiten Zähler zurückzusetzen.
2. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die Zählzeit T1 so gewählt ist, daß sie die Bedingung H/2<T1<H erfüllt, wobei H die Dauer einer Horizontalablenkperiode darstellt, und daß die Zählzeit T2 so gewählt ist, daß sie die Bedingung H<T2<2H erfüllt.
3. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die Zählwerteinstelleinrichtung eine Umkehreinrichtung (33a - 33d), die mit den am Ende der vorbestimmten Zählzeit T2 ein O-Signal abgebenden Ausgängen des zweiten Zählers verbunden sind, und ein mehrere Eingänge aufweisendes UND-Gatter (34) aufweist, dessen Eingänge zum Teil direkt und zum Teil indirekt über die Umkehreinrichtung mit allen Ausgängen des zweiten Zählers verbunden sind, so daß die Eingänge des

j Μ·:·-; ;■■;. ; 331s192 - 3 -

UND-Gatters alle mit einem 1-Signal belegt sind und das UND-Gatter ein hohes Ausgangssignal erzeugt, wenn der zweite Zähler während der Dauer der vorbestimmten Zählzeit T2 gezählt hat.
4. Schaltung nach Anspruch 1 für eine Horizontalablenkperiodendetektorschaltung, dadurch gekennzeichnet, daß die Horizontalablenkfrequenzmultiplizierschaltung aufweist: eine Einrichtung (10) zum Erzeugen eines zusammengesetzten Synchronisiersignals, welches das Eingangshorizontalsynchronisiersignal und ein Vertikalsynchronisiersignal in ungeradzahligen und geradzahligen Teilbildern des Fernsehsignals enthält, wobei dem ODER-Gatter das zusammengesetzte Synchronisiersignal als das Eingangshorizontalsynchronisiersignal zugeführt wird und der Frequenzteiler in dem phasenstarren Frequenzregelkreis einen ersten Frequenzteiler (41) mit einem Frequenzteilungsverhältnis von M/N, dem das Ausgangssignal des spannungsgesteuerten Oszillators zugeführt wird, um ein Ausgangssignal mit einer Frequenz von Mf zu erzeugen, wobei M eine natürliche Zahl ist, welche die Bedingung 2 "k M<N erfüllt, und einen zweiten Frequenzteiler (42) mit einem Frequenzteilungsverhältnis von 1/M aufweist, dem ein Ausgangssignal des ersten Frequenzteilers zugeführt wird, um dem Phasenvergleicher ein Ausgangssignal mit der Frequenz f zuzuführen; eine Integrationsschaltung (43), der das zusammengesetzte Synchronisiersignal und das Ausgangssignal des ersten Frequenzteilers zugeführt wird, um das Vertikalsynchronisiersignal in dem zusammengesetzten Synchronisiersignal zu erzeugen; eine Verzögerungsschaltung (44), der das zusammengesetzte Synchronisiersignal und das Ausgangssignal des ersten Frequenzteilers zugeführt wird, um einen Taktimpuls zu erzeugen, der um eine Zeit-

spanne verzögert ist, die gleich der Summe aus einem Zeitintervall, das gleich 1/4 der Horizontalablenkperiodendauer seit den jeweiligen Anfangszeitpunkten des Horizontalsynchronisiersignals in dem zusammengesetzten Synchronisiersignal ist ,und aus einer Verzögerungszeit ist, die zum Feststellen des Vertikalsynchronisiersignals durch die Integrationsschaltung erforderlich ist; ein weiteres Flipflop (45) zum Abtasten des Vertikalsynchronisiersignals, das von der Integrationsschaltung zugeführt wird, durch den Taktimpuls der Verzögerungsschaltung und Halten eines abgetasteten Viertes; ein UND-Gatter (47) zum Erzeugen einer logischen Summe aus einem Ausgangssignal des anderen Flipflop und dem Ausgangssignal des zweiten Frequenzteilers; einen dritten Zähler (48), dem ein Ausgangssignal dieses UND-Gatters (47) zugeführt wird, um das Ausgangssignal dieses UND-Gatters (47) zu zählen; und eine Detektorschaltung (49) zum Erzeugen eines Feststeilsignals innerhalb vorbestimmter Horizontalablenkperioden, die jeweils den ungeradzahligen und geradzahligen Teilbildern entsprechen, wenn der Zählwert in dem dritten Zähler einen vorbestimmten Wert annimmt.
5. Schaltung nach Anspruch 1,

dadurch gekennzeichnet, daß das Horizontalsynchronisiersignal in einem zusammengesetzten Synchronisiersignal enthalten ist, das von einem zusammengesetzten Videosignal, das von einem Aufzeichnungsträger abgetastet ist und eine Zitterkomponente enthält, abgetrennt ist,und daß die Zählzeit T1 des ersten Zählers gleich einem Viert gewählt ist, der so dicht wie möglich bei 1H liegt, ohne durch die Zitterkomponente in dem zusammengesetzten Synchronisiersignal beeinflußt zu sein.