DE3040909A1

DE3040909A1 - Phasengeregelte oszillatorschaltung

Info

Publication number: DE3040909A1
Application number: DE19803040909
Authority: DE
Inventors: Yasuhiro Tokyo Fujimori; Ryusuke Hadano Kanagawa Jü Moriya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-10-31
Filing date: 1980-10-30
Publication date: 1981-05-14
Also published as: JPS6247375B2; US4376268A; FR2469050A1; CA1148653A; IT1133739B; NL8005931A; GB2063597A; GB2063597B; JPS5665530A; SU1314967A3; FR2469050B1; IT8025711A0

Description

PHASENGEREGELTE OSZILLATGRSCHALTUNG

Die Erfindung betrifft allgemein eine automatisch phasengesteuerte bzu. phasengeregelte Oszillatorschaltung und
insbesondere eine phasengeregelte Oszillatorschaltung zur Erzeugung eines Taktimpulses, der mit der sich änderenden Frequenz eines abgespielten oder empfangenen Digitalsignals zu synchronisieren ist.

Bisher wird eine phasenstarre Schleife bzu. ein Phasenregelkreis (PLL) zum Erzeugen eines Taktsignals verwendet,
das mit einem abgespielten oder empfangenen Digitalsignal synchronisiert ist, so daß letzteres in analoge Form umgesetzt uerden kann. Bei dem Aufzeichnen υπα Abspielen bzu. Wiedergeben eines Digitalsignals auf einem Magnetband
mittels eines Videobandgeräts (UTR) oder einer ähnlichen
Vorrichtung wurde angegeben eine Abstimmschaltung vor dem Eingang eines derartigen Phasenregelkreises einzufügen,

130020/0796

um das Rauschverhältnis (SNR) des abgespielten bzu. empfangenen Digitalsignals zu erhöhen und um sicherzustellen, daß der Einfangbereich des Phasenregelkreises angemessen ist. Uenn eine derartige Kombination eines Phasenregelkreises und einer Abstimmschaltung verwendet uird, kann bei einer normalen Uiedergabebetriebsart, bei der die Bandgeschwindigkeit des UTR die gleiche ist, die während des Aufzeichnens verwendet worden ist, eine zuverlässige Synchronisation des Phasenregelkreises mit den abgespielten bzw. wiedergegebenen Digitalsignalen erreicht werden. Uenn jedoch eine Uiedergabebetriebsart verwendet wird, die sich von der normalen Betriebsart unterscheidet, bei der die Bandgeschwindigkeit sich von der während des Aufzeichnens unterscheidet, beispielsweise bei einer Uiedergabebetriebsart mit langsamer Geschwindigkeit wie einer Zeitlupenoder einer Stehbildi-Betriebsart oder bei einer Uiedergabebetriebsart mit hoher Geschwindigkeit wie einer Doppel-Betriebsart oder einer sogenannten Such-Betriebsart, ändert sich jedoch die Frequenz des wiedergegebenen Digitalsignals, weshalb das Ausgangssignal von der Abstimmschaltung verringert oder in der Phase verschoben wird. Folglich haben die herkömmlichen Anordnungen den Nachteil, daß der Phasenregelkreis nicht stabil in der Phase mit dem wiedergegebenen Digitalsignal verriegelt bleibt.

Uenn auch dieser Nachteil dadurch vermieden werden kann, daß die Abstimmschaltung zumindest bei der Uahl einer sich von der normalen Betriebsart unterscheidenden Betriebsart weggelassen wird, wird jedoch dann das Rauschverhältnis des wiedergegebenen Signals, das als Bezugssignal für den Phasenregelkreis verwendet wird, abgeschwächt und wird damit zusammenhängend der Einfangbereich des Phasenregelkreises verengt, so daß der Phasenregelkreis nicht einfach mit dem wiedergegebenen Digitalsignal verriegelbar ist.

130020/07^0

04Q9Q9

Es ist Aufgabe der Erfindung, eine phasengeregelte Oszillatorschaltung anzugeben, die ein in der Phase stabil mit einem abgespielten bzw. uiedergegebenen Digitalsignal verriegeltes Taktsignal erzeugt, unabhängig von der gewählten Betriebsart.

Gemäß der Erfindung weist eine phasengeregelte Oszillatorschaltung zum Erzeugen eines Ausgangstaktsignals, dessen Phase und Frequenz sich mit denjenigen eines eingangsseitigen zugeführten Informationssignals ander , eine Eingangsschaltung für den Empfang des eingangsseitigen Informationssignals, eine Uariabelfrequenz-Abstimmschaltung für den Empfang eines Steuersignals, die mit der Eingangsschaltung verbunden ist, zur Abstimmung auf der Grundlage der Frequenz des Steuersignals,um das Informationssignal als abgestimmtes Signal hindurchzuführen, und einen Taktsignalgenerator uie einen Phasenregelkreis auf, um das Ausgangstaktsignal abhängig von der Phase des abgestimmten Signals zu erzeugen. Die Erfindung ist insbesondere anwendbar bei einem Digital-Videobandgerät (DUTR), bei dem das Informationssignal ein Digitalsignal ist, das von einem Band als Ergebnis einer Relativbewegung zwischen dem Band und dem DUTR wiedergegeben ist, uobei auch das Steuersignal von dem Band zur Wiedergabe einer solchen Relativbewegung wiedergegeben wird. Die Oszillatorschaltung kann vorzugsweise eine Phasenvergleicherschaltung , die ein Fehlersignal abgibt, das die Phasendifferenz zwischen dem eingangsseitigen Informationssignal und dem ausgangsseitigen Taktsignal wiedergibt, sowie ein Phaseneinstellglied enthalten, wie eine variable Verzögerungsleitung bzw. -schaltung, die abhängig von dem Fehlersignal arbeitet.

130Ö20/07Ü

Die Erfindung uird anhand der in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigen

Fig. 1 und 2 Blackschaltbilder des Aufzeichnungsbzw. Uiedergabeabschnittes eines Digital-Videobandgerätes (DVTR), bei dem eine Videosignalverarbeitungsvorrichtung gemäß der Erfindung vorteilhaft verwendbar ist,

Fig. 3 eine schematische Darstellung einer Drehkopfanordnung in dem D\/TR gemäß den Fig. 1 und 2,

Fig. 4 eine schematische Ansicht der Drehköpfe in der Anordnung gemäß Fig. 3,

Fig. 5 eine schematische Aufsicht eines Abschnittes eines Magnetbandes zur Darstellung der Spuren, in denen Signale aufgezeichnet sind,

Fig. 6A, 6B, 6C und 7 schematische Darstellungen, auf die bei der Erläuterung der Digitalisierung und der Codeanordnung eines Videosignals zur Verwendung des die Erfindung verwendenden DVTR Bezug genommen uird,

Fig. 8 ein Blockschaltbild eines Uiedergabeprozessors gemäß Fig. 2,

Fig. 9 einen herkömmlichen Phasenregelkreis,

Fig. 1G ein systematisches Blockschaltbild eines Ausführungsbeispiels einer phasengeregelter Oszillatorschaltung gemäß der Erfindung,

Fig. 11 ein Schaltbild einer Einzelheit eines Teils der Anordnung gemäß Fig. 10,

Fig. 12A bis 12E Signalverläufe zur Erläuterung der Arbeitsweise des Ausführungsbeispiels gemäß Fig. 1ü,

Fig. 13A und 13B Signalverläufe zur Erläuterung möglicher Begrenzungen bei phasengeregelten Oszillatorschaltungen,

Fig. 14 eine Darstellung, auf die bei der Erläuterung des dynamischen Bereichs eines Phasenvergleichers Bezug genommen wird,

Fig. 15 ein systematisches Blockschaltbild eines zweiten Ausführungsbeispiels der phasengeregelten

1 30020/079i

-8- 5040909

Oszillatorschaltung gemäß der Erfindung,

Fig. 16A bis 16C Signalverläufe zur Erläuterung der Arbeitsweise des Ausführungsbeispiels gemäß Fig. 15.

Die Erfindung wird im folgenden bei ihrer Anwendung auf DUTR aus einem Aufzeichnungsabschnitt (Fig. 1) und einem Abspiel- bzu. Uiedergabeabschnitt (Fig. 2) näher erläutert. Bei dem DUTR uird ein digitales Videosignal mittels einer Drehkopfanordnung (Fig. 3) in parallelen Spuren aufgezeichnet, die sich schräg auf einem Magnetband 2 (Fig. 5) erstrecken. Da die Übertragungsbitrate des digitalen Videosignals hoch ist, werden 3 Drehköpfe 1A, 1B und 1C (Fig. 4) in enger Nähe zueinander angeordnet und werden die digitalen Uideosignale eines Teilbildes (Halbbildes) über 3 Kanäle auf diese Köpfe verteilt und auf dem Magnetband 2 in 3 parallelen Spuren 3A, 33 und 3C (Fig. 5) aufgezeichnet. Ein Ton- oder Audiosignal kann ebenfalls in ein pulscodemoduliertes Signal (PCn-Signal) umgesetzt und durch einen (nicht dargestellten) Drehkopf in einer weiteren (nicht dargestellten) Spur aufgezeichnet werden, die sich parallel zu den Uideospuren 3A, 3B und 3C erstreckt , andererseits kann das Audiosignal in einer Spur 4 (Fig. 5) aufgezeichnet werden, die sich längs des Längsrandes des Bandes 2 erstreckt, wobei es dann analog sein kann.

Im Aufzeichnungsabschnitt gemäß Fig. 1 wird ein aufzuzeichnendes Farbvideosignal über einen Eingangsanschluß 11 einem Eingangsprozessor 12 zugeführt. Der Eingangsprozessor 12 kann eine Klemmschaltung und einen Synchron- und Burstsignalseparator enthalten und führt den effektiven oder Uideoinformationsabschnitt des Farbvideosignals einem A/D-Umsetzer 13 zu. Ein Synchronsignal und ein Burstsignal, die von dem Uideosignal mittels des Eingangsprozessors 12 abgetrennt sind, werden einem Haupttaktgenerator 14 zugeführt, der zweckmäßigerweise einen Aufbau mit einem Phasen-

1l0Ö20/07§a

regelkreis (PLL) besitzt. Der Haupttaktgenerator 14 erzeugt Taktimpulse einer geeigneten Abtast frequenz fs. Die Taktimpulse vom Haupttaktgenerator 14 und das Synchronsignal uerden einem Steuersignalgenerator 15 zugeführt, der verschiedene Zeitsteuerimpulse, Identifiziersignale (ID) zum Identifizieren won Zeilen,Teilbildern, Vollbildern und Spuren und ein Steuersignal, beispielsweise eine Folge von Abtastimpulsen, erzeugt.

Der A/D-Umsetzer 13 erzeugt einen parallelen 8-Sit-Code aus jedem abgestasteten Ausgangssignal, der einer Schnittstelle 16 zugeführt uird, die den digitalisierten effektiven Videobereich auf 3 Kanäle aufteilt. Die aufeinanderfolgenden Abtastungen jeder Zeile entsprechenden Daten uerden zyklisch den 3 Kanälen in sich wiederholender Folge zugeuiesen, uobei die Daten in den 3 Kanälen in gleicher Ueise verarbeitet uerden. Ein externes digitales Videosignal D von beispielsweise einer Video-Ediereinrichtung (Aufbereitungseinrichtung) kann der Schnittstelle 16 zur Aufteilung auf die 3 Kanäle zugeführt uerden. Die Daten eines Kanals uerden als Aufzeichnungssignal für einen Kopf 1A, 1B bzu. 1C nach sequentieller Zufuhr zu einer Zeitbasiskompressionsschaltung 17A, 17B, 17C, einem Fehlerkorrekturcodierer 18A, 18B, 18C, einem Aufzeichnungsprozessor 19A, 19B, 19C und einem Aufzeichnungsverstärker 2ClA, 2OB, 2OC zugeführt.

Im Fall eines NTSC-Farbvideosignals beträgt die Periode einer Zeile (1H) 63,5 us und beträgt die Austastperiode darin 11,1 as» Folglich beträgt der effektive Videobereich 52,4 As. Bei einer Abtastfrequenz im A/D-Umsetzer 13 von 4f„p.., uobei die Farbhilfsträgerf requenz f „ =(455/2)f , uobei f^ die Horizontalfrequenz ist, beträgt die Anzahl der Abtastungen pro Horizontalperiode H 910, uie gemäß Fig. 6H. Weiter beträgt die Anzahl der Abtastungen im effektiven Videobereich in jeder Zeile 750, so daß 250 Abtastungen jedem der Kanäle

130020/07§8

für jede Zeile zugewiesen werden können.

Die Daten einer Zeile oder Horizontalperiode des Farbvideosignals werden pro Kanal auf 2 Unterblöcke aufgeteilt, d.h. pro Zeile 125 Abtastungen der Daten für jeden Unterblack. Jeder Unterblock des codierten Digitalsignals kann aus 134 Abtastungen (1072 Bit) bestehen, in denen ein Blocksynchronsignal (SYNC) mit 3 Abtastungen (24 Bit), ein Identifizier-(ID) und Adreß-(AD)-Signal mit 2 Abtastungen (16 Bit),die Informationsdaten mit 125 Abtastungen (1000 Bit) und ein CRC-Code (CRC: Cyclic Redundancy Check = zyklische Blockprüfung) mit 4 Abtastungen (32 Bit) nacheinander angeordnet sind. Das Blocksynchronsignal dient zum Identifizieren des Beginns eines Unterblocks, woraufhin die Identifizier- und Adreßsignale, die Informationsdaten und/oder der CRC-Code extrahiert werden können. Die Identifiziersignale ID zeigen den Kanal (die Spur), das Vollbild, das Teilbild und die Zeile an, denen Informationsdaten des Unterblocks zugehören,und das Adreßsignal AD gibt die Adresse des jeweiligen Unterblocks wieder. Der CRC-Code wird zur Erfassung eines Fehlers in den Informationsdaten des jeueiligen Unterblocks verwendet.

Fig. 7 zeigt die Codeanordnung eines Teilbildes in einem Kanal, wobei die Videoinformationsdaten eines bestimmten Teilbildes sequentiell in einer (21x12)-Matrix aus Unterblöcken SB. angeordnet sind. Paritätsdaten sind für die horizontale und die vertikale Richtung der Videoinformationsdaten in der Matrix durch z.B. Modulo^-Addition entsprechender Unterblackdaten vorgesehen. Dabei sind in der 13. Spalte der Blöcke in der 22. Zeile (Reihe) die horizontalen Paritätsdaten für die vertikalen Paritätsdaten angeordnet.

130020/0

Es sei weiter erwähnt, daß zur Aufzeichnung eine Blockcodierung durchführbar ist, bei der eine 8-Bit/10-Bit-Umsetzung stattfindet. Die Blockcodierung uird zur Verhinderung einer Verschlechterung des übertragenen Signalverlaufs an der Abspielseite und zum Erreichen einer im wesentlichen gleichspannungsfreien Übertragung verwendet.

Im Abspiel- oder Uiedergabeabschnitt des DVTR auf den die Erfindung vorteilhaft anwendbar ist, werden 3 Kanäle wiedergegebener Signale von den Köpfen 1A, 1B und 1C abgeleitet, die die entsprechenden Spuren 3A, 3B bzw. 3C abtasten. Uie in Fig. 2 dargestellt, werden die wiedergegebenen Signale von den Köpfen 1A, 1B und1C über wiedergabeverstärker 21A, 21B und 21C entsprechenden Abspiel- bzw. Uiedergabeprozessoren 22A, 22B bzw, 22C zugeführt. In jedem der Uiedergabeprozessoren 22A, 22B und 22C werden die seriellsn Daten in parallele Daten umgesetzt, wird das Slocksynchronsignal extrahiert, werden die Daten von dem Blocksynchronsignal und von den ID-, AD-, und CRC-Codes bzw. -Signalen abgetrennt und erfolgt gegebenenfalls weiter eine Blockdecodierung bzw. IG-ßit/8-Bit-Umsetzung. Die sich ergebenden Daten werden einem entsprechenden Zeitbasiskorrekturglied 23A, 23B bzw. 23C zugeführt, in dem Zeitbasisfehler aus den Daten entfernt werden. 3edes der Zeitbasiskorrekturglieder 23A, 23B, 23C weist beispielsweise 4 Speicher auf, in denen wiedergegebene Daten sequentiell durch Taktimpulse eingeschrieben werden, die mit den wiedergegebenen Daten synchronisiert sind, wobei die Daten aus den Speichern sequentiell durch Bezugstaktimpulse ausgelesen werden. Falls der Lesebetrieb den Schreibbetrieb wahrscheinlich überholen würde, wird der Speicher, aus dem die Daten gerade ausgelesen worden sind, von neuem gelesen.

Die Daten jedes Kanals werden von dem jeweiligen Zeitbasiskorrekturglied 23A, 23B bzw. 23C einem Fehlerkorrekturde_

130020/0798

-12- 3040309

codierer 24A, 24B bzu. 24C zugeführt, in dem ein in den Informationsdaten auftretender Fehler, und insbesondere einer, der durch die horizontalen und vertikalen Paritäten nicht korrigiert uerden kann, überdeckt wird. Die Daten von jedem Fehlerkorrekturdecodierer 24A, 24B bzu. 24C uerden einer entsprechenden Zeitbasisdehnschaltung 25A, 25ES bzu. 25C zugeführt, die die Daten in die ursprüngliche Übertragungsrate zurückführt und dann die Daten einer gemeinsamen Schnittstelle 26 zuführt. Die Schnittstelle 26 dient zum Rückführen der uiedergegebenen Daten der 3 Kanäle in einen einzigen Kanal, der einen D/A-Umsetzer 27 zur Umsetzung der Daten in analoge Form besitzt. Von der Schnittstelle 26 kann auch ein digitales Videoausgangssignal D , vorgesehen sein. Da externe digitale Videoeingangssignale D und entsprechende digitale Videoausgangssignale D , am Aufzeichnungs- bzu. Uiedergabeabschnitt gemäß den Fig. 1 bzu. 2 vorgesehen sind, kann das Edieren (Aufbereiten) und das Duplizieren (Kopieren) mit Digitalsignalen durchgeführt uerden, d.h. ohne Rückumsetzung und Neuumsetzung der Videosignale in digitale bzu. analoge Form.

Das Ausgangssignal vom D/A-Umsetzer 27 uird einem Ausgangsprozessor 28 zugeführt, von dem ein uiedergegebenes Farbvideosignal an einen Ausgangsanschluß 29 abgegeben uird. Ein externes Bezugssignal uird von einem Anschluß 30 einem Haupttaktgenerator 31 zugeführt, von dem Taktimpulse und ein Bezugssynchronsignal einem Steuersignalgenerator 32 zugeführt uerden. Der Steuersignalgenerator 32 gibt Steuersignale ab, die mit dem externen Bezugssignal synchronisiert sind, einschließlich beispielsueise verschiedener Zeitsteuerimpulse, Identifiziersignale für die Zeile, das Teilbild und das Vollbild und Abtasttaktimpulsen. Im Uiedergabeabschnitt ist die Verarbeitung der Signale von den Köpfen 1A, 1B und 1C bis zur Eingangsseite der Zeitbasiskorrekturglieder 23A, 23B und 23C durch einen Taktimpuls

130Ö20/07SS

zeitgesteuert, der von den uiedergegebenen Daten extrahiert ist, während die Verarbeitung der Signale υοη der Ausgangsseite der Zeitbasiskorrekturglieder 23A, 23B und 23C bis zum AusgangsanchluÖ 29 durch den Taktimpuls von dem Haupttaktgenerator 31 zeitgesteuert ist.

Uie in Fig. 8 dargestellt, besteht jeder der Uiedergabeprozessoren 22A, 22B und 22C aus einem Phasenregelkreis 221 (Schaltung mit phasenstarrer Schleife, PLL), einem Bitsynchronisierer 222, einem Blocksignalextrahierer 223 und einem Demodulator 224, Das Digitalsignal υοη dem jeueiligen Wiedergabeverstärker 21A, 21B oder 21C wird dem Phasenregelkreis 221 zugeführt, der ein Taktsignal erzeugt, das mit dem ankommenden Digitalsignal synchronisiert ist. Dieses Taktsignal wird dann dem Extrahierer 223 und dem Bitsynchronisierer 222 zugeführt zum damit Synchronisieren des ankommenden Digitalsignals. Das so synchronisierte Digitalsignal wird dann dem Extrahierer 223 zugeführt zum Extrahieren des Blocksynchronsignals SYNC, das dann dem Demodulator 224 zugeführt uird, in dem das ankommende Digitalsignal aus serieller in parallele Form umgesetzt uird und gleichzeitig aus dem 10-Bit-Code in das ursprüngliche 8-Bit-Signal umgesetzt uird.

Uie in Fig. 9 dargestellt, besteht ein herkömmlicher Phasenregelkreis 221 aus einer Abstimmschaltung 51 zum Optimieren des Rauschverhältnisses (SNR) und zum Erreichen des maximalen Einfangbereichs des Phasenregelkreises 221, aus einem 1/N-Teiler 52 zum Herunterteilen des Ausgangssignals der Abstimmschaltung 51 und zum Zuführen des heruntergeteilten Ausgangssignals zu einem Eingang eines Phasenvergleichers 53. Eine spannungsgesteuerte Reaktanz (Blinduiederstand), uie eine Variabelkapazitätsdiode oder Varicap, erreicht ein Ausgangstaktsignal über einen 1/N-Teiler 55 für einen anderen Eingang des Phasenx/ergleichers 53.

130020/0798

Letzterer gibt ein Fehlersignal , dessen Pegel von der Phasendifferenz zwischen den von den Teilern 52 und 55 zugeführten Signalen abhängt, über ein Tiefpaßfilter 56 (TPF) an einen spannungsgesteuerten Oszillator oder UCO 54 ab, um die Frequenz des Taktsignals zu steuern.

Der Phasenregelkreis gemäß Fig. 9 ist mit dem abgespielten bzu. wiedergegebenen Digitalsignal so lange leicht synchronisierbar, so lange eine normale Abspielbetriebsart gewählt ist, so daß die Bandgeschwindigkeit die gleiche ist uie die während der Aufzeichnung. Uenn jedoch eine Abspielbetriebsart gewählt wird, die sich von der normalen Betriebsart unterscheidet, derart, daß die Bandgeschwindigkeit sich von der unterscheidet, die während des Aufzeichnens verwendet worden ist, weicht die Frequenz des abgespielten Digitalsignals, das der Abstimmschaltung 51 zugeführt wird, von der Piittenfrequenz der Abstimmschaltung 51 ab, weshalb das abgestimmte Ausgangssignal davon gedämpft wird oder phasenverschoben uird« Dciher wird, wenn eine sich von der normalen Betriebsart unterscheidende Betriebsart gewählt ist wie die Zeitlupen-Betriebsart, die Stehbild-Betriebsart, die Uiedergabebetriebsart mit doppelter Geschwindigkeit oder die Suchlauf-Betriebsart, das taktende Signal, das von dem Phasenregelkreis 221 zugeführt wird, nicht zuverlässig in der Phase mit dem wiedergegebenen Digitalsignal verriegelt.

Ein erstes Ausführungsbeispiel der Erfindung, das mit Bezug auf die Fig. 10, 11, 12A bis 12E näher erläutert wird, gibt eine Lösung des Problems der Phasenverriegelung des taktenden Signals mit dem wiedergegebenen Digitalsignal an, selbst wenn eine sich von der normalen Betriebsart unterscheidende Betriebsart gewählt ist.

130Ö2Ö/0?fl-6

Uie in Fig. 10 dargestellt, wird bei diesem Ausführungsbeispiel der automatisch phasengesteuerten bzu.-geregelten Oszillatorschaltung gemäß der Erfindung ein digitales Eingangssignal D. einem Dateneingangsanschluß 60 zugeführt und dann über eine Differenzierschaltung 61 und einen Zweirichtungs-Gleichrichter 62 einem Eingang einer automatischen Abstimmschaltung 63 (ATC) zugeführt. Letztere gibt ein abgestimmtes Signal über einen 1/N-Teiler 65 an eine Uariabelverzögerungsleitung 66 ab, die beispielsweise durch einen monos -!:ilen Multivibrator gebildet ist, wobei das verzögerte Ausgangssignal wiederum einem Trapezwelleng^neratoi 57 zugeführt wird, der ein Signal mit trapezförmigem Siynalverlauf erzeugt und dieses einem Phasenvergleicher 68 zurührt. Der UCO 54, der 1/N-Teiler 55 und

die

das Tiefpaßfilter 56, im wesentlichen identisch den gleichen Bauelementen in Fig. 9 sind, bilden zusammen mit dem Vergleicher 68 den Phasenregelkreis. Zusätzlich ist ein Addierer 69 zwischen dem Tiefpaßfilter 56 und dem UCO 54 eingefügt. Das Tiefpaßfilter 56 ist mit einem Eingang des Addierers 69 verbunden, während ein Steuerspannungssignal -Eingang 64 mit dessem anderen Eixigang verbunden ist. Die Anordnung mit dem Addierer 69 erlaubt es, die Frequenz des UCO 54 schnell mittels einer Steuersignalspannung C.. zu verschieben, jedesmal wenn die Bandgeschwindigkeit diskontinuierlich geändert wird, beispielsweise wenn die gewählte Abspielbetriebsart geändert bzw. gewechselt wird.

Aufgrund der vorstehenden Anordnung kann der Phasenregelkreis 54, 55, 68, 56, 69 zuverlässig ein Taktsignal abgeben, das eine konstante Phasendifferenz bezüglich dem eingegebenen Digitalsignal besitzt, selbst wenn die Frequenz des eingegebenen Digitalsignals D. sich als Ergebnis der Wahl einer Betriebsart ändert, die sich von der normalen Uiedergabebetriebsart unterscheidet.

130020/0796

Die automatische Abstimmschaltung 63 gemäß diesem Ausführungsbeispiel der Erfindung ist ausführlich in Fig. 11 dargestellt, wobei Steuerimpulse CTL won einer Steuerspur 5 (Fig. 4) mittels eines Steuerkopfs 1K aufgenommen werden. Die Steuerimpulse CTL uerden davon über einen Verstärker 41 einem monostabilen Multivibrator 42 zugeführt, der als Ausgangssignal ein Impulssignal abgibt, dessen Tastverhältnis bzw. -zyklus im wesentlichen proportional zur Frequenz des Steuerimpulses CTL ist. Das Ausgangssignal des Plulti-

über.
vibrators 42 wird ein Tiefpaßfilter 43 dem SteuersignaleingangsanschluB 64 als Steuersignalspannung C₁, zugeführt, die sich in ihrem Pegel mit der Frequenz der Steuersignale CTL ändert. Eine Spule 631 und ein elektrisch veränderbarer Kondensator 632^ hier eine Variabel kapazitätsdiode oder Varicap, bilden zusammen einen Schwingkreis mit einer Resonanzfrequenz, die sich abhängig von der Spannung ändert, die dem elektrisch veränderbaren Kondensator 632 zugeführt ist. Das digitale Eingangssignal D. wird über die Differenzierschaltung 61 und den Zueirichtungs-Gleichrichter 62 dem Emitter eines Transistors 633 in Basisschaltung zugeführt, sassen Basis an Masse liegt und dessen Kollektor mit dem Verbindungspunkt der Spule 631 und des elektrisch ver- ^nde::-aren Kondensators 632 verbunden ist. Ein Verstärkertransistor 634, dessen Basis mit dem Steuersignaleingang 64 verbunden ist, invertiert und verstärkt die Steuersignalspannung C.., wobei dessen Kollektor mit der Basis eines Emitterfolgertransistors 635 verbunden ist, dessen Emitter mit einem Kondensator 636 zum Steuern der Gleichspannung verbunden ist, die dem elektrisch veränderbaren Kondensator 632 zugeführt ist, so daß diese Spannung umgekehrt proportional der Steuersignalspannung C,. ist. Als Ergebnis bilden der Schwingkreis 631, 632 und der Transistor 633 ein Variabelbandpaßfilter, dessen Mittenfrequenz durch die Spannung gesteuert ist, die im Kondensator 636 gespeichert ist. Der Emitterfolgertransistor 637, der eine Isolierstufe bzw.

130020/0798

Trennstufe bildet, gibt dann an seinem Ausgang 638 ein abgestimmtes Ausgangssignal ab.

Ueil die Steuersignalspannung C,, proportional der Bandgeschwindigkeit ist, steigt, wenn die Bandgeschwindigkeit höher wird als die, die während der Aufzeichnung verwendet uird und damit höher als die, die während der normalen Uiedergabebetriebsart verwendet ist und die Frequenz des abgespielten bzw. wiedergegebenen Daten-Eingangssignal D. ansteigt, auch die Spannung C.. an. In diesem Fall wirkt der Transistor 635 zum Verringern der im Kondensator 636 gespeicherten Spannung und zum Erhöhen der Spannung über den elektrisch veränderbaren Kondensator 632, wodurch dessen Kapazität verringert wird und die Abstimmfrequenz des Schwingkreises 631, 632 auf die Frequenz des wiedergegebenen digitalen Eingangssignals D. angehoben wird. Auf diese Ueise ändert sich die Abstimmfrequenz der automatischen Abstimmschaltung 63 mit der Bandgeschwindigkeit. Dabei ist der Uert des Kondensators 636 so ausreichend größer als die Kapazität des variablen Kondensators 632 gewählt, daß der Kondensator 636 keine wesentliche Rolle bei der Bestimmung der Resonanzfrequenz des Schwingkreises 631, 632 spielt.

Wie weiter in Fig. 10 dargestellt, wird eine Ladungspump-Phasenvergleicherschaltung 70 zum Steuern des Betrags der Verzögerung verwendet, die durch die Verzögerungsleitung 66 bzw. die Verzögerungsschaltung erreicht wird zur Kompensation jeglicher Phasenverschiebung, die durch die automatische Abstimmschaltung 63 aufgrund der Änderung der Frequenz des digitalen Eingangssignals D. hervorgerufen wird. In der Ladungspump-Phasenvergleiche rschaltung 70 besitzt ein Phasenvergleicher 71 Eingänge, die zum Vergleichen der Phase des digitalen Eingangssignals D. (Fig. 12A) mit dem Ausgangssignal 0„ des VCO 54 (Fig. 12B) angeschlossen sind. Der Vergleicher 71 gibt dann ein erstes Ausgangssignal Py

13002Q/079S

(Fig. 12C) , das auf "1" von der Vorderflanke des digitalen Eingangssignals D. bis zur Hinterflanke des VCO-Ausgangssignals 0_ς ist und das sonst auf ^H0" ist, sowie ein zweites Ausgangssignal P_n (Fig« 12D) ab, das auf "1" von der Vorderflanke des Signals 0_q bis zur Hinterflanke des Signals D. ist und das sonst auf "θ" ist. Eine Schalteinrichtung 72 weist einen ersten Anschluß A, der mit einer Plus-Stromquelle 73 verbunden ist, einen zweiten neutralen Anschluß B und einen dritten Anschluß C auf, der mit einer Minus-Stromquelle 74 verbunden ist. Die Ausgangssignale P,. und Pp. werden von dem Vergleicher 71 der Schalteinrichtung 72 so zugeführt, daß diese zur Stromquelle 73 umschaltet, wenn das Ausgangssignal Py auf "1" ist, daß sie zur Stromquelle 74 umschaltet, wenn das Ausgangssignal P„ auf "1" ist_/und daß sie sonst am neutralen Anschluß B bleibt. Daher erreicht das Auftreten der Ausgangssignale P.. und P__fdaG positive bzw. negative Ströme zu einem Speicherkondensator 75 fließen, derart, daß eine Spannung Ep (Fig. 12E) darin gespeichert wird. Diese gespeicherte Spannung E wird dann über ein Tiefpaßfilter 76 einem Steueranschluß der Verzögerungsleitung 66 zugeführt.

Daher ist die im Kondensator 75 gespeiche-fte Spannung E. ein Fehlerausgangssignal der Phasenpump-Vergleicherschaltung 70 und ist proportional irgendeiner Phasenverschiebung, die durch die automatische Abstimmschaltung 63 hervorgerufen ist.

LJenn wie erwähnt, die Verzögerungsschaltung bzw. das Verzögerungsglied 66 einen monostabilen Multivibrator mit einer Zeitkonstantenschaltung aufweist, die zumindest teilweise durch eine Variabelkapazitätsdiode gebildet ist, kann die Spannung E„ zum Ändern der Kapazität einer derartigen Variabelkapazitätsdiode zugeführt werden, so daß die Zeitkonstante des monostabilen Multivibrators

13ÖU20/07SS

sich abhängig von der Spannung E_r ändert. Das heißt, uenn die Phase des Oszillators 54 mit variabler Frequenz dem eingangsseitigen Digitalsignal D. voreilt, kann der Betrag der durch die Verzögerungsleitung 66 erreichten Verzögerung so gewählt werden daß sie klein ist, und uenn irgendwelche Schwankungen in der Phase in der automatischen Abstimmschaltung 63 auftreten, wird das Ausgangssignal von dem VCO 54 durch Verlängern der Verzögerungszeit der Verzögerungsleitung 66 so gesteuert, daß die Phasendifferenz zwischen dem Ausgangssignal ·.. 3s VCü 54 und dem eingangsseitigen Dioitalsignal D. konstant gehalten werden kann.

In der Schaltung gemäß Fig.iÜ werden die Frequenz und die Phase des Ausganges-ünals 0_q des VCO 54 mit der Frequenz und Phase eines Bezugssignals verriegelt mittels einer ersten Schleife, die den Teiler 55,den Phasenvergleicher 68, das Filter 56 und den Addierer 69 enthält, während eine zweite Schleife, die die Phasenvergleicherschaltung 70 enthält die Phase eines derartigen Bezugssignals steuert bzw. regelt.

Der dynamische Bereich und der Einfangbereich der Anordnung gemäß Fig. 10 können mit Bezug auf die Fig. 13A, 13B und 14 untersucht werden. Das Ausgangssignal 0„ von dem VCO 54 ist ein Signal mit einer Periode, die einem Bitinterval des Eingangssignals D. entspricht, wie das in den Fig. 13A und 13B dargestellt ist. Für den Fall, daß das eingangsseitige Digitalsignal D. [" 10111... J ist und als Rechtecksignal gemäß Fig. 13A auftritt und das Ausgangssignal 0„ von dem VCO 54 eine Phasenbeziehung dazu aufweist, wie sie in Fig. 13B dargestellt ist, kann unter der Annahme, daß die Ausgangsspannung von der Phasenvergleicherschaltung 70 sich ohne Grenzen ändern kann, der Phasenregelkreis an irgendeiner der Anstiegsflanken des Ausgangssignals 0„ verriegelt werden, wie das in Fig. 13B durch (J), (?) bzw. (J3) dargestellt ist. Das heißt, selbst wenn die Anstiegsflanken des Ausgangssignals G₅ anfangs

130020/0798

die Phase (T) oder ^2; oder ζζ) bezüglich der Anstiegsflanken des digitalen Eingangssignals D. besitzen, kann der VCO 54 in der Phase lediglich dadurch verriegelt werden, daß von der Phasenvergleicherschaltung 70 eine Fehlerspannung erhalten wird,die einer Phasenverschiebung einer Periode des Ausgangssignals 0„ entspricht. Das heißt, mehrere stabile Punkte sind zum Verriegeln der Phase des UCO 54 vorgesehen. Folglich ist der Bereich, über den die Fehlerspannung von der Phasenvergleicherschaltung 70 verfügbar ist, d.h. der dynamische Bereich der Schleife, die die Phasenvergleicherschaltung 70 enthält, so gewählt, daß deren Breite der Spannung entspricht, die eine Phasenverschiebung einer Periode des Ausgangssignals 0_ς uiedergibt. Eine derartige Spannung gibt dann die Mitte des Bereichs wieder und kann als einer der stabilen Punkte genommen uerden. Daher ergibt sich, daß für den Fall, daß die Fehlerspannung von der Phasenvergleicherschaltung 70 nach außerhalb des dynamischen Bereichs verschoben wird, der Phasenregelkreis an einem anderen stabilen Punkt verriegelbar ist, der einer Fehlerspannung entspricht, die höher oder niedriger als der stabile Punkt in dem dynamischen Bereich um einen Betrag ist, der eine Periode wiedergibt. LJeil jedoch derartige stabile Punkte außerhalb des dynamischen Bereichs sind, verriegelt der Phasenregelkreis nicht an einem derartigen stabilen Punkt.

Bei dem Ausführungsbeispiel gemäß Fig. 10 ist es, weil die die Phasenvergleicherschaltung 70 enthaltende Schleife zum Einstellen der Phasenbeziehung zwischen dem digitalen Eingangssignal D. und dem Ausgangssignal 0 von dem UCO 54 verwendet wird, deshalb erwünscht eine Version des digitalen Eingangssignals D. zu verwenden bevor sie durch die automatische Abstimmschaltung 63 eingestellt wird, weshalb das Ausgangssignal 0 , das von dem VCO 54 dem Phasenvergleicher 71 zugeführt ist, nicht frequenzgeteilt ist. Als Ergebnis ist der dynamische Bereich der Fehlerspannung

130020/0796

won der Phasenvergleicherschaltung 70 ziemlich schmal uie das durch den Bereich DFL in Fig. 14 dargestellt ist. Hier besitzt der dynamische Bereich DR. eine Breite, die einer Phasenverschiebung won lediglich einer einzigen Periode des Ausgangssignals 0_ς entspricht.

Um den dynamischen Bereich des von der Phasenvergleicherschaltung 70 abgegebenen Fehlersignals auszudehnen, um dadurch den dynamischen Bereich der Schleife zu vergrößern, die den V/ergleicher 70 enthält, wird ein Teil des digitalen Eingangsignals D. vorgegebener Periode,in der das digitale Eingangssignal einem vorgegebenen periodischen Muster oder Verlauf folgt, von dem digitalen Eingangssignal D. extrahiert und arbeitet die Phasenvergleicherschaltung 70 auf der Grundlage des digitalen Eingangssignals D. lediglich während dieser Periode. Ueil das zum Vergleich durch die Phasenvergleicherschaltung 70 verwendete Bezugssignal periodisch ist, kann die Phasenvergleicherschaltung 70 mit einer frequenzgeteilten Version des Ausgangssignals 0_ς arbeiten.

Wenn als Beispiel ein heruntergeteiltes Signal O_q9,das durch Frequenzteilen des Ausgangssignals 0_q durch Zwei erhalten ist als Vergleichssignal in der Phasenvergleicherschaltung 70 verwendet wird, ist, da eine einzige Periode des Signals 0_q9 das Zweifache derjenigen des Signals 0„ ist, der Frequenzbereich DR₂ (Fig. 14) der Fehlerspannung von der Phasenvergleicherschaltung 70 das Doppelte des dynamischen Bereichs DR. bei dem Ausführungsbeispiel gemäß Fig. 10. Vorzugsweise ist das periodische Digitalsignal zu einer vorgegebenen Zeit während des Aufzeichnens eingefügt wie zu Beginn einer Teilbildperiode.

13QQ20/079S

30409GS

Ein zueites Ausführungsbeispiel der Erfindung, das den erweiterten dynamischen Bereich DR„ erreicht, ist in Fig. 15 dargestellt, uobei mit dem Ausführungsbeispiel gemäß Fig. 10 gemeinsame Bauelemente durch gleiche Bezugszeichen wiedergegeben sind, weshalb eine erneute Erläuterung entbehrlich ist. Bei dem Ausführungsbeispiel gemäß Fig. 15 ist ein Verknüpfungsglied 81 zwischen dem digitalen Einganganschluß 60 und der Phasenverglsicherschaltung 70 angeordnet, wobei ein Verknüpfungssignalgenerator 82 ein Verknüpfungssignal dem Verknüpfungsglied 81 und auch der Phasenvergleicherschaltung 70 zuführt. Ein 1/2-Teiler 83 ist zwischen dem VCO 54 und der Phasenvergleicherschaltung 70 angeordnet, um ein heruntergeteiltes Signal 0_ς- letzterer zum Vergleich mit dem Ausgangssignal des Verknüpfungsglieds 81 zuzuführen. Ein Bezugsimpuls PG (Fig. 16A), der abhängig von der Drehung einer Kopftrommel, auf der die Köpfe 1A, 1B, 1C befestigt sind, erzeugt werden kann und der den Zeitpunkt anzeigt, zu dem der Drehkopf 1A, 1B oder 1C mit dem Magnetband in Berührung kommt, wird dem Verknüpfungssignalgenerator

82 zugeführt, wobei abhängig davon dieser ein Verknüpfungssignal SG (Fig. 16B) erzeugt, das während einer vorgegebenen Zeitperiode auf hohem Pegel ist. Wie in Fig. 16C dargestellt, enthält das digitale Eingangssignal D. einen Vorspann am Beginn jedes Teilbildintervalls an das sich ein Intervall von Videoinformationsdaten anschließt, die wiederum von einem Nachspann gefolgt sind. Hier entspricht die Zeitsteuerung des Verknüpfungssignals SG dem Auftreten des Vorspanns des Digitalsignals D. , wobei der Vorspann des digitalen Eingangssignals D. der Phasenvergleicherschaltung 70 lediglich während des Auftretens des Verknüpfungssignals SG zugeführt wird. Dieses durchgeschaltete bzw. verknüpfte Vorspannsignal wird dann mit der frequenzgeteilten Version O₂ des Ausgangssignals 0_ des VCO 54 verglichen. Auch tritt, wenn das Verknüpfungssignal SG

130020/Q73S

der Phasenvergleicherschaltung 70 zugeführt wird ein Vergleich des digitalen Eingangssignals D. mit dem Signal D₉ nur während des Auftretens des Vorspanns auf. In der Periode, während der das Verknüpfungssignal SG auf niedrigem Pegel ist, ist die Schalteinrichtung 72 (vergleiche Fig. 10) an ihrem neutralen Anschluß 8 gehalten, ueshalb die im Kondensator 75 gespeicherte Spannung konstant bleibt.

Weil in einem DUTR Lie Kopftrommel in der Phase uer-

dergabebetiiebsart abweichenden Betriebsart, unabhängig da\/on, daß die Bandgeschwindigkeit sich von der unterscheiden kann, die während des Aufzeichnens verwendet worden ist, wird die Zeitsteuer- bzw. Zeitbeziehung gemäß den Fly. 16A bis 16C aufrechterhalten und kann das Vorspannsignal uon dem digitalen Eingangssignal D. mit hoher Genauigkeit extrahiert werden. Bei diesem Ausführungsbeispiel ist es, weil das digitale Eingangssignal D. während des Vorspanns genau periodisch ist und ein derartiges periodisches Signal extrahiert und als Bezugssignal zum Vergleich mit dem Signal 0_ς9 uerwendet werden kann, möglich, das Schwingungsausgangssignal won dem VCO 54 zum Vergleich in der Phasenvergleicherschaltung 70 frequenz„zu teilen, wodurch erreicht wird, daß der dynamische Bereich der Phasenvergleicherschaltung vergrößert ist. Folglich kann ein Phasenregelkreis erreicht werden, der die Phase des Ausgangssignals 0„₉ mit der des digitalen Eingangssignals D. phasenverriegelt unabhängig von jeglicher Temperaturdrift oder einer Änderung der Charakteristik des VCO 54.

Bei dem Ausführungsbeispiel gemäß Fig. 15 tritt der Vorspann vorzugsweise in Form sich abwechselnder Einsen und Nullen auf, nämlich ΓΐΟ1Ο1Ο1θ] und wird das Ausgangssignal

130020/0795

0,, des UCO 54 durch Zwei frequenzgeteilt, so daß der dynamische Bereich der Phasenvergleicherschaltung 70 auf das Zweifache erhöht wird auf den Bereich DFL· gemäß Fig.14. Wenn jedoch andererseits das Vorspannsignal in der Form

[1100110D^ auftritt und das von dem UCO 54 abgegebene Ausgangssignal 0„ durch Vier geteilt wird, wird der dynamische Bereich um das Vierfache vergrößert.

Bei dem vorstehenden Ausführungsbeispiel wurde zur Vereinfachung lediglich das Vorspannsignal als ein periodisches Signal zum Steuern bzw. Regeln der Phase 0_ veruendet. Jedoch kann das Nachspannsignal, das ebenfalls in jedem Teilbild im Anschluß an das Intervall der Videoinformationsdaten auftritt,ebenfalls , entweder alleine oder in Zusammenhang mit dem Vorspannsignal als Bezugssignal zum Vergleich in der Phasenvergleicherschaltung 7O₇veruendet werden.

Darüberhinaus ist es gemäß der Erfindung möglich, eine Verzögerungsschaltung 66 zwischen dem Teiler 55 und dem Phasenvergleicher 68 zu verwenden statt an der dargestellten Stelle zwischen dem Teiler 65 und dem Trapezuellensignalgenerator 67^ und die Verzögerung der Verzögerungsschaltung 66 abhängig von der Fehlerspannung von der Phasenvergleicherschaltung zu steuern, wodurch der Abtastpunkt des Trapezsignals gesteuert wird, das von der Schaltung 67 abgegeben wird.

Ueiter ist die Phasenvergleicherschaltung 70 hier als Ladungspump-Phasenvergleicherschaltung dargestellt, wobei jedoch auch eine andere Bauart verwendet werden kann, vielmehr kann sie beispielsweise als vollständig integrierend mit einer Integrierstufe ausgebildet sein, die einer Vergleicherstufe folgt,oder auch als einen trapezförmigen Signalverlauf abtastend ausgebildet sein.

130020/079S

Schließlich muß die Verzögerungsschaltung 66 nicht notwendigerweise einen monostaDilen Multivibrator mit veränderbarer Kapazitätsdiode in deren Zeitkonstanten .schaltung sein. Beispielsweise kann die Verzögerungsschaltung 66 auch mittels eines N-Schritt-Zählers gebildet sein, bei dem ein \/oreingestellter Wert digital durch das Fehlersignal won der Schaltung 70 geändert wird.

Schließlich ist die Erfindung selbstverständlich nicht nur in dem Uiedergabeabschnitt eines DUTR verwendbar, vielmehr sind auch andere Anuendungsfälle möglich.

Ueiter sind noch andere Ausführungsformen- und -beispiele möglich.

Die Erfindung gibt also eine automatisch phasengesteuerte bzw. phasengeregelte Dszillatorschaltung an, die insbesondere zur Verwendung in dem Wiedergabe- oder Abspielabschnitt eines Digital-Videobandgerätes (DVTR) verwendbar ist. Sie enthält eine üszillatorschaltung wie einen Phasenregelkreis

65 bis 69, 54 bis 56, der ein Taktsignal 0„ abhängig von der Phase und der Frequenz des wiedergegebenen digitalen Videosignals D. erzeugt, und eine automatische Abstimmschaltung 63 vor der Oszillatorschaltung zum Abstimmen der Frequenz des digitalen Videosignals D. abhängig von einer Steuersignalspannung C.., die die Frequenz des digitalen Videosignals wiedergibt. In einem DVTR kann das Steuersignal C.. ein Spannungspegel sein, der proportional der Frequenz von Steuerimpulsen CTL ist, die von einer Steuerspur 5 des Bands wiedergegeben werden. Zur Kompensation von Phasenänderungen, die durch die automatische Abstimmschaltung 63 induziert werden, ist eine Phasenregelschleife 70,

66 vorgesehen. Diese Phasenregelschleife enthält eine Phasenvergleicherschaltung 70, die das nicht abgestimmte wiedergegebene Videosignal D. mit dem Taktsignal 0_Q von der

111 O

130020/079S

üszillatorschaltung vergleicht, und eine veränderbare bzu. einstellbare Verzögerungsschaltung 66 um eine Verzögerung für das abgestimmte digitale Videosignal zu erreichen, die sich mit dem Phasenfehler ändert, der durch die Phasenuergleicherschaltung 70 erfaßt ist.

/Patentanwalt

130020/0796

Claims

ANSPRÜCHE

1.'Phasengeregelte Oszillatorschaltung zum Erzeugen eines Ausgangstaktsignals, dessen Phase und Frequenz sich mit denjenigen eines zugeführten eingangsseitigen Informationssignals ändern, mit

einem Eingangsanschluß für den Empfang des eingangsseitigen Informationssignals,

einer mit dem Eingangsanschluß verbundenen Abstimmscha.ltung, die das eingangsseitige Informationssignal als abgestimmtes Signal hindurchführt, und einen Taktsignalsgenerator, der mit der Abstimmschaltung verbunden ist, um das Ausgangstaktsignal abhängig von der Phase des abgestimmten Signals zu erzeugen, dadurch gekennzeichnet,

daß die Abstimmschaltung (63) eine Variabelfrequenz-Abstimmschaltung (531 bis 638) ist mit einer Eingangseinrichtung (633) für den Empfang des eingegebenen

Informationssignals und einer Steuersignaleingangsschaltung (64, 634, 635, 636) für den Empfang eines Steuersignals (C..), das die Frequenz des eingangsseitigen Infcrmationssignals (D. ) wiedergibt, wobei die Abstimmschaltung (63) auf der Grundlage des Steuersignals (C,;) abgestimmt ist, um das Informationssignal (D. ) als abgestimmtes Signal von dessen Ausgang (638) herauszuführen.

2. Phasengeregelte Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet,

daß die Variabelfrequenz-Abstimmschaltung einen Variabel-Schuingkreis (631, 632) für den Empfang und das Hindurchführen der Informationssignale mit einem Abstimmeingang (Anode von 632) und eine Zuführschaltung (634, 635, 636) aufweist, um dem Abstimmeingang (Anode von 632) eine Abstimmspannung zuzuführen, die sich mit dem Steuersignal ändert.

3. Phasengeregelte Oszillatorschaltung nach Anspruch 2, dadurch gekennzeichnet,

daß der Variabel-Schwingkreis (631, 632) eine Spule (631) und einen elektrisch veränderbaren Kondensator (632) enthält.

4. Phasengeregelte Oszillatorschaltung nach einem der Ansprüche 1 bis 3,

gekennzeichnet durch,

eine Phasenkorrekturschleife (70, 66) zum Kompensieren von Phasenverschiebungen, die durch die Abstimmschaltung (63) hervorgerufen sind, mit einer Phasenvergleicherschaltung (70) mit erstem und zueitem Eingang, die zum Empfang des Eingangsinformationssignals (D. ) bzw. einer Version des Ausgangstaktsignals (0„) angeschlossen sind, die ein Phasenfehlersignal abhängig von einer Phasendifferenz dazwischen abgibt, und mit einer variablen Verzögerungsschal, tung (66) zum Ändern der relativen Phase des abgestimmten

2Ö/079I

digitalen Eingangssignals (D. ) bezüglich dem Ausgangstaktsignal (Ο_ς) durch Erreichen einer Verzögerung, die sich abhängig von dem Phasenfehlersignal ändert.

5. Phasengeregelte Oszillatorschaltung nach Anspruch 4, gekennzeichent durch,

ein Verknüpfungsglied (80, 81) vor dem ersten Eingang der Phasenvergleicherschaltung (70) zum Verknüpfen eines vorgegebenen Abschnitts des eingangsseitigen Informationssignals (D. ) und

einen Teiler (83) vor dessen zweiten Eingang, um das Ausgangstaktsignal (0„) herunterzuteilen.

130020/07^6