DE2823813C2

DE2823813C2 -

Info

Publication number: DE2823813C2
Application number: DE2823813A
Authority: DE
Inventors: Takeshi Chiba Jp Ninomiya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1977-05-31
Filing date: 1978-05-31
Publication date: 1988-04-14
Also published as: NL7805933A; AT370936B; AU514584B2; JPS6150432B2; IT1096601B; FR2406279B1; US4165524A; CA1112759A; IT7824074A0; AU3670178A; FR2406279A1; JPS53148317A; GB1591014A; DE2823813A1; ATA396778A

Description

Die Erfindung bezieht sich auf eine Geschwindigkeitsfehler- Regelvorrichtung zur Verwendung in einem Videosignal-Zeitbasiskorrekturglied, mit einem Hauptspeicher mit adressierbaren Speicherplätzen zum Speichern aufeinanderfolgender Zeilen von Videosignalen, einer Schreibschaltung einschließlich eines Einschreibtaktsignalgenerators, der mit den Zeitbasisfehlern in dem Videosignal synchronisiert ist, zum Einschreiben aufeinanderfolgender Zeilen von Videosignalen in adressierte Speicherplätze mit einer Einschreibtaktgeschwindigkeit, und einer Leseschaltung einschließlich eines steuerbaren Lesetaktsignalgenerators zum Auslesen aufeinanderfolgender Zeilen von Videosignalen von adressierten Speicherplätzen mit einer im wesentlichen konstanten Auslesetaktgeschwindigkeit, wobei die Geschwindigkeitsfehler- Regelvorrichtung einen Geschwindigkeitsfehlerdetektor zum Erfassen von Geschwindigkeitsfehlern in aufeinanderfolgenden Zeilen in den Hauptspeicher eingeschriebenen Videosignale enthält.

Mit einer derartigen Vorrichtung sollen Geschwindigkeitsfehler, die in einem Videosignal enthalten sind, das mittels einer Videosignal-Wiedergabevorrichtung, wie einem Videobandrecorder oder -gerät, im folgenden kurz VTR (Video Tape Recorder) genannt, aus einem Aufzeichnungsmedium ausgelesen wird, wirksam beseitigt werden. Eine Vorrichtung der eingangs genannten Art und nach dem Oberbegriff des Patentanspruchs 1 ist bereits der auf eine ältere Patentanmeldung zurückgehenden DE-OS 27 07 054, die eine Bildsynchronisationsanordnung betrifft, zu entnehmen.

Wenn Videosignale auf einem magnetischen Medium, wie einem Magnetband, mittels einer VTR aufgezeichnet werden, können aufgrund verschiedener Faktoren Fehler in der Zeitbasis oder der Frequenz und/oder der Phase in die Videosignale während des Abspielens oder der Wiedergabe eingeführt werden.

Beispielsweise kann sich das Aufzeichnungsmedium ausdehnen oder zusammenziehen, nachdem die Videosignale darauf aufgezeichnet worden sind. Auch kann die Geschwindigkeit, mit der das Aufzeichnungsmedium in der Wiedergabevorrichtung transportiert oder gefördert wird, sich leicht von der Geschwindigkeit während des Aufzeichnens unterscheiden. In ähnlicher Weise kann eine leichte Schwankung zwischen der Drehzahl bestehen, mit der die Köpfe das Aufzeichnungsmedium während des Signalaufzeichnens und während des Signalwiedergebens abtasten. Alle diese möglichen Änderungen ergeben Zeitbasisfehler, die als unerwünschte Effekte im schließlich reproduzierten oder wiedergegebenen Videobild auftreten. Diese beobachtbaren Effekte werden als Zittern, als Helligkeitsverzerrung, als ungenaue Farbwiedergabe und dergleichen empfunden. Wenn das Videosignal, das beispielsweise von einem VTR wiedergegeben wird, zusammen mit der Übertragung über den Fernsehrundfunk verwendet wird, ist es wesentlich, daß diese Zeitbasisfehler korrigiert sind.

Ein Beispiel eines Zeitbasiskorrekturglieds zur Verwendung mit Videosignalen ist in der US-PS 38 60 952 beschrieben. Bei diesem Zeitbasiskorrekturglied werden ankommende Videosignale aus der analogen Form in die digitale Form umgesetzt und werden in einem Digitalspeicher zwischengespeichert. Die digitalisierten Videosignale werden in den Speicher mit einer Einschreibtaktgeschwindigkeit eingeschrieben, die abhängig von den erfaßten Zeitbasisfehlern veränderbar ist. Jedoch werden die gespeicherten digitalisierten Videosignale mit einer standardisierten, festen Auslesetaktgeschwindigkeit ausgelesen, wodurch die ausgelesenen Videosignale im allgemeinen frei von bedeutenden Zeitbasisfehlern sind. Dann werden die ausgelesenen digitalisierten Videosignale wieder in analoge Form rückumgesetzt. Dieses Zeitbasiskorrekturglied berücksichtigt jedoch keine Geschwindigkeitsfehler.

Der Geschwindigkeitsfehler eines Videosignals ist der Zeitbasisfehler, der über einen wesentlichen Abschnitt eines Horizontal-Zeilenintervalls bestehen kann, wobei der Fehler nicht erfaßt wird, bis das Zeilenintervall beendet ist, weshalb er während des Zeilenintervalls nicht berücksichtigt oder korrigiert wird. Bei typischen Zeitbasisfehler-Korrektursystemen ist das Einschreibtaktsignal mit dem tatsächlichen oder Ist-Horizontalsynchronimpuls frequenzsynchronisiert, der in dem abgespielten Videosignal enthalten ist, und dessen Phase ist mit der Phase des Burstsignals synchronisiert, das auch in dem abgespielten Videosignal enthalten ist. Abhängig von der NTSC-Norm für Fernsehsignale sind sowohl der Horizontalsynchronimpuls als auch das Burstsignal (Farbsynchronsignal) zu Beginn eines Horizontal-Zeitintervalls vorgesehen. Folglich wird die Synchronisation der Einschreibtaktsignale mit dem ankommenden Horizontalsynchronimpuls und dem ankommenden Burstsignal notwendigerweise zu Beginn des Horizontal-Zeilenintervalls erreicht. Selbstverständlich liegt, wenn ein Zeitbasisfehler oder Geschwindigkeitsfehler im Videoinformationsabschnitt des Horizontal- Zeilenintervalls auftritt, eine Phasenverschiebung zwischen den Einschreibtaktsignalen und den Videosignalen vor. Da die digitalisierten Videosignale aus dem Speicher in das Zeitbasiskorrekturglied mit einer standardisierten festen Auslesetaktgeschwindigkeit eingelesen werden, wird die genannte Phasenverschiebung während des Einschreibbetriebs nicht während des Auslesebetriebs kompensiert, und zwar wegen der Verwendung einer derartigen festen Auslesetaktgeschwindigkeit. Folglich kann das sich ergebende Videosignal, das von dem Speicher in das Zeitbasiskorrekturglied ausgelesen wird, Geschwindigkeitsfehler enthalten, die nicht kompensiert sind.

In der gleichzeitigen, einen ähnlichen Gegenstand betreffenden Anmeldung der Anmelderin US-Serial Number 8 17 662, der die US-PS 41 20 000 entspricht, ist ein Zeitbasiskorrekturglied angegeben, das einen Geschwindigkeitsfehlerdetektor und eine Geschwindigkeitsfehler-Korrekturschaltung enthält. Der Geschwindigkeitsfehler wird durch Vergleichen der Phase der beiden Taktimpulse erfaßt, d. h. der Taktimpulse, die zum Einschreiben der digitalisierten Videosignale in den Speicher des Zeitbasiskorrekturgliedes verwendet werden, mit der Phase der Burstsignale, die von dem VTR wiedergegeben worden sind. Jede Phasendifferenz dazwischen gibt die Phasenverschiebung während eines Horizontal-Zeilenintervalls des abgespielten Videosignals wieder. Diese Phasenverschiebungswiedergabe ist der Geschwindigkeitsfehler und wird in einem Geschwindigkeitsfehlerspeicher an einem Speicherplatz gespeichert, der dem Speicherplatz in dem Speicher entspricht, in dem die Zeile des Videosignals, das einen derartigen Geschwindigkeitsfehler enthält, gespeichert ist. Wenn die gespeicherte Zeile der Videosignale aus dem Speicher mit konstanter Auslesegeschwindigkeit ausgelesen wird, wird der dieser Zeile von Videosignalen zugeordnete Geschwindigkeitsfehler ebenfalls ausgelesen aus dem Geschwindigkeitsfehlerspeicher. Dieses ausgelesene Geschwindigkeitsfehlersignal wird über ein Zeilenintervall so integriert, daß es einen sich linear ändernden Geschwindigkeitsfehler über das Zeilenintervall ergibt. Das integrierte Geschwindigkeitsfehlersignal wird dann verwendet, um die Auslesetaktsignale phasenzumodulieren, wodurch die Zeile der Videosignale aus dem Speicher mit phasenmodulierter Geschwindigkeit ausgelesen werden. Es wird angenommen, daß diese Phasenmodulation der Auslesetaktimpulse eine enge Annäherung des Geschwindigkeitsfehlers ist, der ursprünglich in der Zeile der Videosignale enthalten war, und die deshalb diesen Geschwindigkeitsfehler kompensieren oder ausgleichen kann.

Jedoch wird bei dieser Anmeldung angenommen, daß der Geschwindigkeitsfehler in der ankommenden Zeile von Videosignalen sich linear über das gesamte Zeilenintervall ändert. D. h., es wird angenommen, daß der Geschwindigkeitsfehler allmählich ansteigt von einem Nullfehler zu Beginn des Zeilenintervalls zu einem Maximalfehler am Ende dieses Zeilenintervalls. Tatsächlich muß jedoch angenommen werden, daß sich der Geschwindigkeitsfehler nicht in dieser linearen Weise ändert. Obwohl die lineare Annäherung in den meisten Fällen eine ausreichende Annäherung derart ist, daß der Geschwindigkeitsfehler kompensiert werden kann, wodurch die Verzerrungen oder Verzeichnungen im schließlich reproduzierten Videobild aufs äußerste verringert werden können, ist jedoch eine genauere Annäherung des tatsächlichen Geschwindigkeitsfehlers erwünscht.

Ein weiteres Beispiel eines Zeitbasiskorrekturglieds einschließlich einer Geschwindigkeitsfehler-Kompensationsschaltung ist in der US-PS 40 65 787 erläutert. Dabei wird das Geschwindigkeitsfehlersignal dadurch bestimmt, daß die Differenz zwischen den Steuerspannungen, die einem spannungsgesteuerten Oszillator in der Schleife für einen phasenstarren Einschreibtaktgenerator zugeführt wird, wenn eine Zeile von Videosignalen von der Steuerspannung empfangen ist, und die dem spannungsgesteuerten Oszillator zugeführt worden ist, als die vorhergehende Zeile empfangen worden ist, abgezogen wird. Diese Differenz wird in einem Geschwindigkeitsfehlerspeicher gespeichert, der dem Speicherplatz in dem Speicher entspricht, in dem die gegenwärtig empfangene Zeile von Videosignalen gespeichert ist, und wird ausgelesen, wenn diese Zeile der Videosignale ebenfalls ausgelesen wird. Auch hier wird das ausgelesene Geschwindigkeitsfehlersignal so integriert, daß es dem tatsächlichen oder Ist-Geschwindigkeitsfehler in einer linearen Funktion annähert. Folglich ist diese lineare Annäherung des Geschwindigkeitsfehlers gemäß der US-PS 40 65 787 weniger genau, als es erwünscht ist.

Eine ähnliche Geschwindigkeitsfehler-Kompensationsanordnung ist beschrieben in: Kitson, Fletcher und Spencer, "Digital Time Base Correction", in International Broadcasting Convention Technical Paper, September 1974. Diese Anordnung hat jedoch den Nachteil, daß der Geschwindigkeitsfehler durch eine lineare Funktion angenähert wird, was keine hochgenaue Annäherung darstellt.

Es ist daher Aufgabe der Erfindung, eine Geschwindigkeitsfehler- Kompensationsanordnung für ein Zeitbasiskorrekturglied anzugeben, die genauer arbeitet.

Durch die Erfindung wird eine Geschwindigkeitsfehler-Regelvorrichtung bzw. -Steuervorrichtung zur Verwendung in einem Videosignal-Zeitbasiskorrekturglied geschaffen, das enthält einen Hauptspeicher mit adressierbaren Speicherplätzen zum Speichern aufeinanderfolgender Zeilen von Viedosignalen, eine Einschreibschaltung einschließlich eines Einschreibtaktsignalgenerators, der mit den Zeitbasisfehlern im Videosignal synchronisiert ist, zum Einschreiben aufeinanderfolgender Zeilen von Videosignalen in adressierte Speicherplätze mit einer Einschreibtaktsignalgeschwindigkeit, und eine Ausleseschaltung einschließlich eines regelbaren oder steuerbaren Auslesetaktsignalgenerators zum Auslesen aufeinanderfolgender Zeilen von Videosignalen von adressierten Speicherplätzen mit einer im wesentlichen konstanten Auslesetaktgeschwindigkeit. Die Geschwindigkeitsfehler-Regelvorrichtung enthält einen Geschwindigkeitsfehlerdetektor zum Erfassen von Geschwindigkeitsfehlern in aufeinanderfolgenden Zeilen von Videosignalen, die in den Hauptspeicher eingeschrieben werden. Der Geschwindigkeitsfehlerspeicher besitzt mehrere Speicherplätze, deren jeder zum Speichern eines Geschwindigkeitsfehlersignals vorsehbar ist, das den Geschwindigkeitsfehler einer zugeordneten Zeile von Videosignalen wiedergibt, und eine Geschwindigkeitsfehler- Ausleseschaltung liest das Geschwindigkeitsfehlersignal von dem Geschwindigkeitsfehlerspeicher aus, wobei das Geschwindigkeitsfehlersignal einer Zeile von Videosignalen zugeordnet ist, wenn die zugeordnete Zeile von Videosignalen aus dem Hauptspeicher ausgelesen wird. Eine Modifizier- oder Änderungsschaltung verändert das ausgelesene Geschwindigkeitsfehlersignal in Funktion von zumindest einem Geschwindigkeitsfehlersignal, das zumindest einer benachbarten Zeile von Videosignalen zugeordnet ist. Das veränderte Geschwindigkeitsfehlersignal wird so zum Modulieren der Auslesetaktsignale verwendet, daß die Geschwindigkeitsfehler in aufeinanderfolgenden Zeilen von Videosignalen kompensiert oder beseitigt werden.

Durch die Erfindung wird also eine Geschwindigkeitsfehlerkompensation in einem Zeitbasisfehler-Korrekturglied erreicht, bei der die tatsächliche Geschwindigkeitsfehlerfunktion durch ein nichtlineares Geschwindigkeitsfehlersignal eng angenähert wird. Weiter wird durch die Erfindung ein Zeitbasisfehler- Korrekturglied angegeben, das eine Geschwindigkeitsfehler- Kompensationsvorrichtung besitzt, bei der die Größe des Geschwindigkeitsfehlers, der an dem Ende einer Zeile von Videosignalen auftritt, modifiziert oder geändert wird zur Bildung einer nichtlinearen Geschwindigkeitsfehlerfunktion. Schließlich wird weiter durch die Erfindung eine verbesserte Geschwindigkeitsfehler- Kompensationsvorrichtung angegeben zur Verwendung in einem Zeitbasisfehler-Korrekturglied, wobei eine nichtlineare Geschwindigkeitsfehlerfunktion dadurch angenähert wird, daß ein Zeilenintervall in mehrere Abschnitte geteilt wird und daß die Geschwindigkeitsfehlerfunktion für jeden Abschnitt durch Interpolieren zwischen Geschwindigkeitsfehlerpegeln erreicht wird, die jedem benachbarten Abschnitt zugeordnet sind. Schließlich wird durch die Erfindung eine verbesserte Geschwindigkeitsfehler-Kompensationsvorrichtung angegeben zur Verwendung in einem Zeitbasisfehler-Korrekturglied, bei der eine Zeile von Videosignalen in drei Abschnitte geteilt wird und wobei die Geschwindigkeitsfehlerfunktion des mittleren Abschnitts angenähert wird durch den Zeitbasisfehler, der dieser Zeile zugeordnet ist, wobei die Geschwindigkeitsfehlerfunktion des Anfangsabschnitts durch den Durchschnitt oder Mittelwert des Zeitbasisfehlers, der dieser Zeile zugeordnet ist, und dem Geschwindigkeitsfehler, der der unmittelbar vorhergehenden Zeile zugeordnet ist, angenähert wird und wobei der Geschwindigkeitsfehler des Endabschnitts durch Durchschnittswert- oder Mittelwertbildung des Geschwindigkeitsfehlers dieser Zeile und des Geschwindigkeitsfehlers der nächsten nachfolgenden Zeile angenähert wird.

Die Erfindung gibt also eine Geschwindigkeitsfehler-Regelvorrichtung bzw. -Steuervorrichtung an für ein Videosignal- Zeitbasiskorrekturglied. Das Zeitbasiskorrekturglied enthält dabei einen Hauptspeicher mit adressierbaren Speicherplätzen zum Speichern aufeinanderfolgender Zeilen von Videosignalen, eine Einschreibschaltung einschließlich eines Einschreibtaktsignalgenerators, der mit den Zeitbasisfehlern im Videosignal synchronisiert ist zum Einschreiben aufeinanderfolgender Zeilen von Videosignalen in adressierte Speicherplätze mit einer Einschreibtaktgeschwindigkeit, und eine Ausleseschaltung einschließlich eines regel- bzw. steuerbaren Auslesetaktsignalgenerators zum Auslesen aufeinanderfolgender Zeilen von Videosignalen von adressierten Speicherplätzen mit einer im wesentlichen konstanten Auslesetaktgeschwindigkeit. Die Geschwindigkeitsfehler-Regelvorrichtung enthält einen Geschwindigkeitsfehlerdetektor zum Erfassen von Geschwindigkeitsfehlern in aufeinanderfolgenden Zeilen von Videosignalen, die in den Hauptspeicher eingeschrieben sind. Ein Geschwindigkeitsfehlerspeicher besitzt mehrere Speicherplätze, deren jeder so betreibbar ist, daß er ein Signal speichert, das den Geschwindigkeitsfehler einer zugeordneten Zeile von Videosignalen entspricht, sowie eine Geschwindigkeitsfehler- Ausleseschaltung zum Auslesen aus dem Geschwindigkeitsfehlerspeicher des Geschwindigkeitsfehlersignals, das der Zeile der Videosignale zugeordnet ist, die dann aus dem Hauptspeicher ausgelesen wird. Eine Modifizier- oder Änderungsschaltung modifiziert oder ändert das ausgelesene Geschwindigkeitsfehlersignal als Funktion von zumindest einem Geschwindigkeitsfehlersignal, das zumindest einer benachbarten Zeile von Videosignalen zugeordnet ist. Das geänderte Geschwindigkeitsfehlersignal moduliert die Auslesetaktsignale, um so die Geschwindigkeitsfehler in aufeinanderfolgenden Zeilen von Videosignalen zu kompensieren bzw. auszugleichen.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild eines Zeitbasisfehlerkorrekturglieds, bei dem die erfindungsgemäße Geschwindigkeitsfehler- Kompensationsvorrichtung verwendbar ist,

Fig. 2 ein Blockschaltbild der Eingangsstufe des dargestellten Zeitbasisfehlerkorrekturglieds,

Fig. 3 ein Blockschaltbild eines Ausfallkompensationsglieds, das bei dem dargestellten Zeitbasisfehlerkorrekturglied verwendbar ist,

Fig. 4 ein Logikschaltbild des Hauptspeichers, der beim dargestellten Zeitbasisfehlerkorrekturglied verwendbar ist,

Fig. 5 ein Blockschaltbild eines Digital/Analog-Umsetzers, der bei dem dargestellten Zeitbasisfehlerkorrekturglied verwendbar ist,

Fig. 6 Signalverläufe zur einfacheren Erläuterung des Betriebs des Digital/Analog-Umsetzers gemäß Fig. 5,

Fig. 7 ein Blockschaltbild der Ausgangs-Verarbeitungsstufe, die bei dem dargestellten Zeitbasisfehlerkorrekturglied verwendbar ist,

Fig. 8 ein Blockschaltbild einer Synchronsignal-Trennschaltung zur Verwendung beim dargestellten Zeitbasisfehlerkorrekturglied,

Fig. 9 ein Blockschaltbild eines automatischen Frequenzreglers, der im Einschreibtaktsignalgenerator enthalten ist, der bei dem dargestellten Zeitbasisfehlerkorrekturglied verwendbar ist,

Fig. 10A bis 10B Signalverläufe zur leichteren Erläuterung des Betriebs eines Teils der Schaltung gemäß Fig. 9,

Fig. 11A bis 11I ein Zeitdiagramm zur besseren Erläuterung des Betriebs der Schaltung gemäß Fig. 9,

Fig. 12A bis 12H ein Zeitdiagramm zur besseren Erläuterung einer Betriebsart der Schaltung gemäß Fig. 9,

Fig. 13A bis 13I ein Zeitdiagramm zur besseren Erläuterung einer anderen Betriebsart der Schaltung gemäß Fig. 9,

Fig. 14 ein Blockschaltbild eines automatischen Phasenreglers, der im Einschreibtaktsignalgenerator enthalten ist, der in dem dargestellten Zeitbasisfehlerkorrekturglied verwendbar ist,

Fig. 15A bis 15K ein Zeitdiagramm zur besseren Erläuterung des Betriebs der Schaltung gemäß Fig. 14,

Fig. 16 ein Schaltbild des Geschwindigkeitsfehlerspeichers und des Auslesetaktsignalgenerators, die in dem dargestellten Zeitbasisfehlerkorrekturglied verwendbar sind,

Fig. 17A bis 17K ein Zeitdiagramm zur besseren Erläuterung des Betriebs des Geschwindigkeitsfehler-Signalgenerators gemäß Fig. 16,

Fig. 18 eine grafische Darstellung der Art, mit der der nichtlineare Geschwindigkeitsfehler angenähert wird,

Fig. 19 ein Blockschaltbild der Regel- bzw. Steuerschaltung, die beim dargestellten Zeitbasisfehlerkorrekturglied verwendbar ist,

Fig. 20A bis 20F ein Zeitdiagramm zur besseren Erläuterung des Betriebs eines Teils der dargestellten Regel- bzw. Steuerschaltung.

Insbesondere Fig. 1 der Zeichnung zeigt ein Blockschaltbild eines Ausführungsbeispiels der Zeitbasisfehler-Korrekturvorrichtung, mit der die Erfindung verwendbar ist und insbesondere eine Zeitbasisfehler-Korrekturvorrichtung zur Verwendung in einem Video-Aufzeichnungs/Wiedergabe-Gerät wie einem VTR. Lediglich Teile der Wiedergabeschaltung des VTR sind wiedergegeben. Dabei wird ein Magnetband 1 mittels eines Kopfes 2 abgetastet, wobei der Kopf 2 vorzugsweise drehabtastend ist und dabei schräge oder schiefe Spuren über dem Band 1 abtastet. Der Kopf 2, der die Videosignale wiedergibt, die auf dem Band 1 aufgezeichnet worden sind, ist über einen Verstärker 3 mit einem Demodulator 4 verbunden. Der VTR, bei dem die Zeitbasisfehler- Korrekturvorrichtung verwendet ist, besitzt vorzugsweise Rundfunkqualität und kann deshalb ein sogenannter FM-Direktaufzeichner oder ein sogenannter Überlagerungsaufzeichner sein. Beim FM-Direktaufzeichner wird ein Videofarbmischsignal vom beispielsweise NTSC-Typ in einem frequenzmodulierten Format aufgezeichnet. Um dieses frequenzmodulierte Videofarbsignal wiederzugewinnen, ist der Demodulator 4 ein kompatibler FM-Demodulator. Das Ausgangssignal dieses Demodulators 4 ist daher ein übliches NTSC-Videofarbsignal S _v. Beim Überlagerungsaufzeichner wird ein ursprüngliches Farbvideomischsignal getrennt in seine Luminanz- und Chrominanz-Komponenten (Leuchtdichte- bzw. Farbart-Komponente) und während des Aufzeichnens wird die Luminanzkomponente zum Frequenzmodulieren eines Trägers verwendet, während die Chrominanzkomponente in einen wesentlich niedrigeren Frequenzbereich herab frequenzumgesetzt wird. Das FM-Luminanzsignal und das frequenzumgesetzte Chrominanzsignal werden dann kombiniert und aufgezeichnet. Deshalb enthält in einem Überlagerungs-VTR der Demodulator 4 kompatible Luminanz- und Chrominanzkanäle, wodurch das FM-Luminanzsignal demoduliert wird und die Chrominanzkomponente wieder in das ursprüngliche Frequenzband rückumgesetzt wird. Dann werden die demodulierte Luminanzkomponente und die wiedergewonnene Chrominanzkomponente kombiniert, um wieder das NTSC-Videofarbmischsignal S _v zu bilden.

Der Verstärker 3 des VTR ist, außer, daß er mit dem Demodulator 4 gekoppelt ist, mit einem Ausfalldetektor 5 (drop-out-detector) verbunden. Der Ausfalldetektor ist eine übliche Schaltung, die zur Erfassung von Ausfällen im Signal vorgesehen ist, das vom Band 1 wiedergewonnen wird. Wie üblich ist der Ausfall das Nichtvorhandensein eines Signals, das infolge einer Fehlerstelle im Band oder einer sonstigen Störung während der Signalwiedergabe auftreten kann. In jedem Fall ist der Ausfalldetektor 5 so ausgebildet, daß er ein geeignetes Signal erzeugt, das das Vorhandensein des Ausfalls im wiedergegebenen Videosignal darstellt.

Obwohl die Wiedergabeschaltung des VTR so erläutert ist, daß es in der Lage ist, ein Video-Farbmischsignal zu reproduzieren oder wiederzugeben, das auf einem Band 1 aufgezeichnet ist, ist selbstverständlich diese Schaltung auch in der Lage, ein monochromes oder Schwarz-Weiß-Videosignal vom Band 1 wiederzugeben.

Der Demodulator 4 und der Ausfalldetektor 5 im VTR sind mit der Zeitbasisfehler-Korrekturvorrichtung verbunden. Beim dargestellten Ausführungsbeispiel enthält die Zeitbasisfehler- Korrekturvorrichtung eine Eingangsstufe 6, einen Analog/Digital- Umsetzer 7 (A/D-Umsetzer), ein Ausfallkompensierglied 8, eine Hauptspeicher 9, einen Digital/Analog-Umsetzer 10 (D/A-Umsetzer) und eine Ausgangsverarbeitungsstufe 11. Zusätzlich enthält die dargestellte Vorrichtung ein Synchronsignaltrennglied 12, einen Einschreibtaktsignalgenerator 13, einen Auslesetaktsignalgenerator 15 und einen Synchronsignalgenerator 16. Weiter ist die Zeitbasisfehler-Korrekturvorrichtung mit einer Steuer- bzw. Regeleinheit 17 und einem Geschwindigkeitsfehlerspeicher 14 versehen. Die Eingangsstufe 6 ist mit dem Demodulator 4 gekoppelt und ist so ausgebildet, daß ein geeigneter Amplitudenpegel für das Videosignal S _v erreicht ist, das daran angelegt ist, und daß zusätzlich eine Zeit- oder Phaseneinstellung im Videosignal erreicht ist, um bestimmte inhärente Phasenverzögerungen in der Regelsignalschaltung zu berücksichtigen, die zu beschreiben ist. Darüber hinaus dient die Eingangsstufe 6 zur Begrenzung des Frequenzbandes der Videosignale, die darübergeführt sind, um unerwünschte höhere Frequenzen zu beseitigen und um dadurch Rauschen zu entfernen. Ein Ausgang der Eingangsstufe ist mit dem Synchronsignaltrennglied 12 verbunden und ein weiterer Ausgang der Eingangsstufe ist mit dem A/D-Umsetzer 7 verbunden.

Der A/D-Umsetzer 7 ist so ausgebildet, daß er das analoge Videosignal, das durch die Eingangsstufe 6 tritt, digitalisiert. Dazu enthält der A/D-Umsetzer 7 eine Abtastspeicher- Schaltung zum Abtasten des analogen Videosignals und eine Digitalisierungsschaltung zum Umsetzen jeder Abtastung in ein Mehrbit-Digitalwort. Als Beispiel wird jedes Zeilenintervall oder jede horizontale Zeile, die im folgenden lediglich als Zeile von Videosignalen bezeichnet wird, achtzigmal abgetastet, und jede Abtastung wird in ein 8-Bit-Wort umgesetzt. Auf diese Weise werden 640 Bits während jeder Zeile erzeugt. Wie dargestellt ist der Einschreibtaktsignalgenerator 13 mit dem A/D-Umsetzer 7 verbunden, um Abtast- und Digitalisiertaktsignale daran anzulegen.

Das Ausgangssignal des A/D-Umsetzers 7, das aufeinanderfolgende 8-Bit-Worte enthält, ist mit dem Ausfallkompensierglied 8 verbunden. Das Ausfallkompensierglied 8 enthält einen zusätzlichen Eingang, der mit dem Ausfalldetektor 5 verbunden ist. Der Zweck des Ausfallkompensierglieds 8 ist es, eine digitalisierte Abtastung des ausgefallenen Abschnitts eines Videosignals durch eine annähernde digitalisierte Abtastung zu ersetzen oder, falls der Ausfall das erzeugte Farbburstsignal oder Farbsynchronsignal im Videofarbsignalgemisch beeinträchtigt, eine vollständige Zeile der Videosignale durch eine angenäherte Replik oder Nachbildung zu ersetzen. Wie im folgenden ausführlicher erläutert werden wird, enthält das Ausfallkompensierglied 8 eine Speicherschaltung zum Speichern einer Zeile digitalisierter Videosignale, wie diese Zeile in den Hauptspeicher 9 eingeschrieben ist. Wenn die nächste Zeile von Videosignalen in den Hauptspeicher 9 eingeschrieben wird, wird ein entsprechendes Element der unmittelbar vorhergehenden Zeile von der Ausfallspeicherschaltung abgegeben, falls ein Ausfall erfaßt worden ist. D. h., das Ausfallkompensierglied 8 ist so ausgebildet, daß es einzelne Bildelemente in einer Zeile durch die entsprechenden Bildelemente der vorhergehenden Zeile ersetzt, falls diese Bildelemente ausgefallen sind. Das Ausfallkompensierglied 8 ist auch so ausgebildet, daß es eine vollständige Zeile von Videosignalen durch die vorhergehende Zeile ersetzt, falls der Ausfall im Burstsignal der ankommenden Zeile erfaßt ist. Ein Taktsignaleingang des Ausfallkompensierglieds 8 ist mit dem Einschreibtaktsignalgenerator 13 verbunden zum Empfang von Einschreibtaktsignalen davon.

Der Hauptspeicher 9 besteht aus mehreren Speichereinheiten, deren jede so ausgebildet ist, daß sie zumindest eine Zeile von Videosignalen darin speichert. Die Speichereinheiten werden aufeinanderfolgend adressiert, so daß aufeinanderfolgende Zeilen von Videosignalen darin eingeschrieben werden können, und gleichzeitig werden die Speichereinheiten so aufeinanderfolgend adressiert, daß die gespeicherten Zeilen von Videosignalen ausgelesen werden. Der Hauptspeicher 9 ist mit dem Ausfallkompensierglied 8 verbunden zum Empfang der digitalisierten Videosignale einschließlich ausfallkompensierter Signale und ist auch mit dem Einschreibtaktsignalgenerator 13 und dem Auslesetaktsignalgenerator 15 verbunden, um davon das Einschreibtaktsignal bzw. das Auslesetaktsignal zu erhalten. Während eine Zeile von Videosignalen in eine Speichereinheit eingeschrieben wird, wird eine Zeile von Videosignalen, die in einer anderen Speichereinheit gespeichert sind, davon ausgelesen. Auf diese Weise wird, obwohl Videosignale gleichzeitig in den Hauptspeicher 9 eingeschrieben bzw. aus ihm ausgelesen werden, die gleiche oder selbe Speichereinheit nicht gleichzeitig adressiert für simultanes Einschreiben und Auslesen von Videosignalen. Zu diesem Zweck überwacht die Steuer- bzw. Regeleinheit 17 den Einschreib- und den Auslesebetrieb, um sicherzustellen, daß eine gleiche Speichereinheit nicht adressiert wird, um gleichzeitig Videosignale in diese einzuschreiben bzw. aus ihr auszulesen und um so ein Auslöschen einer Zeile von Videosignalen zu vermeiden.

Es ist festzustellen, daß, wenn die Videosignale in den Hauptspeicher 9 mit einer Einschreibtaktgeschwindigkeit eingeschrieben werden, die mit den Zeitbasisfehlern synchronisiert ist, die in den vom VTR abgespielten oder wiedergegebenen Videosignalen vorhanden sein können, dann diese Zeitbasisfehler im wesentlichen von den Videosignalen entfernt werden. D. h., Frequenz- und/oder Phasenverschiebungen, die im ankommenden Videosignal enthalten sein können, werden berücksichtigt, wenn derartige Videosignale in den Hauptspeicher 9 eingeschrieben werden. Wenn dann die gespeicherten digitalisierten Videosignale aus dem Hauptspeicher 9 ausgeschrieben werden mit einer im wesentlichen konstanten festen Auslesetaktgeschwindigkeit, werden richtige Videosignale ausgelesen, wobei derartige Videosignale im wesentlichen frei von Zeitbasisfehlern sind. Auf diese Weise ist es daher Zweck des Hauptspeichers 9, daß er als Pufferspeicher verwendet wird zum von neuem Zeitsteuern der abgespielten oder wiedergegebenen Videosignale. Dieses neuerliche Zeitsteuern dient zum Beseitigen von Zeitbasisfehlern davon.

Der Ausgang des Hauptspeichers 9 ist mit dem D/A-Umsetzer 10 verbunden, wobei letztere Schaltung so wirkt, daß sie die digitalisierten Videosignale zurück in ein analoges Signal umsetzt. Der D/A-Umsetzer 10 ist auch so ausgebildet, daß er einen geeigneten oder richtigen Schwarzabhebungs- und Synchronsignalpegel für das rückumgesetzte analoge Videosignal erreicht. Daher ist der D/A-Umsetzer 10 mit dem Auslesetaktsignalgenerator 15 und zusätzlich mit dem Synchronsignalgenerator 16 verbunden, um mit den Auslesetaktsignalen synchronisiert zu werden, die zum Auslesen der digitalisierten Videosignale aus dem Hauptspeicher 9 verwendet werden, um mit den Austastsignalen, die in das rückumgesetzte analoge Videosignal eingesetzt werden, synchronisiert zu werden. Der Ausgang des D/A-Umsetzers 10 ist mit der Ausgangsverarbeitungsstufe 11 verbunden, wobei diese Stufe 11 auch mit dem Synchronsignalgenerator 16 verbunden ist. Der Zweck dieser Ausgangsverarbeitungsstufe 11 ist es, ein geeignetes oder richtiges Burstsignal in das rückumgesetzte Videosignal einzusetzen und auch die üblichen Horizontal- und Vertikalsynchronsignale sowie Ausgleichs- bzw. Entzerrungssignale in dieses Videosignal einzusetzen. Falls darüber hinaus das VTR, mit dem die Zeitbasisfehler- Korrekturvorrichtung verwendet wird, in einem besonderen Modus betrieben wird, beispielsweise im Slow-Motion-Modus (Zeitlupe), einem Stehbild-Modus oder einem Schnellbild-Modus, ist die Ausgangsverarbeitungsstufe 11 so ausgebildet, daß sie sicherstellt, daß das wiedergegebene Videosignal und insbesondere deren Chrominanzkomponente und das eingesetzte Burstsignal in richtiger Phasenbeziehung sind. Ein Ausführungsbeispiel der Ausgangsverarbeitungsstufe 11 wird weiter unten näher erläutert.

Das Synchronsignaltrennglied 12, das mit der Eingangsstufe 6 und dem Ausfalldetektor 5 gekoppelt ist, ist so ausgebildet, daß es das Horizontal-Synchronsignal, das Burst-Signal und das Vertikalsynchronsignal vom ankommenden Videosignal abtrennt, das über das VTR daran angelegt ist. Zu diesem Zweck ist das Synchronsignaltrennglied 12 so ausgebildet, daß es das ankommende Videosignal auf einen vorgegebenen Klemmpegel klemmt und dann, wenn das Videosignal so geklemmt ist, das Horizontalsynchronsignal erfaßt. Dieses erfaßte Horizontalsynchronsignal wird dann dem Einschreibtaktsignalgenerator 13 zugeführt, sowie zusätzlich einem Burstsignal- Detektor, der im Synchronsignaltrennglied 12 enthalten ist. Der Burstsignal-Detektor ist so ausgebildet, daß er das Burstsignal erfaßt, das im ankommenden Videosignal enthalten ist, und dieses Burstsignal auch dem Einschreibtaktsignalgenerator 13 zuführt.

Der weiter unten näher erläuterte Einschreibtaktsignalgenerator 13 ist so ausgebildet, daß er ein Einschreibtaktsignal erzeugt, das mit dem Horizontalsynchronsignal synchronisiert ist sowie mit dem Burstsignal, die von dem ankommenden Videosignal durch das Synchronsignaltrennglied 12 abgetrennt sind. Zu diesem Zweck enthält der Einschreibtaktsignalgenerator 13 eine automatische Frequenzregelschaltung (AFC) und eine automatische Phasenregelschaltung (APC). Die AFC-Schaltung wirkt so, daß ein Einschreibtaktsignal relativ hoher Wiederholgeschwindigkeit oder Frequenz erzeugt wird, das mit dem ankommenden Horizontalsynchronsignal synchronisiert ist. Die APC- Schaltung wirkt so, daß die Phase des Einschreibtaktsignals mit dem ankommenden Burstsignal synchronisiert ist. Mit dieser Frequenz- und Phasenregelung über das Einschreibtaktsignal wird das digitalisierte ankommende Videosignal in den Hauptspeicher 9 mit einer geeigneten oder richtigen Geschwindigkeit eingeschrieben, wodurch Zeitbasisfehler im ankommenden Videosignal entfernt werden.

Der Einschreibtaktsignalgenerator 13 ist auch so ausgebildet, daß er den Geschwindigkeitsfehler V _E, der im ankommenden Videosignal enthalten ist, erfaßt. Der Geschwindigkeitsfehler gibt die Größe oder den Betrag des Phasenfehlers wieder, der zwischen dem Einschreibtaktsignal und dem Videosignal am Ende eines Zeilenintervalls vorhanden ist. D. h., wie das im folgenden weiter unter näher erläutert wird, da das Einschreibtaktsignal in Frequenz und Phase mit dem Horizontalsynchron- und dem Burstsignal synchronisiert ist und da das Horizontalsynchron- und das Burstsignal lediglich am Beginn eines Zeilenintervalls auftreten, es dann möglich ist, daß, wenn ein Zeitbasisfehler während eines vollständigen Zeilenintervalls vorhanden ist, die Phase des Videosignals am Ende eines Zeilenintervalls nicht mit der Phase am Beginn dieses Zeilenintervalls identisch ist. Daraus folgt, daß, da die Phase des Videosignals driften oder sich unterscheiden kann vom Burstsignal, das zu Beginn dieses Zeilenintervalls zugeführt ist, die Phase des Videosignals am Ende des Zeilenintervalls sich von dem Einschreibtaktsignal unterscheiden kann, das mit dem Burstsignal synchronisiert worden ist. Der Geschwindigkeitsfehler V _E ist eine Anzeige dieser Phasendifferenz. Dieser Geschwindigkeitsfehler V _E wird dem Geschwindigkeitsfehlerspeicher 14 zugeführt und in ihm gespeichert.

Der Auslesetaktsignalgenerator 15 ist mit dem Synchronsignalgenerator 16 verbunden und ist so ausgebildet, daß Auslesetaktsignale mit im wesentlichen konstanter Geschwindigkeit erzeugt werden. Diese Auslesetaktsignale werden selbstverständlich zum Auslesen der digitalisierten Videosignale vom Hauptspeicher 9 verwendet und zum Steuern des D/A-Umsetzers 10 zum Rückumsetzen der ausgelesenen digitalisierten Videosignale in analoge Form. Zusätzlich wird der Geschwindigkeitsfehler V _E, der im Geschwindigkeitsfehlerspeicher 14 gespeichert ist, dem Auslesetaktsignalgenerator 15 zugeführt zum Modulieren der Phase der Auslesetaktsignale als Funktion des Geschwindigkeitsfehlers. Auf diese Weise werden Geschwindigkeitsfehler, die in den digitalisierten Videosignalen enthalten sein können, die im Hauptspeicher 9 gespeichert sind, kompensiert durch die phasenmodulierten Auslesetaktsignale, die zum Auslesen der gespeicherten digitalisierten Videosignale verwendet werden. D. h., daß Geschwindigkeitsfehler, die in den Videosignalen vorhanden sein können, die in den Hauptspeicher 9 eingeschrieben worden sind, durch Auslesen dieser Videosignale aus dem Hauptspeicher 9 abhängig von diesen Geschwindigkeitsfehlern kompensiert werden. Wie das im folgenden ausführlicher erläutert werden wird, wird ein Geschwindigkeitsfehlersignal erzeugt, das eine enge Annäherung an den tatsächlichen oder Ist-Geschwindigkeitsfehler ist. D. h., das erzeugte Geschwindigkeitsfehlersignal nähert eng oder stark einen nichtlinearen Geschwindigkeitsfehler an, der im ankommenden Videosignal enthalten ist. Es ist gerade dieses nichtlineare Geschwindigkeitsfehlersignal, das zum Phasenmodulieren der Auslesetaktsignale verwendet wird, die zum Auslesen der digitalisierten Videosignale aus dem Hauptspeicher 9 verwendet werden. Zusätzlich wird das nichtlineare Geschwindigkeitsfehlersignal verwendet zum Steuern des (Hilfs-) Trägersignals der ausgelesenen und rückumgesetzten Videosignale.

Der Synchronsignalgenerator 16 ist so ausgebildet, daß er mit einem Bezugstaktsignal versorgt wird, das beispielsweise durch einen (nicht dargestellten) Systemtakt bzw. -taktgeber erzeugt ist. Üblicherweise werden Horizontalsynchron-, Vertikalsynchron-, Ausgleichs- und Burstsignale von diesem Bezugssignal abgeleitet zum Einsetzen in das rückumgesetzte analoge Videosignal, um so das richtige NTSC-Videofarbsignalgemisch rückzubilden.

Die Steuer- oder Regeleinheit 17 ist mit dem Synchronsignaltrennglied 12, dem Einschreibtaktsignalgenerator 13, dem Auslesetaktsignalgenerator 15 und dem Synchronsignalgenerator 16 verbunden. Wie weiter unter näher erläutert werden wird, ist die Regeleinheit 17 so ausgebildet, daß sie ein Speichereinschreibfreigabesignal und ein Speicherauslesefreigabesignal erzeugt, um selektiv den Hauptspeicher 9 zu steuern bzw. zu regeln für einen Einschreibbetrieb bzw. einen Auslesebetrieb. Darüber hinaus erzeugt die Regeleinheit 17 Schreib- und Leseadressen, die zum Auswählen der entsprechenden Speichereinheiten innerhalb des Hauptspeichers 9 verwendet werden, in die die digitalisierten Videosignale eingeschrieben werden und aus denen die digitalisierten Videosignale ausgelesen werden. Die Regeleinheit 17 erfaßt auch, wenn sich ein Einschreib- und ein Auslesebetrieb überlappen können, d. h. wenn genau die gleiche Speichereinheit ausgewählt werden könnte, um ein Videosignal in diese einzuschreiben und aus dieser auszulesen. Ein Ausgang der Regeleinheit 17 ist mit dem Hauptspeicher 9 verbunden zum Steuern oder Regeln des Einschreibens und des Auslesens von digitalisierten Videosignalen. Die Regeleinheit 17 ist zusätzlich mit dem Geschwindigkeitsfehlerspeicher 14 verbunden zum Steuern bzw. Regeln des Einlesens und des Auslesens von Geschwindigkeitsfehlersignalen. Wie weiter unten gezeigt wird, wird ein Geschwindigkeitsfehlersignal, das einer bestimmten Zeile von Videosignalen zugeordnet ist, in einem Speicherfach bzw. einem Speicherplatz gespeichert, der der Speichereinheit entspricht, in die die zugeordnete Zeile von Videosignalen im Hauptspeicher 9 eingespeichert ist. Daher wird unter Steuerung von der Regeleinheit 17, wenn diese Zeile von Videosignalen aus der Speichereinheit ausgelesen wird, das zugeordnete Geschwindigkeitsfehlersignal, das in einem entsprechenden Speicherfach gespeichert ist, ebenfalls ausgelesen. Auf diese Weise wird der Geschwindigkeitsfehler einer bestimmten Zeile von Videosignalen geeignet korrigiert.

Der Betrieb der in Fig. 1 dargestellten Vorrichtung wird nun zusammengefaßt. Videosignale, die auf dem Band 1 aufgezeichnet worden sind, werden von diesem mittels des Wiedergabe- Kopfs 2 reproduziert, durch den Verstärker 3 verstärkt und durch den Demodulator 4 demoduliert. Wenn die reproduzierten Videosignale von einem Ausfall begleitet sind, wird dieser Ausfall durch den Ausfalldetektor 5 erfaßt. Die sich ergebenden wiedergegebenen oder reproduzierten Videosignale, die von Zeitbasisfehlern begleitet sind, werden der Eingangsstufe 6 zugeführt, in der die Zeitsteuerung oder Überlappung oder Verschachtelung von Chrominanz- und Luminanzkomponenten für den Fall eingestellt wird, daß die Videosignale von einem Überlagerungs-VTR reproduziert sind. Das eingestellte Videosignal wird dem A/D-Umsetzer 7 und auch dem Synchronsignaltrennglied 12 zugeführt.

Das Synchronsignaltrennglied 12 trennt den Horizontalsynchronimpuls S _h und das Burstsignal S _B vom ankommenden Videosignal ab. Das Synchronsignaltrennglied 12 ist zusätzlich mit einer Ausfallanzeige vom Ausfalldetektor 5 versorgt. Im Fall eines Ausfalls wird das Synchronsignaltrennglied 12 daran gehindert, fehlerhaft Rauschen als Horizontalsynchronimpuls zu interpretieren. Der Horizontalsynchronimpuls S _h und das Burstsignal S _B werden dem Einschreibtaktsignalgenerator 13 zugeführt, wobei ein Einschreibtaktsignal WCK mit dem Horizontalsynchronimpuls und dem Burstsignal, die vom ankommenden Videosignal abgetrennt sind, frequenz- und phasensynchronisiert wird. Auf diese Weise zeigen die Einschreibtaktimpulse WCK die gleichen Zeitbasisfehler, wie sie in dem abgetrennten Horizontalsynchronimpuls und dem abgetrennten Burstsignal enthalten sind.

Die Einschreibtaktimpulse WCK werden der Regeleinheit 17 zugeführt und werden zusätzlich als Taktimpulse dem A/D-Umsetzer 7, dem Ausfallkompensierglied 8 und dem Hauptspeicher 9 zugeführt. Der A/D-Umsetzer 7 tastet die ankommenden Videosignale abhängig von den Einschreibtaktimpulsen WCK ab und gibt ein 8-Bit- Signal über das Ausfallkompensierglied 8 zum Hauptspeicher 9 ab, das jede Videoabtastung wiedergibt. Das Ausfallkompensierglied 8 speichert jede Zeile digitalisierter Videosignale auf einer zeilenweisen Grundlage und spricht auf einen erfaßten Ausfall an, um ein ausgefallenes Bildelement, wie eine digitalisierte Abtastung, durch ein gespeichertes Bildelement in der gleichen Lage in der vorhergehenden Zeile zu ersetzen. Auf diese Weise wird keine fehlerhafte Ausfall-Abtastung im Hauptspeicher 9 gespeichert. Vielmehr wird diese Ausfall-Abtastung durch eine enge Annäherung ersetzt, d. h. durch eine ähnliche Abtastung von einer benachbarten Zeile. Wenn darüber hinaus der erfaßte Ausfall verhindert, daß Einschreibtaktimpulse WCK phasensynchronisiert werden mit dem abgetrennten Burstsignal S _B, ersetzt das Ausfallkompensierglied 8 eine vollständige ankommende Zeile von Videosignalen durch die vorhergehende gespeicherte Zeile. Dadurch wird jede mögliche fehlsynchronisierte Analog/Digital-Umsetzung mit einer damit verbundenen fehlerhaften Speicherung von unrichtigen digitalen Signalen vermieden.

Ein Bezugstaktsignal von einem geeigneten (nicht dargestellten) Systemtaktgeber wird dem Bezugseingang 19 zugeführt und wird von diesem dem Synchronsignalgenerator 16 zugeführt. Der Synchronsignalgenerator 16 erzeugt die üblichen Horizontal- und Vertikalsynchronimpulse, die Ausgleichsimpulse und ein Burstsignal, und zwar alle mit im wesentlichen konstanter Geschwindigkeit bzw. Frequenz. Der Synchronsignalgenerator 16 steuert auch den Auslesetaktsignalgenerator 15 an zum Erzeugen von Auslesetaktimpulsen, die dem Hauptspeicher 9 und dem D/A- Umsetzer zugeführt werden.

Die Regeleinheit 17 spricht auch verschiedene Synchronsignale an, die daran angelegt werden durch das Synchronsignaltrennglied 12 und den Synchronsignalgenerator 16. Die Regeleinheit 17 spricht zusätzlich auf die Einschreibtaktimpulse und die Auslesetaktimpulse an, die durch den Einschreibtaktsignalgenerator 13 bzw. den Auslesetaktsignalgenerator 15 erzeugt sind. Abhängig von diesen jeweiligen Signalen erzeugt die Regeleinheit 17 Speichereinschreib- und Speicherauslese- Freigabesignale, die dem Hauptspeicher 9 zugeführt werden zum selektiven Freigeben des Einschreib- und des Auslesebetriebs, wodurch digitalisierte Videosignale in den Hauptspeicher 9 eingeschrieben und gespeichert werden und digitalisierte Videosignale daraus ausgelesen werden. Die Regeleinheit 17 spricht auch auf vom Synchronsignaltrennglied 12 zugeführte Horizontalsynchronimpulse an zur Erzeugung von Einschreibspeicheradressen zum Adressieren aufeinanderfolgender Speichereinheiten im Hauptspeicher 9, in die jeweils Zeilen von Videosignalen eingeschrieben werden. In ähnlicher Weise spricht die Regeleinheit 17 auf vom Synchronsignalgenerator 16 zugeführte Horizontalsynchronimpulse an zur Erzeugung von Auslesespeicheradressen zum Adressieren anderer Speichereinheiten im Hauptspeicher 9, aus denen entsprechende Zeilen von gespeicherten Videosignalen ausgelesen werden. Die Regeleinheit 17 überwacht zusätzlich die jeweiligen Einschreib- und Auslesespeicheradressierbetriebe, um sicherzustellen, daß eine einzige Speichereinheit nicht simultan adressiert wird, damit Videosignale darin eingeschrieben und daraus ausgelesen werden.

Bei einem Ausführungsbeispiel enthält der Hauptspeicher 9 mehrere Speichereinheiten, beispielsweise zumindest drei Speichereinheiten und vorzugsweise vier solche Einheiten, deren jede so ausgebildet ist, daß zwei Zeilen von Videosignalen gespeichert werden können. Während eine Speichereinheit zum Einschreiben von digitalisierten Videosignalen adressiert ist, ist eine andere Einheit zum Auslesen von Videosignalen adressiert, die darin gespeichert worden sind. Auf diese Weise kann ein Einschreibbetrieb simultan zu einem Auslesebetrieb durchgeführt werden. Jedoch verhindert die Regeleinheit 17, daß eine einzige Speichereinheit simultan adressiert wird für sowohl einen Einschreib- als auch einen Auslesebetrieb. Jede digitalisierte Abtastung wird in den Hauptspeicher 9 unter Steuerung durch einen Einschreibtaktimpuls WCK eingeschrieben, der, wie festzustellen ist, mit dem Horizontalsynchronimpuls und dem Burstsignal synchronisiert ist, die im ankommenden Videosignal enthalten sind. Auf diese Weise werden digitalisierte Videoabtastungen in den Hauptspeicher 9 synchron zu den Zeitbasisfehlern eingeschrieben, die in den Videosignalen vorhanden sein können, die vom Band 1 reproduziert werden. Nachdem eine vollständige Zeile von Videosignalen im Hauptspeicher 9 gespeichert ist, wird die Speichereinheit, in der eine derartige Zeile gespeichert ist, adressiert, und die gespeicherten digitalisierten Videoabtastungen werden mit der Auslesetaktgeschwindigkeit bzw. -frequenz ausgelesen. Da die Videosignale in den Hauptspeicher 9 synchron mit den Zeitbasisfehlern eingeschrieben sind, daraus jedoch mit einer im wesentlichen konstanten festen Geschwindigkeit bzw. Frequenz ausgelesen werden, sind die ausgelesenen Videosignale frei von Zeitbasisfehlern.

Die ausgelesenen digitalisierten Videosignale werden in analoge Form durch den D/A-Umsetzer 10 rückumgesetzt und die rückumgesetzten analogen Videosignale werden der Ausgangsverarbeitungsstufe 11 zugeführt, in der die üblichen Horizontal- und Vertikalsynchronimpulse, die Ausgleichsimpulse und die Burstsignale wieder eingefügt oder eingesetzt werden. Auf diese Weise wird das wiedergebildete Videosignal, das nun frei von Zeitbasisfehlern ist, dem Ausgangsanschluß 18 zugeführt.

Obwohl die Einschreibtaktimpulse WCK mit dem abgetrennten Horizontalsynchronimpuls S _h und dem abgetrennten Burstsignal S _B synchronisiert sind, kann noch ein Geschwindigkeitsfehler in den digitalisierten Videosignalen enthalten sein, die in den Hauptspeicher 9 eingeschrieben werden. Es wird daran erinnert, daß dieser Geschwindigkeitsfehler gleich der Phasenverschiebung der Videosignale am Ende eines Zeilenintervalls in Bezug auf die Phase der Videosignale zu Beginn dieses Zeilenintervalls ist. Da der Horizontalsynchronimpuls und das Burstsignal zu Beginn eines Zeilenintervalls auftreten, werden die Einschreibtaktimpulse WCK mit den Videosignalen nur zu Beginn dieses Zeilenintervalls richtig synchronisiert. Die Phase der Videosignale kann sich während des übrigen Zeilenintervalls ändern, jedoch bleibt die Phase der Einschreibtaktimpulse WCK fest. Selbstverständlich wird die Größe der Phasenänderung, die während eines vollständigen Zeilenintervalls auftritt, durch Vergleichen der Phase der Einschreibtaktimpulse WCK mit der Phase des Burstsignals S _B zu Beginn des nächsten Zeilenintervalls festgestellt.

Diese Phasendifferenz gibt die Größe wieder, um die die Phase der Videosignale sich vom Beginn des vorhergehenden Zeitintervalls verändert hat. Gerade diese Phasendifferenz wird verwendet als Anzeige des Geschwindigkeitsfehlers, und der Einschreibtaktsignalgenerator 13 erzeugt ein Geschwindigkeitsfehlersignal V _E, das eine Funktion dieser Phasendifferenz ist. Das Geschwindigkeitsfehlersignal V _E wird im Geschwindigkeitsfehlerspeicher 14 gespeichert. Der Geschwindigkeitsfehlerspeicher 14 enthält mehrere Speicherplätze, wobei jeder Speicherplatz einer Zeile von Videosignalen zugeordnet ist. Auf diese Weise ist, nachdem eine Zeile von Videosignalen im Hauptspeicher 9 gespeichert ist, das dieser Zeile zugeordnete Geschwindigkeitsfehlersignal V _E in einem Speicherplatz im Geschwindigkeitsfehlerspeicher 14 gespeichert, der dem Speicherplatz im Hauptspeicher 9 entspricht, in dem die zugeordnete Zeile von Videosignalen eingeschrieben worden ist. Die Regeleinheit 17 bestimmt den richtigen Speicherplatz im Geschwindigkeitsfehlerspeicher 14 und bestimmt, wenn bzw. wann das Geschwindigkeitsfehlersignal V _E darin eingeschrieben werden soll.

Wenn eine Zeile von Videosignalen aus dem Hauptspeicher 9 ausgelesen wird, wird das zugeordnete Geschwindigkeitsfehlersignal V _E aus dem entsprechenden Speicherplatz im Geschwindigkeitsfehlerspeicher 14 ausgelesen. Wie weiter unten näher erläutert werden wird, wird, wenn der erste Abschnitt einer Zeile von Videosignalen, beispielsweise wenn ein erster Abschnitt der Zeile N aus dem Hauptspeicher 9 ausgelesen wird, das der Zeile N zugeordnete Geschwindigkeitsfehlersignal V _E aus dem Geschwindigkeitsfehlerspeicher 14 ausglesen. Wenn dann der nächste halbe Abschnitt der Zeile N aus dem Hauptspeicher 9 ausgelesen wird, wird das Geschwindigkeitsfehlersignal, das der nächsten folgenden Zeile N +1 zugeordnet ist, aus dem Geschwindigkeitsfehlerspeicher 14 ausgelesen. Diese Geschwindigkeitsfehlersignale, zusammen mit einer Abtastung des Geschwindigkeitsfehlersignals, das der vorhergehenden Zeile N -1 zugeordnet ist, werden miteinander kombiniert zur Bildung eines modifizierten oder geänderten Geschwindigkeitsfehlersignals. Dieses geänderte Geschwindigkeitsfehlersignal tritt als ein interpoliertes Geschwindigkeitsfehlersignal auf und ändert sich in einer nichtlinearen Weise, die die tatsächliche nichtlineare Änderung des Geschwindigkeitsfehlers, der der ankommenden Zeile von Videosignalen zugeordnet ist, eng annähert. Dieses veränderte Geschwindigkeitsfehlersignal wird im Auslesetaktsignalgenerator 15 verwendet zum Phasenmodulieren der Auslesetaktimpulse in einer Weise, die die ursprünglichen Geschwindigkeitsfehler kompensiert, die die ankommenden Videosignale begleiten. Auf diese Weise werden die Videosignale, die im Hauptspeicher 9 gespeichert sind, aus diesem mit einer Geschwindigkeit ausgelesen, die phasenmoduliert ist, abhängig mit einer engen Annäherung an den Geschwindigkeitsfehler, der in der Zeile von Videosignalen enthalten war, die in den Hauptspeicher 9 eingeschrieben worden sind. Dies beseitigt die Wirkungen von Geschwindigkeitsfehlern in den ursprünglich ankommenden Videosignalen.

Verschiedene der in Fig. 1 dargestellten Schaltungsblöcke werden im folgenden ausführlich erläutert werden.

Eingangsstufe 6

Ein Blockschaltbild der Eingangsstufe 6 ist in Fig. 2 dargestellt, wobei diese enthält einen Eingangsverstärker 102, eine Schaltanordnung 103, ein Tiefpaßfilter 104 und eine Verzögerungsschaltung 105. Zusätzlich ist mit der Schaltanordnung 103 eine Chrominanz-Verarbeitungsschaltung 109 verbunden. Der Verstärker 102 ist mit einem Eingangsanschluß 101 verbunden und so ausgebildet, daß er das ankommende Videosignal empfängt, das daran über die Wiedergabe- bzw. Abspielschaltung des VTR angelegt ist. Der Verstärker 102 ist vorzugsweise ein Verstärker mit einstellbarem Verstärkungsfaktor und ist dazu als mit einem einstellbaren Widerstand 102 a versehen dargestellt. Der Ausgang des Verstärkers 102 ist mit der Schaltanordnung 103 verbunden, die Umschalter 103 a und 103 b enthält, die selektiv betreibbar sind, abhängig von der Art des VTR, bei der die Zeitbasisfehlerkorrekturvorrichtung verwendet ist. D. h., falls das VTR ein FM-Aufzeichnungs-VTR ist, besitzen die Umschalter 103 a und 103 b die dargestellte Lage, um so den Verstärker 102 direkt mit dem Tiefpaßfilter 104 zu verbinden. Wenn jedoch das VTR ein sogenanntes Überlagerungs- VTR ist, werden die Umschalter 103 a und 103 b umgeschaltet, um den Verstärker 102 mit dem Tiefpaßfilter 104 über die Chrominanz-Verarbeitungsschaltung 109 zu verbinden.

Das Tiefpaßfilter 104 ist so ausgebildet, daß es die Frequenzen des Videosignals begrenzt und deshalb ein unerwünschtes höheres Frequenzband entfernt. Das Tiefpaßfilter 104 wirkt so zum Ausfiltern höherfrequenter Rauschkomponenten aus dem Videosignal. Der Ausgang des Tiefpaßfilters 104 ist über die Verzögerungsschaltung 105 mit dem Ausgangsverstärker 106 und dann mit dem Ausgangsanschluß 107 verbunden. Die Verzögerungsschaltung 105 ist so ausgebildet, daß sie die Zeitsteuerung des Videosignals S _v, das vom Verstärker 106 dem A/D-Umsetzer 107 zugeführt wird, mit den Einschreibtaktimpulsen WCK, die durch den Einschreibtaktsignalgenerator 13 erzeugt sind, ausgleicht. D. h., das Synchronsignaltrennglied 12 und der Einschreibtaktsignalgenerator 13 zeigen eine inhärente Zeitverzögerung, die, wenn sie nicht kompensiert wird, eine Phasennacheilbeziehung des Einschreibtaktimpulses gegenüber dem Videosignal ergeben würde. Diese Phasennacheilbeziehung wird durch Verzögern des Videosignals S _v durch die Verzögerungsschaltung 105 um einen Zeitbetrag beseitigt, der gleich der inhärenten Zeitverzögerung des Synchronsignaltrennglieds 12 und des Einschreibtaktsignalgenerators 13 ist und diese damit kompensiert. Auf diese Weise ist das Videosignal S _v am Ausgangsanschluß 107 in richtiger Phasenbeziehung gegenüber den Einschreibtaktimpulsen WCK.

Der Ausgang der Schaltanordnung 103 ist auch mit einem Ausgangsanschluß 108 verbunden zur Zufuhr des Videosignals zum Synchronsignaltrennglied 12.

Wenn das vollständige Videofarbmischsignal als ein frequenzmoduliertes Signal aufgezeichnet ist, wie durch ein FM-Aufzeichnungs- VTR, sind die Zeitbasisfehler, die in der Chrominanzkomponente enthalten sind, im allgemeinen gleich den Zeitbasisfehlern, die in der Luminanzkomponente enthalten sind. Wenn jedoch das Videofarbmischsignal durch ein Überlagerungs- VTR aufgezeichnet ist, können die Zeitbasisfehler der Luminanzkomponente nicht gleich den Zeitbasisfehlern in der Luminanzkomponente sein. Die Wiedergabeschaltung in einem Überlagerungs-VTR ist im allgemeinen mit einer AFC-Schleife und einer APC-Schleife versehen zum Synchronisieren eines örtlichen Hilfsträgers mit den wiedergegebenen Horizontalsynchronimpulsen, d. h. mit dem Zeitbasisfehler der Luminanzkomponente. Dies bedeutet, obwohl der Zeitbasisfehler der Luminanzkomponente in die Chrominanzkomponente eingeführt ist, daß der Zeitbasisfehler, der nun in die Chrominanzkomponente eingeführt ist, gegenüber der Luminanzkomponente um ein Horizontal-Zeilenintervall nacheilt. Dies verzerrt die überlappende (interleaving) Beziehung zwischen den Luminanz- und Chrominanzkomponenten. Der Zweck der Chrominanz- Verarbeitungsschaltung 105 ist es, die richtige Überlappungsbeziehung zwischen den Luminanz- und Chrominanzkomponenten wiederherzustellen für den Fall, daß das ankommende Videosignal durch ein Überlagerungs-VTR wiedergegeben oder reproduziert worden ist.

Auf diese Weise ergibt sich, daß das Videosignal S _v, das am Ausgangsanschluß 107 auftritt, ein in der Zeit eingestelltes Videosignal ist, das mit den Einschreibtaktimpulsen WCK synchronisiert ist. Darüber hinaus enthält das am Ausgangsanschluß 108 anliegende Videosignal Horizontalsynchronimpulse S _h und Burstsignale S _B, die eine richtige Überlappungsbeziehung besitzen.

Ausfallkompensierglied 8

Das Ausfallkompensierglied 8 ist ausführlich in Fig. 3 dargestellt. Das Ausfallkompensierglied 8 ist mit dem A/D- Umsetzer 7 gekoppelt und empfängt daher aufeinanderfolgende digitalisierte Abtastungen des Videosignals S _v. Als numerisches Beispiel besteht jede Abtastung aus 8 Bits, wobei jede 8-Bit-Abtastung seriell dem Ausfallkompensierglied 8 zugeführt wird.

Das Ausfallkompensierglied 8 enthält einen Eingangseinschluß 201, einen 1-Bit-Pufferspeicher 202, eine Schaltanordnung 203, einen Ausfallspeicher 204 und einen Ausgangsanschluß 205. Der Eingangsanschluß 201 ist mit dem Ausgang des A/D- Umsetzers 7 verbunden und ist zum Empfang der digitalisierten Videosignale von dort vorgesehen. Der Anschluß 201 ist zusätzlich mit dem 1-Bit-Pufferspeicher 202 verbunden, der eine zeitweise oder Zwischenspeicherung für jedes Bit der digitalisierten Video-Abtastung erreicht. Ein Zeitsteuereingang des 1-Bit-Pufferspeichers 202 ist mit einem Eingangsanschluß 212 verbunden und ist zum Empfang der Einschreibtaktimpulse WCK von diesem vorgesehen. Folglich kann der 1- Bit-Pufferspeicher 202 jede geeignete zeitgesteuerte Flipflopschaltung aufweisen und zum neuerlichen Zeitsteuern der seriell übertragenen Bits vom A/D-Umsetzer 7 wirken. D. h., die von neuem zeitgesteuerten digitalisierten Abtastungen werden mit den Einschreibtaktimpulsen WCK synchronisiert. Der Ausgang des 1-Bit-Pufferspeichers 202 ist über die Schaltanordnung 203 mit dem Ausgangsanschluß 205 verbunden.

Die Schaltanordnung 203 ist hier schematisch als mit einem umlegbaren oder beweglichen Kontakt 203 c dargestellt, der selektiv mit einem von zwei festen Kontakten 203 a und 203 b in Anlage bringbar ist. Die Schaltanordnung 203 wird selektiv durch ein Schaltsteuersignal gesteuert, das durch eine Synchronisierschaltung 211 erzeugt wird. Der Ausgang der Synchronisierschaltung 211 ist als mit einem Steuereingang der Schaltanordnung 203 verbunden dargestellt.

Der Ausgang der Schaltanordnung 203 ist zusätzlich mit dem Ausfallspeicher 204 verbunden. Bei einem Ausführungsbeispiel besitzt der Ausfallspeicher 204 die Speicherkapazität zweier Zeilen von Videosignalen. Wenn beispielsweise jede Zeile von Videosignalen achtzigmal abgetastet wird, werden 80 Abtastungen für jede Zeile erzeugt, wobei jede Abtastung aus 8 Bits gebildet ist, wodurch sich eine Speicherkapazität des Ausfallspeichers 204 von 80 × 8 × 2 = 1280 Bits ergibt. Der Ausgang des Ausfallspeichers 204 ist zum Kontakt 203 b der Schaltanordnung 203 rückgeführt.

Während des Normalbetriebs erzeugt die Synchronisierschaltung 211 ein Schaltsteuersignal, wodurch der bewegbare Kontakt 203 c am festen Kontakt 203 a anliegt, um die neuerlich zeitgesteuerten digitalisierten Abtastungen der Videosignale direkt mit dem Ausgangsanschluß 205 zu verbinden, und zusätzlich mit einem geeigneten Speicherplatz im Ausfallspeicher 204. Wenn jedoch ein Ausfall erfaßt wird, wie durch ein Ausfallsignal, das durch den Ausfalldetektor 5 (Fig. 1) erzeugt ist, führt die Synchronisierschaltung 211 ein Schaltsignal der Schaltanordnung 203 zu, wodurch der bewegbare Kontakt 203 c am festen Kontakt 203 b zur Anlage kommt. Daraus folgt, daß bei dieser Ausbildung die digitalisierten Videosignale, die dem Eingangsanschluß 201 zugeführt sind, nicht zum Ausgangsanschluß 205 übertragen werden können. Vielmehr werden die Videosignale, die im Ausfallspeicher 204 gespeichert sind, zum festen Kontakt 203 b wieder umgewälzt und damit über den bewegbaren Kontakt 203 c zum Ausgangsanschluß 205 geführt. D. h., daß dann, wenn der bewegbare Kontakt 203 am festen Kontakt 203 b anliegt, digitalisierte Abtastungen von Videosignalen vorhergehender Zeilen, die im Ausfallspeicher 204 gespeichert sind, aus diesem ausgelesen werden und dem Ausgangsanschluß 205 zugeführt werden. Wenn andererseits der bewegbare Kontakt 203 c am festen Kontakt 203 a anliegt, werden ankommende digitalisierte Videosignale lediglich im Ausfallspeicher 204 gespeichert, jedoch nicht aus diesem zum Ausgangsanschluß 205 ausgelesen.

Die Synchronisierschaltung 211 enthält einen Eingang zum Empfang von Einschreibtaktimpulsen WCK sowie einen weiteren Eingang zum Empfang einer binären "1", wenn ein Ausfall erfaßt ist. In dieser Hinsicht ist ein Eingangsanschluß 206, der zum Empfang eines Signals vorgesehen ist, das die Erfassung einer Ausfallbedingung wiedergibt, mit einer Formerschaltung 207 verbunden, um eine binäre "1" zu erzeugen, wenn eine Ausfallbedingung erfaßt ist. Der Ausgang der Formerschaltung 207 ist über ein ODER-Glied 208 mit der Synchronisierschaltung 211 verbunden. Das ODER-Glied 208 enthält einen weiteren Eingang, der mit dem Ausgang einer getakteten Flipflopschaltung verbunden ist, wie einer D-Flipflopschaltung 209. Diese D-Flipflopschaltung 209 weist einen Eingang 210 a auf zum Empfang eines Signals , das, wie weiter unten erläutert werden wird, erzeugt ist, wenn Einschreibtaktimpulse WCK nicht mit dem ankommenden Burstsignal S _B phasensynchronisiert werden können. Der Zeitsteuerimpulseingang der D-Flipflopschaltung 209 ist mit einem Eingangsanschluß 210 b gekoppelt zum Empfang eines Signals WRITE START, das durch die Regeleinheit 17 erzeugt ist. Falls diese Einschreibtaktsignal-Synchronisation nicht erreicht werden kann, wird das -Signal der D- Flipflopschaltung 209 zugeführt. Bei Auftreten des WRITE-START- Signals wird die D-Flipflopschaltung 209 gesetzt, um eine binäre "1" über das ODER-Glied 208 der Synchronisierschaltung 211 zuzuführen.

Die der Synchronisierschaltung 211 zugeführten Einschreibtaktimpulse werden darauf von einem Eingangsanschluß 212 über ein UND-Glied 214 zugeführt. Ein Bedingungseingang des UND-Glieds 214 ist mit einem Eingangsanschluß 213 verbunden zum Empfang eines Signals WRITE MEMORY ENABLE von der Regeleinheit 17 verbunden. Auf diese Weise wird, wenn der Hauptspeicher 9 in einer Bedingung ist zum Empfang digitalisierter Videoabtastungen, um sie darin zu speichern, das WRITE-MEMORY-ENABLE-Signal dem Eingangsanschluß 213 zugeführt, um das UND-Glied 214 zu bedingen, um die Einschreibtaktimpulse WCK der Synchronisierschaltung 211 zuzuführen. Zusätzlich werden diese Einschreibtaktimpulse WCK dem Ausfallspeicher 204 zugeführt, um die digitalisierten Abtastungen der Videosignale in diesen einzutakten.

Die Synchronisierschaltung 211 kann eine Verknüpfungsschaltungsanordnung aufweisen, um ein Steuersignal der Schaltanordnung 203 jedesmal dann zuzuführen, wenn das ODER-Glied 208 eine binäre "1" daran anlegt, wobei dieses Schaltsteuersignal synchron zu einem Einschreibtaktimpuls WCK erzeugt wird.

Es sei nun angenommen, daß der Ausfallspeicher 204 ähnlichen Aufbau wie eine Einheit des Hauptspeichers 9 besitzt. Auf diese Weise enthält der Ausfallspeicher 204 eine Speichereinheit mit einer Speicherkapazität von zwei Zeilen digitalisierter Abtastung. Während des Normalbetriebs bei Abwesenheit eines Ausfalls zeigt die Schaltanordnung 203 die in Fig. 3 dargestellte Bedingung. Auf diese Weise werden, wenn Videosignale in den Hauptspeicher 9 eingeschrieben werden, Einschreibtaktimpulse dem Eingangsanschluß 212 zugeführt und wird das WRITE-MEMORY-ENABLE-Signal dem Eingangsanschluß 213 zugeführt. Auf diese Weise wird jedes Bit in einer Abtastung von neuem zeitgesteuert im 1-Bit-Pufferspeicher 202 durch den Einschreibtaktimpuls WCK und das von neuem zeitgesteuerte Bit wird über die Schaltanordnung 203 dem Ausgangsanschluß 205 und damit dem Hauptspeicher 9 zugeführt. Gleichzeitig wird das von neuem zeitgesteuerte Bit von der Schaltanordnung 203 dem Ausfallspeicher 204 zugeführt. Einschreibtaktimpulse WCK, die am Ausgang des UND-Glieds 214 erzeugt sind, werden dem Ausfallspeicher 204 zugeführt, um jedes Bit in den Ausfallspeicher 204 zu takten. Auf diese Weise wird, wenn jedes Bit dem Hauptspeicher 9 zugeführt wird, dieses auch im Ausfallspeicher 204 gespeichert. Aufeinanderfolgende digitalisierte Abtastungen werden im Ausfallspeicher 204 gespeichert, bis dessen Speicherkapazität von zwei Zeilen erreicht ist. Ab diesem Zeitpunkt werden die ältesten Abtastungen durch die jeweils neuesten Abtastungen ersetzt.

Es sei nun angenommen, daß ein Ausfall in der Mitte einer Zeile von Videosignalen erfaßt wird. D. h., ein Bildelement auf einer ankommenden Zeile ist ausgefallen. Ein diesen erfaßten Ausfall darstellendes Signal ist dem Eingangsanschluß 206 zugeführt und wird durch die Formerschaltung 207 in eine binäre "1" geformt. Diese binäre "1" wird über das ODER- Glied 208 der Synchronisierschaltung 211 zugeführt. Als Folge dieses erfaßten Ausfalls wird die Synchronisierschaltung 211 so bedingt, daß ein Schaltsignal der Schaltanordnung 203 zugeführt wird beim Auftreten des nächsten Einschreibtaktimpulses WCK. Auf diese Weise wird zu dem Zeitpunkt, zu dem die Ausfallbedingung erfaßt ist, die Schaltanordnung 203 so umgeschaltet, daß der Ausgang des Ausfallspeichers 204 mit dem Ausgangsanschluß 205 gekoppelt oder verbunden wird. D. h., daß das ausgefallene Bildelement, das nun am Eingangsanschluß 201 anliegt, nicht über die Schaltanordnung 203 zum Ausgangsanschluß 205 und damit zum Hauptspeicher 9 geführt wird. Vielmehr wird ein Bildelement in der entsprechenden Lage, wie das ausgefallene Bildelement, jedoch in der vorhergehenden Zeile, die im Ausfallspeicher 204 gespeichert worden ist, aus diesem ausgelesen und dem Hauptspeicher 9 über den Ausgangsanschluß 205 zugeführt. Auf diese Weise wird eine Ausfallkompensation in einem Bildelement- Verhältnis erreicht.

Es sei nun angenommen, daß die Einschreibtaktimpulse WCK nicht durch das ankommende Burstsignal S _B synchronisiert werden können. Das kann eine Folge des Ausfalls des ankommenden Horizontalsynchronimpulses oder des Ausfalls des ankommenden Burstsignals sein. In jedem Fall wird das Signal dem Eingangsanschluß 210 a zugeführt. Zu Beginn eines WRITE-START-Signals, wie zu Beginn einer Zeile von Videosignalen, die im Hauptspeicher 9 zu speichern sind, wird die D-Flipflopschaltung 209 gesetzt, um eine binäre "1" über das ODER-Glied 208 der Synchronisierschaltung 211 zuzuführen. Diese binäre "1" ist während eines vollständigen Zeilenintervalls vorhanden. Auf diese Weise wird ein Schaltsignal der Schaltanordnung 203 zugeführt, um diese Schaltanordnung so umzuschalten, daß der Ausgang des Ausfallspeichers 204 mit dem Ausgangsanschluß 205 verbunden wird und um die Verbindung vom Eingangsanschluß 201 über den 1-Bit-Pufferspeicher 202 mit dem Ausgangsanschluß 205 zu unterbrechen. Da die Einschreibtaktimpulse WCK nicht mit den ankommenden Videosignalen synchronisiert werden können, wird deshalb die Möglichkeit der Speicherung fehlerhafter digitalisierter Abtastungen im Hauptspeicher 9 vermieden. Vielmehr wird die vorhergehende Zeile, die im Hauptspeicher 9 sowie im Ausfallspeicher 204 gespeichert worden ist, aus dem Ausfallspeicher 204 ausgelesen und wieder dem Hauptspeicher 9 zur Speicherung in der nächsten adressierten Speichereinheit zugeführt. Folglich wird eine Ausfallkompensation in einem Zeilen-Verhältnis erreicht.

Selbstverständlich wird jedesmal, wenn das Ausgangssignal vom Ausfalldetektor 5 (Fig. 1) endet oder wenn das -Signal endet, eine binäre "0" der Synchronisierschaltung 211 über das ODER-Glied zugeführt, um die Schaltanordnung 203 in ihre normale, dargestellte Lage zu bringen. Dies beendet die Ausfallkompensation. Auf diese Weise werden Ausfallsignale oder fehlsynchronisierte Signale nicht dem Hauptspeicher 9 zugeführt. Anstelle dessen wird ein identisch angeordnetes Bildelement in einer vorhergehenden Zeile dem Hauptspeicher 9 zugeführt, falls ein Element in der ankommenden Zeile ausgefallen ist, und wird eine vollständige vorhergehende Zeile (oder Zeilen) dem Hauptspeicher 9 zugeführt, falls die Einschreibtaktimpulse für eine ankommende Zeile von Videosignalen nicht damit synchronisiert werden können, beispielsweise falls das ankommende Burstsignal entweder ausgefallen oder gestört ist. Dieses Ersetzen von ausgefallenen oder fehlsynchronisierten Signalen kompensiert derartige Bedingungen.

Hauptspeicher 9

In Fig. 4 ist ein Logikschaltbild eines bevorzugten Ausführungsbeispiels eines Hauptspeichers 9 dargestellt. Der Hauptspeicher 9 besteht aus vier Speichereinheiten M₀, M₁, M₂, M₃, wobei jede Speichereinheit eine Speicherkapazität zum Speichern von zwei Zeilen von digitalisierten Abtastungen von Videosignalen besitzt (640 Bits × 2). Eine gegebene Speichereinheit ist so ausgebildet, daß sie entweder für einen Einschreib- oder einen Auslesebetrieb adressierbar ist, wobei jedoch beide Betriebe nicht simultan bei der gleichen Speichereinheit durchgeführt werden können. Selbstverständlich können verschiedene Speichereinheiten adressiert werden zum Einschreiben bzw. Auslesen von Daten. Ein Eingangsanschluß 301 ist über Schalter 328, 330, 332, 334 mit den Speichereinheiten M₀, M₁, M₂ bzw. M₃ verbunden. Der Eingangsanschluß 301 ist mit dem Ausgang des Ausfallkompensierglieds 8 verbunden zum Empfang der (kompensierten) digitalisierten Abtastungen davon. Die Ausgänge der Speichereinheiten M₀, M₁, M₂ und M₃ sind über Schaltungen 329, 331, 333 bzw. 335 mit einem Ausgangsanschluß 302 verbunden.

Ein Schreibadressendekodierer ist mit Eingangsanschlüssen 305 und 305′ verbunden zum Empfang einer 2-Bit-Schreibadresse, die daran von der Regeleinheit 17 angelegt ist. Es ist anzumerken, daß vier verschiedene Kombinationen aus zwei Bits gebildet werden können. Folglich bilden die den beiden Eingangsanschlüssen 305 und 305′ zugeführten beiden Bits eine 1-aus-4-Adresse, wobei diese Adresse durch einen Schreibadressendekodierer 303 dekodiert wird. Der Schreibadressendekodierer 303 enthält vier getrennte Ausgänge, die mit UND-Gliedern 312, 313, 314 bzw. 315 verbunden sind. Der restliche Eingang jedes dieser UND- Glieder ist gemeinsam mit dem Ausgang eines UND-Glieds 311 verbunden, wobei dieses letztere UND-Glied 311 Eingänge besitzt, die mit Eingangsanschlüssen 307 und 309 verbunden sind, um Einschreibtaktimpulse WCK bzw. das WRITE-ENABLE-Signal zu erhalten. Die Einschreibtaktimpulse werden dem Eingangsanschluß 307 vom Einschreibtaktimpulsgenerator 13 zugeführt, und das WRITE-ENABLE-Signal wird dem Eingangsanschluß 309 von der Regeleinheit 17 zugeführt. Es ist festzustellen, daß abhängig von der den Eingangsanschlüssen 305 und 305′ zugeführten Adresse der Schreibadressendekodierer 303 lediglich eines der UND-Glieder 312 bis 315 bedingt zum Übertragen von Einschreibtaktimpulsen WCK vom UND-Glied 311.

Ein Leseadressendekodierer 304, der ähnlich dem Schreibadressendekodierer 303 ist, ist mit Einganganschlüssen 306 und 306′ verbunden zum Empfang einer 2-Bit-Leseadresse, die durch die Regeleinheit 17 erzeugt ist. Der Leseadressendekodierer 304 enthält vier getrennte Ausgänge, die mit UND-Glieder 320, 321 322 bzw. 323 verbunden sind. Der übrige Eingang jedes dieser UND-Glieder ist gemeinsam mit einem Eingangsanschluß 310 verbunden zum Empfang eines READ-ENABLE-Signals, das durch die Regeleinheit 17 erzeugt wird. Die UND-Glieder 320 bis 323 sind jeweils mit einem Eingang je eines UND-Glieds 316 bis 319 verbunden. Der übrige Eingang jedes der UND-Glieder 316 bis 319 ist gemeinsam mit einem Eingangsanschluß 308 verbunden zum Empfang von Auslesetaktimpulsen, die vom Auslesetaktsignalgenerator 15 erzeugt sind.

Die UND-Glieder 312 und 316 sind beide der Speichereinheit M₀ zugeordnet und über ein ODER-Glied 324 mit einem Takteingang dieser Speichereinheit M₀ verbunden. In ähnlicher Weise sind die UND-Glieder 313 und 317 beide der Speichereinheit M₁ zugeordnet und mit deren Takteingang über ein UND-Glied 325 verbunden. Auch die UND-Glieder 314 und 318 sind beide der Speichereinheit M₂ zugeordnet und mit deren Takteingang über ein ODER-Glied 326 verbunden. Schließlich sind die UND-Glieder 315 und 319 beide der Speichereinheit M₃ zugeordnet und mit deren Takteingang über ODER-Glied 327 verbunden.

Das UND-Glied 320 ist auch der Speichereinheit M₀ zugeordnet, wobei der Ausgang dieses UND-Glieds 320 mit den Schaltern 328 und 329 gekoppelt oder verbunden ist zum selektiven Steuern der Zustände dieser Schalter 328, 329. Wenn beispielsweise eine binäre "1" durch das UND-Glied 320 erzeugt wird, so unterbricht der Schalter 328 die normale Verbindung des Eingangsanschlusses 301 zur Speichereinheit M₀ und führt das Ausgangssignal dieser Speichereinheit M₀ an ihren Eingang zurück. Auch der normalerweise geöffnete Schalter 329 ist nun geschlossen. In ähnlicher Weise ist das UND-Glied 321 der Speichereinheit M₁ zugeordnet und mit den Schaltern 330 und 331 verbunden zum Steuern der Zustände oder Stellungen. Das UND-Glied 322 ist der Speichereinheit M₂ zugeordnet und mit den Schaltern 332 und 333 verbunden zum Steuern deren Stellungen. Schließlich ist das UND-Glied 323 der Speichereinheit M₃ zugeordnet und mit den Schaltern 334 und 335 verbunden zum Steuern deren Stellungen.

Für den Betrieb sei angenommen, daß die 2-Bit-Adresse, die den Eingangsanschlüssen 305 und 305′ zugeführt ist, die Adresse der Speichereinheit M₂ ist, und daß die 2-Bit-Adresse, die den Eingangsanschlüssen 306 und 306′ zugeführt ist, die Adresse der Speichereinheit M₀ ist.

Folglich dekodiert der Schreibadressendekodierer 203 diese 2-Bit-Adresse und bedingt (oder setzt) das UND-Glied 314. Einschreibtaktimpulse WCK werden dem UND-Glied 311 über den Eingangsanschluß 307 zugeführt und wenn die Steuer- bzw. Regeleinheit 17 bestimmt, daß ein Einschreibbetrieb durchgeführt werden kann, wird das WRITE-ENABLE-Signal über den Eingangsanschluß 309 zugeführt zum Bedingen des UND-Glieds 311 zur Zufuhr der Einschreibtaktimpulse zum UND-Glied 314. Auf diese Weise werden Einschreibtaktimpulse über das UND-Glied 314 und das ODER-Glied 316 dem Takteingang der Speichereinheit M₂ zugeführt. Daher werden digitalisierte Abtastungen, die dem Eingangsanschluß 301 vom Ausfallkompensierglied 8 zugeführt werden, in die Speichereinheit M₂ eingetaktet. Da die Speicherkapazität der Speichereinheit wie angenommen gleich zweier Zeilenintervalle ist, ist die Speichereinheit M₂ so adressiert, daß sie darin zwei Zeilenintervalle speichert.

Zur gleichen Zeit, zu der die Speichereinheit M₂ für einen Einschreibbetrieb bedingt oder gesetzt ist, dekodiert der Leseadressendekodierer 304 die den Eingangsanschlüssen 306 und 306′ von der Regeleinheit 17 zugeführte 2-Bit-Adresse zum Bedingen oder Setzen des UND-Glieds 320. Die Regeleinheit 17 bestimmt, da eine andere Speichereinheit für den Auslesebetrieb adressiert ist, als die die für den Einschreibbetrieb adressiert ist, daß der Auslesebetrieb durchgeführt werden kann. Daher wird das READ-ENABLE-Signal dem Eingangsanschluß 310 zugeführt, wodurch das UND-Glied 320 erregt wird zum Schließen des Schalters 329 und zum Umschalten des Schalters 328. Auf diese Weise wird die Verbindung vom Eingangsanschluß 301 zur Speichereinheit M₀ unterbrochen und wird das Ausgangssignal dieser Speichereinheit zu deren Eingang rückgeführt.

Das erregte UND-Glied 320 bedingt oder setzt auch das UND- Glied 316 zur Zufuhr der daran von Eingangsanschluß 308 angelegten Auslesetaktimpulse über das ODER-Glied 324 zum Takteingang der Speichereinheit M₀. Da die Speichereinheit M₀ mit Taktimpulsen versorgt ist, wird deren Inhalt verschoben. Auf diese Weise wird eine Zeile von digitalisierten Videosignalen aus dieser Speichereinheit M₀ ausgelesen und dem Ausgangsanschluß 302 über den Schalter 329 zugeführt. Die ausgelesene Zeile oder Folge von Videosignalen wird auch über den Schalter 328 rückgeführt und auf diese Weise in die Speichereinheit M₀ wieder eingeschrieben. Gleichzeitig wird die Zeile oder Folge von digitalisierten Videosignalen, die dem Eingangsanschluß 301 zugeführt ist, in die Speichereinheit M₂ eingeschrieben, abhängig von den Einschreibtaktimpulsen, die deren Takteingang über das ODER-Glied 326 und das UND-Glied 314 zugeführt werden.

Nachdem die Inhalte der Speichereinheit M₀ daraus ausgelesen worden sind, führt die Regeleinheit 17 die nächste folgende Leseadresse dem Leseadressendekodierer 304 zu. Folglich wird der vorgenannte Auslesebetrieb nun mit Bezug auf die Speichereinheit M₁ durchgeführt.

In ähnlicher Weise wird, nachdem zwei Folgen oder Zeilen von digitalisierten Videosignalen in der Speichereinheit M₂ gespeichert sind, von der Regeleinheit 17 eine davon verschiedene Schreibadresse dem Schreibadressendekodierer 303 zugeführt. Folglich wird der vorgenannte Einschreibbetrieb danach mit Bezug auf die nächstfolgende Speichereinheit M₃ durchgeführt.

Da verschiedene Speichereinheiten für den Einschreib- und den Auslesebetrieb gewählt werden, ergibt sich, daß beide Betriebe simultan durchgeführt werden können. Die Regeleinheit 17 überwacht die Adressen der Speichereinheiten, die für den Einschreib- und den Auslesebetrieb gewählt sind und verhindert die Möglichkeit, daß eine einzige Speichereinheit simultan für sowohl einen Einschreib- als auch einen Auslesebetrieb adressiert wird. Für den Fall, daß eine Speichereinheit, die für einen Einschreibbetrieb adressiert wird, auch für einen Auslesebetrieb adressiert werden sollte, wird die Ausleseadresse nicht geändert, wodurch das simultane Adressieren der gleichen Speichereinheit vermieden wird. Vielmehr wird jedoch die gegenwärtig adressierte Speichereinheit noch einmal adressiert, damit der Inhalt von neuem gelesen wird. Aus diesem Grund wird das Ausgangssignal jeder Speichereinheit an sie rückgeführt während des Auslesebetriebs. Daraus ergibt sich, daß der Hauptspeicher 9 mit zumindest drei Speichereinheiten versehen werden soll, um die Möglichkeit des simultanen Adressierens der gleichen Speichereinheit für sowohl den Einschreib- als auch den Auslesebetrieb zu verhindern. Es ist vorzuziehen, daß vier derartige Speichereinheiten vorgesehen werden, wie das dargestellt ist.

D/A-Umsetzer 10

Fig. 5 zeigt ein Blockschaltbild eines D/A-Umsetzers 10, der aufweist einen Umschalter 402, einen D/A-Umsetzer 403, einen Kodegenerator 404, eine Horizontalaustastschaltung 407, einen Addierer 410 und einen Abtastspeicher 417. Der Umschalter 402 ist schematisch als mechanischer Schalter dargestellt mit einem festen Kontakt, der mit einem Eingangsanschluß 401 verbunden ist, der seinerseits mit ausgelesenen digitalisierten Abtastungen vom Hauptspeicher 9 (Fig. 1) versorgt ist. Ein weiterer fester Kontakt des Umschalters 402 ist mit einem Kodegenerator 404 verbunden, wobei letzterer so ausgebildet ist, daß er einen konstanten digitalen Kode erzeugt, der den Pedestal- oder Schwarzabhebungspegel des Videosignals wiedergibt. Der bewegbare Kontakt des Umschalters 402 ist mit dem D/A-Umsetzer 403 verbunden und ist selektiv mit einem der festen Kontakte verbindbar, um entweder das aus dem Hauptspeicher 9 ausgelesene Videosignal oder den Pedestalpegelkode dem D/A-Umsetzer 403 zuzuführen. Die Bedingung oder Stellung des Umschalters 402 wird durch die Horizontalaustastschaltung 407 bestimmt, die erreicht, daß der Umschalter 402 den Kodegenerator 404 mit dem D/A-Umsetzer 403 verbindet bei Anwesenheit eines Horizontalaustastsignals. Folglich kann die Horizontalaustastschaltung 407 eine Verknüpfungsschaltungsanordnung enthalten, mit einem mit dem Eingangsanschluß 405 verbundenen Eingang zum Empfang des Horizontalaustastsignals, das vom Synchronsignalgenerator 16 (Fig. 1) erzeugt ist und mit einem anderen Eingang, der mit dem Eingangsanschluß 406 verbunden ist zum Empfang eines Auslesetaktimpulses. Der Auslesetaktimpuls wird auf diese Weise zum Synchronisieren der Zeitsteuerung des Horizontalaustastsignals in der Horizontalaustastschaltung 407 verwendet.

Der D/A-Umsetzer 403, der jeden herkömmlichen oder handelsüblichen Digital/Analog-Umsetzer enthalten kann, ist mit einem Eingang des Addierers 410 verbunden, dessen anderer Eingang über einen Schalter 408 mit einem Konstantstromgenerator 409 verbunden ist. Der Schalter 408, der schematisch als elektromechanischer Schalter dargestellt ist, weist einen Schaltsteuereingang auf, der mit der Horizontalaustastschaltung 407 verbunden ist, und ist so ausgebildet, daß er abhängig vom dadurch erzeugten Horizontalaustastsignal geschlossen ist. Im Schließzustand verbindet der Schalter 408 den durch den Konstantstromgenerator 409 erzeugten Konstantstrom mit dem Addierer 410. Der Konstantstrompegel, der durch den Konstantstromgenerator 409 erzeugt ist, ist durch ein handeinstellbares Stromsteuersignal bestimmt, das daran von einem Eingangsanschluß 418 zugeführt wird. Auf diese 99999 00070 552 001000280000000200012000285919988800040 0002002823813 00004 99880 Weise dient, wenn der Schalter 408 geschlossen ist, die Größe des Konstantstroms, der dem Addierer 410 vom Konstantstromgenerator 409 zugeführt wird, zum Einstellen des Pedestalpegels, der durch den Kodegenerator 404 und den D/A-Umsetzer 403 bestimmt ist.

Der Ausgang des Addierers 410, der über einen Widerstand 419 geführt wird, wird durch einen Verstärker 411 verstärkt, und dem Abtastspeicher 417 (sample-and-hold) zugeführt. Der Abtastspeicher 417 ist als aus einem Schalter 412 bestehend dargestellt, der selektiv geschlossen ist zum Abtasten des daran durch den Verstärker 411 angelegten Videosignals abhängig von einem verzögerten Auslesetaktimpuls.

Zu diesem Zweck ist eine Verzögerungsschaltung 416 zwischen dem Eingangsanschluß 406 und dem Abtaststeuereingang des Abtastschalters 412 geschaltet. Ein Kondensator 413 ist am Ausgang des Schalters 412 vorgesehen, um das abgetastete Videosignal speichern zu können. Das über dem Kondensator 413 gespeicherte Videosignal wird dann über einen Verstärker 414 einem Ausgangsanschluß 415 zugeführt.

Der Betrieb des dargestellten D/A-Umsetzers 10 wird nun mit Bezug auf die Fig. 6A bis 6E erläutert, die Signalverläufe zeigen, die den Betrieb von Abschnitten oder Teilen der Elemente gemäß Fig. 5 zeigen. Fig. 6A zeigt ein wiedergebildetes oder wiederzusammengesetztes Videofarbmischsignal mit einem Informationsabschnitt S _v, einem Horizontalsynchronimpuls S _h und einem Burstsignal S _b. Dieses Videofarbsignal, das ähnlich dem ankommenden Videofarbsignal ist, das der Zeitbasiskorrekturvorrichtung durch das VTR zugeführt wird, wird digitalisiert und im Hauptspeicher 9 gespeichert. Während des Einschreibbetriebs des Hauptspeichers 9 erzeugt die Regeleinheit 17 ein WRITE-ENABLE-Signal mit dem Signalverlauf gemäß Fig. 6B. Es ist erkennbar, daß das WRITE-ENABLE-Signal einen Abschnitt des Horizontalsynchronimpulses S _h und des Burstsignals S _b daran hindert, daß es in den Hauptspeicher 9 eingeschrieben wird. Vielmehr wird die gesamte im Videofarbmischsignal enthaltene Videoinformation zuzüglich eines Teils des Horizontalsynchronimpulses in den Hauptspeicher 9 eingeschrieben. Daher wird während des Auslesebetriebs lediglich der Abschnitt, der in den Hauptspeicher eingeschrieben worden ist, daraus ausgelesen. Fig. 6 zeigt in analoger Form das Videosignal, das aus dem Hauptspeicher 9 ausgelesen ist und das zum Eingangsanschluß 401 über den Schalter 402 und den D/A-Umsetzer 403 geführt ist. Es ist erkennbar, daß der in Fig. 6C in Vollinien dargestellte Signalverlauf durch den D/A-Umsetzer 403 erzeugt ist und dem Addierer 410 zugeführt wird.

Der Synchronsignalgenerator 16 erzeugt eine Horizontalaustastimpulsfolge, die ähnlich der in Fig. 6D dargestellten ist. Die Zeitsteuerung dieser Horizontalaustastimpulsfolge ist mit den Auslesetaktimpulsen synchronisiert, die vom Auslesetaktsignalgenerator 15 erzeugt sind, so daß sie einen Signalverlauf haben, der identisch dem ist, der in Fig. 6D dargestellt ist. D. h., der Signalverlauf gemäß Fig. 6D ist der von neuem zeitgesteuerte Horizontalaustastimpuls, der mit den Auslesetaktimpulsen synchronisiert ist. Auf diese Weise ergibt sich, daß die in Fig. 6B dargestellten Horizontalaustastimpulse auch mit dem Videosignal synchronisiert sind, das aus dem Hauptspeicher 9 ausgelesen und vom D/A- Umsetzer 403 in analoge Form rückumgesetzt worden ist. Während jedes Horizontalaustastintervalls am Ausgang der Horizontalaustastschaltung 407, d. h. während des Intervalls, zu dem das in Fig. 6D dargestellte Signal relativ niedrig ist, führt der Umschalter 402 den vorgegebenen Pedestalpegelkode vom Kodegenerator 404 dem D/A-Umsetzer 403 zu. Auf diese Weise besitzt des rückumgesetzte analoge Videosignal, das dem Addierer 410 zugeführt wird, den in Fig. 6E dargestellten Signalverlauf, wobei Videoinformationsabschnitte voneinander durch das Horizontalaustastintervall getrennt sind.

Zu dem Zeitpunkt, zu dem das Horizontalaustastintervall im Videosignal gemäß Fig. 6B dem Addierer 410 zugeführt wird, ist der Schalter 408 geschlossen zum Zuführen des konstanten Stroms einstellbarer Größe zum Addierer 410. Dieser Konstantstrom dient zum Verschieben des Pedestalpegels, d. h. des Austastintervalls, der zwischen aufeinanderfolgenden Videoinformationsabschnitten im Signalverlauf gemäß Fig. 6E vorhanden ist, entweder nach oben oder nach unten abhängig von dem Stromeinstellsignal, das dem Eingangsanschluß 418 zugeführt ist. Auf diese Weise enthält das Ausgangssignal vom Addierer 410, das den Signalverlauf gemäß Fig. 6E besitzt, einen richtig eingestellten oder gesetzten Pedestalpegel. Auf diese Weise ist der Pedestalpegel in einstellbarer Beziehung gegenüber dem Videosignal-Informationspegel.

In vielen Augenblicken enthält das rückumgesetzte analoge Videosignal, das vom D/A-Umsetzer 403 erzeugt ist, Übergangsimpulse. Es ist Zweck des Abtastspeichers 417, diese transienten oder Übergangsimpulse aus dem rückumgesetzten Videosignal zu entfernen. Daher verschiebt die Verzögerungsschaltung 416 die Abtastzeit des Abtastspeichers 417 um einen kleinen Betrag, der kleiner ist als ein Auslesetaktintervall, wodurch die in dem wiedergebildeten analogen Videosignal enthaltenen Übergangsimpulse nicht abgetastet werden. Folglich ist das analoge Videosignal, das über dem Kondensator 413 gespeichert ist, im wesentlichen frei von unerwünschtem Rauschen. Der Verstärker 414 wirkt dann als Pufferverstärker zur Zufuhr dieses wiedergebildeten analogen Videosignals zum Ausgangsanschluß 415.

Ausgangsverarbeitungsstufe 11

Fig. 7 zeigt ein Blockschaltbild eines Ausführungsbeispiels der Ausgangsverarbeitungsstufe 11, die ein Tiefpaßfilter 502, einen Umschalter 503, einen Burstaddierer 504 und einen Synchronsignaladdierer 506 aufweist. Es ist Zweck der Ausgangsverarbeitungsstufe 11, das übliche Burstsignal und die üblichen Horizontal- und Vertikalsynchronimpulse sowie den Ausgleichsimpuls in das Videosignal einzuführen, das in analoge Form vom D/A-Umsetzer gemäß Fig. 5 rückumgesetzt worden ist. Demzufolge ist das Tiefpaßfilter 502, das zum Ausfiltern höherfrequenten Rauschens ausgebildet ist, mit einem Eingangsanschluß 501 verbunden und zum Empfang des rückumgesetzten analogen Videosignals vorgesehen, das beispielsweise am Ausgangsanschluß 415 gemäß Fig. 5 erzeugt ist. Der Ausgang des Tiefpaßfilters 502 ist über den Umschalter 503, der hier schematisch als elektromechanischer Schalter dargestellt ist, mit dem Burstaddierer 504 verbunden. Der Burstaddierer 504 ist so ausgebildet, daß er das übliche Burstsignal in das Horizontalaustastintervall des rückumgesetzten analogen Videosignals einsetzt und ist, wie dargestellt, mit einem Burstsignalgenerator 511 verbunden. Der Burstsignalgenerator 511 weist einen Eingang auf, der mit einem Eingangsanschluß 508 verbunden ist, zum Empfang eines (Hilfs-)Trägersignals, das vom Auslesetaktsignalgenerator 15 erzeugt ist, sowie einen anderen Eingang, der mit dem Eingangsanschluß 509 verbunden ist zum Empfang eines Burstkennzeichnungssignals, das vom Synchronsignalgenerator 16 erzeugt ist. Der Burstsignalgenerator 511 wirkt auf diese Weise so wie eine Verknüpfungsschaltung zum Verknüpfen oder Durchschalten des dem Eingangsanschluß 508 zugeführten Hilfsträgers zum Burstaddierer 504 während des Intervalls des Burstkennzeichens, das dem Eingangsanschluß zugeführt ist.

Das Ausgangssignal des Burstaddierers 504, das als rückumgesetztes analoges Videosignal mit hinzugefügtem Burstsignal auftritt, wird über einen Pufferverstärker 505 dem Synchronsignaladdierer 506 zugeführt. Der Synchronsignaladdierer 506 ist so ausgebildet, daß er die ursprünglichen Horizontal- und Vertikalsynchronimpulse und die Ausgleichsimpulse in das rückumgesetzte analoge Videosignal einfügt oder einsetzt und ist zu diesem Zweck mit diesen üblichen Synchronsignalen von einem Eingangsanschluß 510 über einen Verstärker 512 versorgt. Die Synchronsignale, die dem Eingangsanschluß 510 zugeführt sind, werden durch den Synchronsignalgenerator 16 erzeugt.

Eine Schleifenschaltung 521 ist mit dem Eingangsanschluß 501 verbunden und so ausgebildet, daß sie das rückumgesetzte analoge Videosignal dem Burstaddierer 504 über einen Umschalter 503 zuführt, für den Fall, daß das VTR, in dem die Zeitbasisfehlerkorrekturvorrichtung verwendet ist, in dessen Sondermodus betrieben ist. Wenn beispielsweise das VTR im Slow-Motion-Modus (Zeitlupe), im Stehbild- oder im Schnellbild-Modus (Zeitraffer) der Wiedergabe arbeitet, besteht die Möglichkeit, daß die Phase des Hilfsträgers, der über den Burstsignalgenerator 511 zum Burstaddierer 504 zugeführt wird, nicht mehr richtig ist mit Bezug auf die Phase des Chrominanz-Hilfsträgers (Farbträger) im wiedergegebenen oder abgespielten Videosignal. Die Schleifenschaltung 521 wirkt zum Sicherstellen der richtigen Phasenkoinzidenz oder -übereinstimmung. Die Schleifenschaltung 521 besteht aus einem Signaltrennglied 513, das zum Trennen von Luminanz- und Chrominanzkomponenten vom Video-Farbmischsignal vorgesehen ist, einem Phasenschalter 514, einem Umschalter 515 und einem Addierer 516. Der Phasenteiler oder -spalter 514 ist zum Empfang der abgetrennten Chrominanzkomponente vom Signaltrennglied 513 so vorgesehen, daß er gegenphasige Chrominanzkomponenten an jeweiligen Ausgängen abgibt. Der Umschalter 515, der schematisch als elektromechanischer Schalter dargestellt ist, wird durch die (nicht dargestellte) Regeleinheit 17 so gesteuert, daß entweder in Phase oder positive Polaritäten der Chrominanzkomponente oder außer Phase befindliche oder negative Polarität der Chrominanzkomponente dem Addierer 517 zugeführt werden. Die bestimmte Phase oder Polarität der Chrominanzkomponente, die dem Addierer 516 zugeführt ist, entspricht der Phase des Burstsignals, das dem Burstaddierer 504 zugeführt wird, abhängig von der NTSC-Farbnorm. Der Addierer 516 dient zum Rekombinieren oder Wiederzusammensetzen der Luminanzkomponente und der richtigphasigen Chrominanzkomponente und zum Zuführen dieser wiederzusammengesetzten Komponenten über den Umschalter 503 zum Burstaddierer 504.

Üblicherweise verbindet der Umschalter 503 das Tiefpaßfilter 502 mit dem Burstaddierer 504. Wenn jedoch das VTR in einer seiner besonderen Wiedergabemoden betrieben wird, verbindet der Umschalter 503 die Schleifenschaltung 521 mit dem Burstaddierer 504. Die Steuerung über den Umschalter 503 wird durch ein UND-Glied 520 bewirkt, dessen einer Eingang mit einem Eingangsanschluß 517 verbunden ist, dessen anderer Eingang über einen Inverter 519 mit einem Eingangsanschluß 518 verbunden ist. Der Eingangsanschluß 517 ist zum Empfang eines SPECIAL-Signals vorgesehen, wenn das VTR im Slow-Motion-, im Stehbild- oder im Schnellbild-Modus betrieben wird. Wenn das wiedergegebene Videosignal ein Videofarbmischsignal ist, wird eine binäre "0" dem Eingangsanschluß 518 zugeführt, wobei diese binäre "0" in eine binäre "1" invertiert oder umgekehrt wird, um das UND-Glied 520 zu bedingen oder zu setzen. Dieses gesetzte UND-Glied schaltet den Umschalter 503 um von seiner dargestellten Lage in die Lage, in der die Schleifenschaltung 521 mit dem Burstaddierer 504 verbunden ist, falls das SPECIAL-Signal dem Eingangsanschluß 517 zugeführt ist. Dieser Umschaltbetrieb ist jedoch nicht erforderlich, falls das wiedergegebene oder reproduzierte Videosignal ein monochromes Signal ist. Wenn folglich ein derartiges monochromes Signal wiedergegeben wird, wird eine binäre "1" dem Eingangsanschluß 518 zugeführt, wobei diese binäre "1" so invertiert wird, daß das UND-Glied 520 abgeschaltet oder gesperrt wird. D. h., daß selbst wenn ein SPECIAL-Betriebsmodus des VTR gewählt ist, wenn das abgespielte Videosignal ein Schwarz/Weiß-Fernsehsignal ist, der Umschalter 503 in seiner normalen dargestellten Stellung bleibt, wodurch das Tiefpaßfilter 502 mit dem Burstaddierer 504 verbunden ist.

Der Ausgang des Synchronsignaladdierers 506 ist mit einem Ausgangsanschluß 18 verbunden, um ein zeitbasiskorrigiertes Videosignal gemäß der NTSC-Norm abzugeben.

Synchronsignaltrennglied 12

Das Synchronsignaltrennglied 12 ist in Fig. 8 dargestellt und enthält eine Signaltrennschaltung 603, ein Rauschfilter oder eine Beseitigungsschaltung 630, eine Pedestalklemmschaltung 614, einen Synchronsignaltrenner 615, einen Umschalter 616, einen Burstkennzeichengenerator 625 und ein Burstverknüpfungsglied 605. Die Signaltrennschaltung 603 ist mit einem Eingangsanschluß 601 verbunden und zum Empfang des Videomischsignals vorgesehen, das daran über die Eingangsstufe 6 (Fig. 1) angelegt ist und zum Trennen dieses Videosignals in dessen Luminanz- bzw. Chrominanzkomponente. Das Rauschfilter 630 ist zum Empfang der Luminanzkomponente von der Signaltrennschaltung 603 vorgesehen, und das Rauschfilter 630 enthält eine Verzögerungsschaltung 612 und einen Addierer 613. Die Verzögerungsschaltung 612 ist so ausgebildet, daß die Luminanzkomponente verzögert wird und daß die verzögerte Luminanzkomponente dem Addierer 613 zugeführt wird, wobei die verzögerte Komponente der eben empfangenen Luminanzkomponente hinzuaddiert wird. Das erreicht, daß ein höheres Rauschverhältnis (S/N-Verhältnis) vorgesehen wird.

Der Addierer 613 ist mit der Pedestalklemmschaltung 614 und zusätzlich mit einem Vertikalsynchrontrenner 628 verbunden. Der Vertikalsynchrontrenner 628 ist so ausgebildet, daß die üblichen Vertikalsynchronsignale von der Luminanzkomponente getrennt werden und daß diese Vertikalsynchronsignale einem Ausgangsanschluß 627 zugeführt werden.

Die Pedestalklemmschaltung 614 wirkt zum Klemmen der empfangenen Luminanzkomponente, die vom Rauschfilter 630 zugeführt ist, auf den Pedestalpegel, um so das Trennen des Horizontalsynchronimpulses S _h von dem geklemmten Luminanzsignal zu erleichtern. Der Synchronsignaltrenner 615, der eine Abkappschaltung oder dergleichen besitzen kann, ist mit der Pedestalklemmschaltung 614 verbunden und trennt den Horizontalsynchronimpuls S _h vom Luminanzsignal ab. Der Ausgang des Synchronsignaltrenners 615 ist über den Umschalter 616 mit einem Ausgangsanschluß 617 so verbunden, daß der abgetrennte Horizontalsynchronimpuls S _h dem Einschreibtaktsignalgenerator und zusätzlich der Regeleinheit 17 zugeführt wird.

Der abgetrennte Horizontalsynchronimpuls S _h am Ausgang des Umschalters 616 wird auch dem Burstkennzeichengenerator 615 zugeführt, wodurch der übliche Burstkennzeichenimpuls erzeugt wird. Der Ausgang des Burstkennzeichengenerators 625 ist mit dem Burstverknüpfungsglied 605 verbunden, wobei dieses Burstverknüpfungsglied 605 einen weiteren Eingang besitzt, der zum Empfang der abgetrennten Chrominanzkomponente von der Signaltrennschaltung 603 über eine AGC-Schaltung 604 vorgesehen ist. Auf diese Weise ist das Burstkennzeichen, das dem Burstverknüpfungsglied 605 vom Burstkennzeichengenerator 625 zugeführt ist, dazu vorgesehen, das Burstsignal S _B von der Chrominanzkomponente abzutrennen.

Der Ausgang des Burstverknüpfungsglieds 605 ist über ein Bandpaßfilter 606 und einen Verstärker 607 mit einem Ausgangsanschluß 611 verbunden, an dem das abgetrennte Burstsignal S _B vorgesehen ist. Dieses abgetrennte Burstsignal wird dem Einschreibtaktsignalgenerator zum Phasensperren oder Phasenverriegeln der Speicher-Einschreibtaktimpulse daran vorgesehen. Diese abgetrennten Burstsignale sind zusätzlich einem Pegeldetektor 608 und dann einem Schwarz/Weiß-Detektor 609 zugeführt. Der Pegeldetektor 608 ist so ausgebildet, daß er den Pegel des abgetrennten Burstsignals erfaßt und eine Anzeige dieses erfaßten Burstsignalpegels der AGC-Schaltung 604 rückführt als Verstärkungsfaktor-Steuersignal dafür. Auf diese Weise wirkt die Kombination der AGC- Schaltung 604, des Burstverknüpfungsglieds 605 und des Pegeldetektors 608 als automatische Verstärkungsregelschaltung zum Aufrechterhalten eines im wesentlichen konstanten Verstärkungsfaktors und damit Signalpegels für das Burstsignal. Der Schwarz/Weiß-Detektor 609 ist so ausgebildet, daß er das Nichtvorhandensein eines Burstsignals erfaßt und daher eine Anzeige an seinem Ausgangsanschluß abgibt, daß das empfangene Videosignal bei Abwesenheit des Burstsignals ein Schwarz/Weißsignal ist. Diese Schwarz/Weiß-Anzeige kann beispielsweise der Regeleinheit 17 zugeführt werden, wodurch das dem Eingangsanschluß 518 (Fig. 7) wie beschrieben zugeführte Schwarz/Weißsignal abgeleitet wird.

Die Pedestalklemmschaltung 614 wird durch ein UND-Glied 621 gesteuert, wobei dieses UND-Glied 621 einen Eingang besitzt, der normalerweise auf die binäre "1" gesetzt oder bedingt ist, die daran durch ein NOR-Glied 623 angelegt ist, sowie einen anderen Eingang besitzt, der mit einem Klemmimpuls versorgt ist, der durch einen Klemmimpulsgenerator 620 erzeugt ist. Der Klemmimpulsgenerator 620 wird durch eine Synchronspitzenklemmschaltung 618 (sync tip clamping circuit) gesteuert, die einen so angeschlossenen Eingang besitzt, daß das Luminanzsignal vom Rauschfilter 630 erhalten wird, und durch eine Synchronsignaltrennschaltung 619 (Amplitudensieb), deren einer Eingang mit der Synchronspitzenklemmschaltung 618 verbunden ist und deren einer Ausgang mit dem Klemmimpulsgenerator 620 verbunden ist. Die Synchronspitzenklemmschaltung 618 ist so ausgebildet, daß das Synchronsignal erfaßt wird, das im Luminanzsignal enthalten ist, und auf das erfaßte Synchronsignal geklemmt wird. Beim geklemmten Signal, das von der Synchronspitzenklemmschaltung 618 zugeführt ist, ist der Horizontalsynchronimpuls davon durch den Synchronsignaltrenner 619 abgetrennt. Der Klemmimpulsgenerator 620 ist so ausgebildet, daß er ein Impulssignal erzeugt, abhängig vom Horizontalsynchronimpuls, der vom Synchronsignaltrenner 619 abgetrennt ist. Der durch den Klemmimpulsgenerator 620 erzeugte Impuls wird über das UND-Glied 621 der Pedestalklemmschaltung 614 so zugeführt, daß diese Schaltung erregt wird zum Klemmen des empfangenen Luminanzsignals auf den richtigen Pedestalpegel. Es ergibt sich , daß die Pedestalklemmschaltung 614 auf diese Weise während des Horizontalaustastintervalls so erregt wird, daß das Luminanzsignal auf den Pedestalpegel zur richtigen Zeit geklemmt wird.

Der Ausgang der Synchronsignalspitzenklemmschaltung 618 ist außerdem mit einem Ausfalldetektor 622 verbunden, der eine binäre "1" erzeugt, wenn ein Ausfall im geklemmten Signal erfaßt ist, das am Ausgang der Synchronsignalspitzenklemmschaltung 618 erzeugt ist. Der Ausgang des Ausfalldetektors 622 ist mit einem Eingang des NOR-Verknüpfungsglieds 623 verbunden, wobei dieses NOR-Glied 623 einen weiteren Eingang besitzt, der mit einem Eingangsanschluß 602 verbunden ist zum Empfang eines Ausfallimpulses vom beispielsweise Ausfalldetektor 5 (Fig. 1).

Der Ausgang des Synchronsignaltrenners 619 ist auch zur Synchronsignalspitzenklemmschaltung 618 rückgeführt über einen Fehlklemmdetektor 624. Der Fehlklemmdetektor 624 enthält beispielsweise einen wiederansteuerbaren monostabilen Multivibrator, dessen Zeitkonstante etwa 1,5 H ist (d. h. das 1,5fache eines Horizontal-Zeilenintervalls). Die Synchronsignalspitzenklemmschaltung 618 enthält eine einstellbare Zeitkonstante, die durch den Fehlklemmdetektor 624 gesteuert wird. Falls der Synchronsignaltrenner 619 (fehlerhaft) nicht einen Horizontalsynchronimpuls vom daran angelegten geklemmten Signal abtrennt, verringert der Fehlklemmdetektor 624 die Zeitkonstante der Synchronsignalspitzenklemmschaltung 618, um dessen Wiederholzeit zu beschleunigen.

Im Betrieb wird das ankommende Videosignal, das durch das VTR abgespielt oder wiedergegeben wird und das durch die Eingangsstufe 6 tritt, dem Eingangsanschluß 601 zugeführt. Die Signaltrennschaltung 603 trennt dieses Videosignal in dessen Luminanzkomponente Y und dessen Chrominanzkomponente C auf. Die Luminanzkomponente Y wird über das Rauschfilter 630 geführt und der Vertikalsynchronsignaltrenner 628 trennt die üblichen Vertikalsynchronimpulse von der Luminanzkomponente Y ab.

Die Luminanzkomponente wird zusätzlich der Pedestalklemmschaltung 614 und der Synchronsignalspitzenklemmschaltung 618 zugeführt. Die Synchronsignalspitzenklemmschaltung 618 klemmt üblicherweise den Horizontalsynchronimpuls, der in der Luminanzkomponente Y enthalten ist, und das geklemmte Signal wird dem Synchronsignaltrenner 619 zugeführt. Zusätzlich wird der Horizontalsynchronimpuls S _h vom geklemmten Signal abgetrennt, und dieser abgetrennte Horizontalsynchronimpuls wird dem Klemmimpulsgenerator 620 zugeführt, der seinerseits einen Klemmimpuls erzeugt, abhängig vom Horizontalsynchronimpuls, d. h. während des Horizontalaustastintervalls. Das UND-Glied 621 ist normalerweise bedingt oder gesetzt zur Übertragung dieses Klemmimpulses zur Pedestalklemmschaltung 614, wodurch die Luminanzkomponente Y richtig auf den Pedestalpegel während des Horizontalaustastintervalls geklemmt wird. Auf diese Weise wird der Synchronsignaltrenner 615 freigegeben zum leichten oder einfachen Abtrennen des Horizontalsynchronimpulses S _h von der pedestalgeklemmten Luminanzkomponente. Dieser abgetrennte Horizontalsynchronimpuls S _h wird vom Synchronsignaltrenner 615 dem Ausgangsanschluß 617 zugeführt.

Zusätzlich ist der abgetrennte Horizontalsynchronimpuls S _h dem Burstkennzeichengenerator 625 zugeführt, der einen Burstkennzeichenimpuls erzeugt, der dem Burstverknüpfungsglied 605 zugeführt wird. Bei der abgetrennten Chrominanzkomponente C, nach geeigneter Einstellung deren Verstärkungsfaktors mittels der AGC-Schaltung 604, ist das darin enthaltene Burstsignal S _B davon mittels des Burstverknüpfungsglieds 605 abgetrennt. Das abgetrennte Burstsignal S _B wird dann gefiltert und verstärkt und dem Ausgangsanschluß 611 zugeführt. Das Burstsignal wird auch im Pegel erfaßt zum Steuern des Verstärkungsfaktors des AGC-Verstärkers 604. Wenn kein Burstsignal vorhanden ist, beispielsweise wenn ein Schwarz/Weiß-Videosignal durch das VTR abgespielt oder wiedergegeben wird, führt der Detektor 609 ein Schwarz/Weiß-Signal dem Ausgangsanschluß 610 zu.

Falls der im ankommenden Videosignal enthaltene Horizontalsynchronimpuls ausgefallen ist, versucht die Synchronsignalspitzenklemmschaltung 618 auf ein Rauschsignal zu klemmen bei Abwesenheit des Horizontalsynchronimpulses. Folglich wird ein Synchronimpuls S _h nicht durch den Synchronsignaltrenner 619 erzeugt. Das bedeutet, daß der Klemmimpulsgenerator 620 keinen Klemmimpuls erzeugt und daß die Pedestalklemmschaltung 614 nicht richtig betätigt oder aktiviert wird. Folglich wird kein Horizontalsynchronimpuls S _h durch den Synchronsignaltrenner 615 erfaßt. Weiter erfaßt, da die Synchronsignalspitzenklemmschaltung 618 versucht, auf ein Rauschsignal zu klemmen, der Ausfalldetektor 622 den ausgefallenen Horizontalsynchronimpuls zum Abgeben einer binären "1" an das NOR-Glied 623. Diese binäre "1" wird durch das NOR-Glied 623 so invertiert, daß es das UND-Glied 621 entregt oder sperrt.

Es sei daran erinnert, daß der Fehlklemmdetektor 625 aus einem wiederansteuerbaren monostabilen Multivibrator besteht. Jedesmal, wenn ein Horizontalsynchronimpuls S _h durch den Synchronsignaltrenner 619 erzeugt wird, wird dieser monostabile Multivibrator so angesteuert, daß eine binäre "1" der Synchronsignalspitzenklemmschaltung 618 zugeführt wird. Folglich wird, wenn ein Horizontalsynchronimpuls während jedes Horizontalaustastintervalls erfaßt wird, eine konstante binäre "1" der Synchronsignalspitzenklemmschaltung 618 zugeführt. Wenn nun kein Horizontalsynchronimpuls durch den Synchronsignaltrenner 619 erfaßt wird, kehrt der im Fehlklemmdetektor 624 enthaltene monostabile Multivibrator in seinen binären "0"-Zustand zurück. Dieses Signal beschleunigt, wenn es der Synchronsignalspitzenklemmschaltung 618 zugeführt ist, die Wiederholzeit dieser Synchronsignalspitzenklemmschaltung 618 so, daß sie auf den nächsten Horizontalsynchronimpuls klemmt, der daran von der Signaltrennschaltung 603 zugeführt wird. D. h., daß im Fall eines Ausfalls des Horizontalsynchronimpulses die Synchronsignalspitzenklemmschaltung 618 schnell für einen weiteren Klemmbetrieb bereit ist, um schnell und genau auf den nächsten Horizontalsynchronimpuls, der diesem Ausfall folgt, zu klemmen.

Weiter wird, falls der Ausfalldetektor 5 eine Ausfallbedingung erfaßt, eine binäre "1" vom Eingangsanschluß 602 zum NOR-Glied 623 geführt, woraufhin das NOR-Glied 623 das UND- Glied 621 sperrt. Auf diese Weise werden, wenn der Ausfalldetektor 5 diese Ausfallbedingungen erfaßt, die Pedestalklemmschaltung 604 und der Synchronsignaltrenner 615 vor einem fehlerhaften Betrieb durch Rauschen bewahrt, weshalb verhindert wird, daß ein fehlerhafter Horizontalsynchronimpuls dem Ausgangsanschluß 617 zugeführt wird. Daraus ergibt sich, daß das UND-Glied 621 zum Verhindern eines Pedestalklemmbetriebes bei Vorhandensein einer Ausfallbedingung wirkt.

Der Umschalter 616 enthält einen Schaltsteuereingang, der mit einem Eingangsanschluß 626 verbunden ist zum Empfang eines SPECIAL-Steuersignals, falls das VTR in einer seiner speziellen oder besonderen Abspielmoden betrieben ist, wie Slow-Motion-, Stehbild- oder Schnellbild-Modus. Wenn ein derartiger SPECIAL-Wiedergabemodus gewählt ist, verbindet der Umschalter 616 den Ausgang des Synchronsignaltrenners 619 mit dem Ausgangsanschluß 617 und unterbricht deshalb die Verbindung der Pedestalklemmschaltung 614 und des Synchronsignaltrenners 615 mit dem Ausgangsanschluß 617. Dies stellt eine genauere Anzeige des Horizontalsynchronimpulses während dieser SPECIAL-Betriebsmoden sicher.

Einschreibtaktsignalgenerator 13

Der Einschreibtaktsignalgenerator 13 besteht aus einem Abschnitt für automatische Frequenzregelung (AFC-Abschnitt) und einem Abschnitt für automatische Phasenregelung (APC-Abschnitt). Der AFC-Abschnitt ist als Blockschaltbild in Fig. 9 dargestellt, während der APC-Abschnitt als Blockschaltbild in Fig. 14 dargestellt ist. Der Zweck des AFC-Abschnitts ist es, ein höherfrequentes Zeitsteuersignal zu erzeugen, das mit dem ankommenden Horizontalsynchronimpuls frequenzsynchronisiert ist, wie er am Ausgangsanschluß 617 durch den Synchronsignaltrenner gemäß Fig. 8 anliegt.

Der AFC-Abschnitt gemäß Fig. 9 enthält einen monostabilen Multivibrator 703, eine Flipflopschaltung 705, einen Phasendetektor 706, einen Integrator 707, einen spannungsgesteuerten Oszillator 710 (VCO), einen Zähler 714, einen Fenstergenerator 716, einen Diskriminator 717 und eine Flipflopschaltung 719. Der monostabile Multivibrator 703 ist eingangsseitig mit einem UND-Glied 702 verbunden, wobei ein Eingang des UND-Glieds 702 mit einem Eingangsanschluß 701 zum Empfang des abgetrennten Horizontalsynchronimpulses S _h vorgesehen ist, wobei dessen anderer Eingang mit dem - Ausgang des monostabilen Multivibrators 703 verbunden ist. Der Zweck dieser Verbindung zwischen UND-Glied 702 und monostabilem Multivibrator 703 ist es, Impulse zu erzeugen, die lediglich abhängig von Horizontalsynchronimpulsen angesteuert sind und nicht abhängig von Ausgleichsimpulsen. D. h., die Verbindung von UND-Glied 702 und monostabilem Multivibrator 703 dient zur Beseitigung oder zum Ausfiltern der Ausgleichsimpulse, die im ankommenden Videosignal enthalten sind.

Der Ausgang des monostabilen Multivibrators 703 ist auch mit einem monostabilen Multivibrator 704 verbunden, dessen Q-Ausgang seinerseits mit dem Rücksetzeingang R der Flipflopschaltung 705 verbunden ist. Der monostabile Multivibrator 704 ist zum Erzeugen eines Impulssignals f _H vorgegebener Dauer vorgesehen, synchron zum empfangenen Horizontalsynchronimpuls S _h. Die Flipflopschaltung 705, die abhängig von dem negativen Übergang im Signal angesteuert ist, das entweder ihrem Rücksetzeingang R oder ihrem Setzeingang S zugeführt ist, ist am Q-Ausgang mit dem Eingang eines Phasendetektors 706 verbunden.

Der VCO 710 mit einer Mittenfrequenz, die gleich etwa einem 12fachen der Farbträgerfrequenz ist, erzeugt einen hochfrequenten Zeitsteuerimpuls 12 f _sc, wobei die Frequenz dieses Zeitsteuerimpulses durch eine an den VCO 710 angelegte Steuerspannung gesteuert wird. Der Ausgang des VCO 710 ist mit einem Frequenzteiler 712 verbunden, der zum Teilen der Frequenz des Zeitsteuerimpulses um einen Faktor 6 dient. Auf diese Weise erzeugt der Frequenzteiler 712 einen geteilten Zeitsteuerimpuls 2 f _sc, und der Ausgang dieses Frequenzteilers 712 ist mit dem Setzeingang S der Flipflopschaltung 705 verbunden. Der Ausgang des Frequenzteilers 712 ist weiter mit dem Zähler 714 verbunden, in dem der geteilte Zeitsteuerimpuls 2 f _sc gezählt wird, sowie mit einer Synchronsignalschaltung 715, die zur Erzeugung eines synchronisierten Horizontalsynchronimpulses f _HS dient. Darüber hinaus ist weiter der geteilte Zeitsteuerimpuls 2 f _sc auch dem Setzeingang S der Flipflopschaltung 713 zugeführt, deren Rücksetzeingang R mit einem Ausgang des Zählers 714 verbunden ist.

Der Q-Ausgang der Flipflopschaltung 713 erzeugt ein Impulssignal f _b, das dem b-Eingang des Phasendetektors 706 zugeführt ist, in dem es mit der Phase des Impulssignals f _a verglichen wird, das dem Eingang a des Phasendetektors 706 von der Flipflopschaltung 705 zugeführt ist. Der Phasendetektor 706 besitzt zwei Ausgänge x bzw. y. Ein Signal, dessen Impulsbreite proportional der Phasendifferenz zwischen den Impulsen f _a und f _b ist, wird am Ausgang x erzeugt, falls die Frequenz der Impulse f _a größer ist als die Frequenz der Impulse f _b. In ähnlicher Weise wird ein Signal, dessen Impulsbreite proportional der Phasendifferenz zwischen den Impulsen f _a und f _b ist, am Ausgang y erzeugt, falls die Frequenz der Impulse f _a kleiner ist als die Frequenz der Impulse f _b. Die Ausgänge x und y sind mit Eingängen a bzw. b eines Integrators 707 verbunden, wobei letzterer mit einem Integrierkondensator 708 versehen ist. Der Integrator 707 ist so ausgebildet, daß er eine Ausgangsspannung erzeugt, die proportional der Impulsbreite des Signals ist, das entweder an seinem Eingang a oder seinem Eingang b anliegt. D. h., das Ausgangssignal des Integrators 707 ist eine Spannung, die proportional der Phasendifferenz zwischen den Impulsen f _a und f _b ist.

Eine einstellbare Zeitkonstantenschaltung 709 ist eingangsseitig mit dem Ausgang des Integrators 707 verbunden zum Empfang der durch den Integrator 707 erzeugten Phasendifferenzspannung. Die einstellbare Zeitkonstantenschaltung 709 weist einen Steuereingang auf, der mit einem monostabilen Multivibrator 722 verbunden ist, der zum Ändern der Zeitkonstante der einstellbaren Zeitkonstantenschaltung 709 wirkt, falls der VCO 710 nicht frequenzstarr oder -verriegelt ist mit dem ankommenden Horizontalsynchronimpuls S _h. Der Ausgang der einstellbaren Zeitkonstantenschaltung 709 ist als Steuerspannung dem VCO 710 zugeführt. D. h., die Phasendifferenzspannung, die durch den Integrator 707 erzeugt ist, ist über die einstellbare Zeitkonstantenschaltung 709 als Steuerspannung zugeführt. Es ergibt sich, daß abhängig von der Zeitkonstante der einstellbaren Zeitkonstantenschaltung 709 die Schwingungsfrequenz des VCO 710 sich ändert mit sich änderndem, vom Integrator 707 erzeugten Phasendifferenzsignal, wobei jedoch diese Änderung in der VCO-Schwingungsfrequenz der Änderung der Phasendifferenzspannung nacheilt um eine Zeitverzögerung, die durch die einstellbare Zeitkonstantenschaltung 709 bestimmt ist. Das Ausgangssignal des VCO 710 (12 f _sc) ist einem Ausgangsanschluß 711 zugeführt und wird im APC-Abschnitt des Einschreibtaktsignalgenerators verwendet.

Wie erwähnt ist der Zähler 714 ausgebildet zum Zählen der geteilten Zeitsteuerimpulse 2 f _sc. Wenn eine vorgegebene Anzahl dieser geteilten Zeitimpulse gezählt ist, erzeugt der Zähler 714 einen Ausgangsimpuls f _h, der eine Wiederholfrequenz besitzt, die gleich der erwarteten Horizontalsynchronfrequenz ist. Dieser Ausgangsimpuls f _h wird dem Rücksetzeingang R der Flipflopschaltung 713 zugeführt. Zusätzlich wird der Zählerstand des Zählers 714, der ein digitaler Zählerstand, beispielsweise ein binärer Zählerstand, ist, parallel dem Fenstergenerator 716 zugeführt. Der Fenstergenerator 716 besitzt eine Dekodierschaltung zur Bestimmung, ob der Zählerstand des Zählers 714 innerhalb eines vorgegebenen oder voreingestellten Zählbereiches ist, beispielsweise A bis B. Ein Fensterimpuls wird durch den Fenstergenerator 716 erzeugt, wenn der Zählerstand des Zählers 714 innerhalb dieses Bereiches ist. Der Ausgang des Fenstergenerators 716 ist mit dem Diskriminator 717 verbunden und zusätzlich mit dem Setzeingang S einer Flipflopschaltung 719.

Der Diskriminator 717 ist so ausgebildet, daß er erfaßt, wenn der im ankommenden Videosignal enthaltene Horizontalsynchronimpuls S _h innerhalb des durch den Fenstergenerator 716 erzeugten Fensters ist. Daraus ergibt sich, daß das von dem Fenstergenerator 716 erzeugte Fenster einen angenäherten Bereich, innerhalb dem der Horizontalsynchronimpuls erwartet wird, wiedergibt. Wenn der ankommende Horizontalsynchronimpuls tatsächlich innerhalb dieses Bereiches auftritt, tritt er auch innerhalb des Verriegelungsbereichs des dargestellten AFC-Abschnitts auf. Der Diskriminator 717 ist daher so ausgebildet, daß er erfaßt, ob der ankommende Horizontalsynchronimpuls innerhalb des Verriegelungs- oder Mitnahmebereichs des AFC-Abschnitts fällt. Folglich ist ein weiterer Eingang des Diskriminators 717 mit der Synchronsignalschaltung 715 verbunden und so ausgebildet, daß er den synchronisierten oder zeitgesteuerten Horizontalsynchronimpuls f _HS erhält. Der Diskriminator 717 enthält einen ersten, als OK-Ausgang bezeichneten Ausgang, der mit einer binären "1" versorgt ist, wenn der von neuem zeitgesteuerte Horizontalsynchronimpuls f _HS in das Impulsfenster fällt, das durch den Fenstergenerator 716 erzeugt ist. Der Diskriminator 717 enthält auch einen anderen Ausgang, der als NG-Ausgang bezeichnet ist, der mit einer binären "1" versorgt ist, wenn der von neuem zeitgesteuerte Horizontalsynchronimpuls f _HS außerhalb des Impulsfensters liegt bzw. fällt. Der OK-Ausgang des Diskriminators 717 ist mit einem Eingang eines UND-Glieds 721 verbunden und zusätzlich mit einem Eingang eines Zählers 720. Der NG-Ausgang des Diskriminators 717 ist gemeinsam mit dem Löscheingang C des monostabilen Multivibrators 704 der Flipflopschaltungen 705 und 713 und des Zählers 714 verbunden. Auf diese Weise werden, wenn eine binäre "1" am NG-Ausgang des Diskriminators 717 auftritt, der monostabile Multivibrator 704, die Flipflopschaltungen 705 und 713 und der Zähler 714 alle auf ihren Anfangs- oder Ruhezustand rückgesetzt.

Der Zähler 720 ist so ausgebildet, daß er erfaßt, wenn der VCO 710 mit den ankommenden Horizontalsynchronimpulsen S _h synchronisiert ist. Diese Synchronisierbedingung wird erfaßt, wenn eine vorgegebene Anzahl ankommender Horizontalsynchronimpulse in das Impulsfenster fällt, das durch den Fenstergenerator 716 erzeugt ist. Daher ist der Zähler 720 so ausgebildet, daß er jede binäre "1" zählt, die am OK-Ausgang des Diskriminators 717 auftritt, und ein Zählerausgangssignal erzeugt, wenn ein vorgegebener Zählerstand erreicht ist. Als numerisches Beispiel sei angenommen, daß der VCO 710 mit den ankommenden Horizontalsynchronimpulsen synchronisiert ist, wenn 15 aufeinanderfolgende Horizontalsynchronimpulse in das Impulsfenster fallen, das durch den Fenstergenerator 716 erzeugt ist. Folglich erzeugt, wenn der Zählerstand von 15 auf auf diese Weise erreicht ist, der Zähler 720 ein Übertragsausgangssignal der binären "1". Dieser Übertragsausgang ist mit einem weiteren Eingang des UND-Glieds 721 verbunden und zusätzlich mit einem Inhibit- oder Sperreingang des Zählers 720, um zu verhindern, daß der Zählerstand von 15 darin weiter inkrementiert oder erhöht wird. Der Löscheingang C des Zählers 720 ist mit dem NG-Ausgang des Diskriminators 717 verbunden. Auf diese Weise wird der Zähler 720 gelöscht oder auf seinen Anfangszählerstand von beispielsweise Null rückgesetzt, jedesmal, wenn ein ankommender Horizontalsynchronimpuls S _h außerhalb des Impulsfensters auftritt, das durch den Fenstergenerator 716 erzeugt ist. Selbstverständlich müssen, wenn einmal der Zähler 720 rückgesetzt ist, weitere 15 aufeinanderfolgende ankommende Horizontalsynchronimpulse innerhalb des Impulsfensters auftreten, bevor bestimmt werden kann, daß der VCO 710 mit den ankommenden Horizontalsynchronimpulsen synchronisiert ist.

Der Ausgang des UND-Glieds 721 ist mit dem wiederansteuerbaren monostabilen Multivibrator 722 verbunden. Der wiederansteuerbare monostabile Multivibrator 722 ist mit der einstellbaren Zeitkonstantenschaltung 709 verbunden und ist so ausgebildet, daß er die Zeitkonstante dieser Schaltung 709 verringert, falls der VCO 710 nicht mit den ankommenden Horizontalsynchronimpulsen synchronisiert ist. Folglich ist, wenn der monostabile Multivibrator 722 in seinem instabilen Zustand angesteuert ist, die von der einstellbaren Zeitkonstantenschaltung 709 wiedergegebene oder gezeigte Zeitkonstante relativ hoch. Das bedeutet, daß wenn der VCO 710 mit den ankommenden Horizontalsynchronimpulsen synchronisiert ist, mehr als eine lediglich Übergangsstörung erforderlich ist, um diese synchronisierte Beziehung zu unterbrechen. Wenn jedoch einmal der VCO 710 außer Synchronisation fällt, kehrt der monostabile Multivibrator 722 in seinen stabilen Zustand zurück, wodurch die Zeitkonstante der einstellbaren Zeitkonstantenschaltung 709 so verringert wird, daß die Verriegelungszeit für den VCO 710 beschleunigt wird. D. h., der VCO 710 folgt Änderungen im Ausgangssignal des Integrators 707 viel schneller.

Der dargestellte AFC-Abschnitt enthält auch einen monostabilen Multivibrator 718, der mit dem Ausgang der Synchronsignalschaltung 715 verbunden ist, wobei dieser monostabile Multivibrator 718 seinerseits mit dem Löscheingang C einer Flipflopschaltung 719 verbunden ist. Der Q-Ausgang der Flipflopschaltung 719 ist mit einem Inhibit-Eingang des Zählers 714 verbunden. Die Kombination aus monostabilem Multivibrator 718 und Flipflopschaltung 719 wirkt zum Inhibieren oder Sperren des Zählers 714 vor einer Fortsetzung dessen Zählbetriebes, falls diese Flipflopschaltung 719 gesetzt ist. Folglich ist der Setzeingang dieser Flipflopschaltung 719 mit dem Ausgang des Fenstergenerators 716 verbunden, wodurch die Flipflopschaltung 719 so ausgebildet ist, daß sie abhängig von dem negativen Übergang im Fensterimpuls gesetzt wird. Der monostabile Multivibrator 718 ist so ausgebildet, daß er abhängig von dem negativen Übergang im synchronisierten Horizontalsynchronimpuls f _HS angesteuert ist, und bei einer derartigen Ansteuerung wird die Flipflopschaltung 719 gelöscht und wird weiter gesperrt bezüglich eines Ansprechens auf einen an deren Setzeingang S angelegten negativen Übergang.

Der dargestellte AFC-Abschnitt enthält auch einen 4-Bit- Zähler 723, monostabile Multivibratoren 724, 725 und ein ODER-Glied 726, die alle dazu vorgesehen sind, ein SPECIAL- Ausgangssignal zu erzeugen, wenn das VTR in einem seiner SPECIAL-Wiedergabemoden betrieben ist. Der Zähler 723 ist ein Zweirichtungszähler mit einem Vorwärtszähleingang, der mit dem Q-Ausgang der Flipflopschaltung 713 verbunden ist, um Impulse f _b zu zählen, und mit einem Rückwärtszähleingang, der mit dem einen Eingangsanschluß 727 verbunden ist, zum Empfang eines Bezugs-Horizontalsynchronimpulses, der daran vom Synchronsignalgenerator 16 (Fig. 1) angelegt ist. Der Zähler 723 enthält weiter einen Löscheingang C, der mit einem Eingangsanschluß 729 verbunden ist zum Empfang eines Taktsignals mit relativ niedriger Frequenz. Beispielsweise wird an den Eingangsanschluß 729 jede 0,5 s ein Taktimpuls angelegt.

Der Zähler 723 enthält einen Ausgangsanschluß für positiven Übertrag, der mit dem monostabilen Multivibrator 724 verbunden ist, sowie einen Ausgangsanschluß für negativen Übertrag, der mit dem monostabilen Multivibrator 725 verbunden ist. Diese monostabilen Multivibratoren 724, 725 sind wiederansteuerbar und sind beide mit jeweils einem Eingang des ODER-Glieds 726 verbunden. Falls einer dieser monostabilen Multivibratoren 724, 725 angesteuert ist, wird eine binäre "1" über das ODER- Glied 726 einem Ausgangsanschluß 720 als SPECIAL-Wiedergabesignal zugeführt. Da der Zähler 723 ein 4-Bit-Zähler ist, besitzt es einen maximalen Zählerstand von 16. Falls der Zählerstand des Zählers 723 diesen Zählerstand in positive Richtung überschreitet, d. h. wenn 16 Impulse f _b für jeden Bezugs- Horizontalsynchronimpuls zugeführt oder angelegt sind, wird der monostabile Multivibrator 724 angesteuert. Wenn andererseits ein negativer Zählerstand von 16 vom Zähler 723 erreicht ist, beispielsweise wenn 16 oder mehr Bezugs-Horizontalsynchronimpulse daran angelegt sind für jeden Impuls f _b wird der monostabile Multivibrator 725 angesteuert.

Der Betrieb des AFC-Abschnitts gemäß Fig. 9 wird nun mit Bezug auf die Signalverläufe der Fig. 10 bis 13 näher erläutert. Die Horizontalsynchronimpulse S _h, die vom ankommenden Videosignal durch das Synchronsignaltrennglied 12 (Amplitudensieb) abgetrennt sind, werden dem Eingangsanschluß 701 zugeführt. Diese Horizontalsynchronimpulse sind in Fig. 10A dargestellt und, wie auch dort dargestellt, können Ausgleichsimpulse vorhanden sein, während beispielsweise des Vertikalaustastintervalls des Videosignals. Bei jedem negativen Übergang eines Horizontalsynchronimpulses gibt das UND-Glied 702 eine binäre "0" an den monostabilen Multivibrator 703 ab. Wenn diese "0" erzeugt ist, d. h. beim negativen Übergang (Abfallflanke) im Ausgangssignal des UND-Glieds 702, wird der monostabile Multivibrator 703 angesteuert, um ein Ausgangssignal an seinem -Ausgang abzugeben, das den Signalverlauf gemäß Fig. 10B besitzt. Der monostabile Multivibrator 703 bleibt in seinem unstabilen Zustand während einer Zeitdauer, die größer ist als eine Hälfte eines Zeilenintervalls, wie das auch in Fig. 10B dargestellt ist. Dann kehrt der monostabile Multivibrator 703 in seinen stabilen Zustand zurück, wie das durch den relativ hohen Ausgangssignalpegel in Fig. 10B dargestellt ist und wartet auf den nächsten negativen Übergang im ankommenden Horizontalsynchronimpuls. Da die Zeitkonstante des monostabilen Multivibrators 703 größer ist als eine Hälfte eines Zeilenintervalls, ergibt sich, daß der monostabile Multivibrator 703 nicht auf ankommende Ausgleichsimpulse anspricht. Auf diese Weise dient der monostabile Multivibrator 703 zum Beseitigen der Wirkung von Ausgleichsimpulsen aus den ankommenden Synchronsignalen.

Das -Ausgangssignal des monostabilen Multivibrators 703, wie in Fig. 10B dargestellt ist, ist in Fig. 11A wiedergegeben. Der negative Übergang dieses -Ausgangssignals steuert den monostabilen Multivibrator 704 an zur Erzeugung eines Impulses f _H, wie in Fig. 11B dargestellt. Es ergibt sich, daß der Impuls f _H eine Wiederholgeschwindigkeit oder Wiederholfrequenz hat, die gleich der Horizontalsynchronfrequenz oder -geschwindigkeit ist, und einen negativen Übergang besitzt in Zeitübereinstimmung oder Koinzidenz mit dem negativen Übergang im ankommenden Horizontalsynchronimpuls S _h. Folglich wird ein Impuls f _H mit einer Zeitdauer, wie in Fig. 11B dargestellt, erzeugt bei jedem ankommenden Horizontalsynchronimpuls. Dieser Impuls f _H setzt die Flipflopschaltung 705 zur Erzeugung des negativen Impulses f _a, wie in Fig. 11G dargestellt. Insbesondere ist es der negative Übergang im Impuls f _H, der die Flipflopschaltung 705 rücksetzt. Auf diese Weise wird der Impuls f _a zu einer vorgegebenen Zeit erzeugt (d. h. der Dauer des Impulses f _H), die dem Auftreten eines ankommenden Horizontalsynchronimpulses S _h folgt. Der Impuls f _a wird dem Eingang a des Phasendetektors 706 zugeführt und entspricht der Zeit des Auftretens eines ankommenden Horizontalsynchronimpulses.

Der VCO 710 gibt Zeitsteuerimpulse 12 f _sc an den Frequenzteiler 712 ab, wobei letzterer geteilte Zeitsteuerimpulse 2 f _c erzeugt, wie das in Fig. 11C dargestellt ist. Diese geteilten Zeitsteuerimpulse werden durch den Zähler 714 gezählt und werden zusätzlich von der Synchronsignalschaltung 715 verwendet zur Erzeugung eines synchronisierten Horizontalsynchronimpulses f _HS, wie in Fig. 11B dargestellt. Der synchronisierte Horizontalimpuls f _HS wird abhängig vom ersten negativen Übergang in den geteilten Zeitsteuerimpuls 2 f _sc erzeugt, die dem Auftreten des Horizontalsynchronimpulses S _h folgen, und erstreckt sich über eine Zeitdauer, die gleich einem vollständigen Zyklus der geteilten Zeitsteuerimpulse ist.

Der Zähler 714 zählt die geteilten Zeitsteuerimpulse 2 f _sc bis ein vorgegebener Zählerstand erreicht ist. Wenn dieser vorgegebene Zählerstand erreicht ist, erzeugt der Fenstergenerator 716 ein Ausgangssignal, wie es in Fig. 11E dargestellt ist. Dieses Ausgangssignal ist vorhanden, bis der Zähler 714 einen anderen höheren vorgegebenen Zählerstand erreicht, wobei zu diesem Zeitpunkt das vom Fenstergenerator 716 erzeugte und als Fensterimpuls bezeichnete Signal verschwindet, wie in Fig. 11E dargestellt. Es ergibt sich, daß der Fensterimpuls während einer Anzahl von Zyklen der geteilten Zeitsteuerimpulse 2 f _sc vorhanden ist und normalerweise mit einer Frequenz wiederkehrt, die gleich der Horizontalsynchronfrequenz ist. Dieser Fensterimpuls wird dem Diskriminator 717 zugeführt, um den Diskriminator 717 zu bedingen oder zu setzen zur Erfassung des synchronisierten Horizontalsynchronimpulses f _HS.

In Zusammenhang mit dem erläuterten Ausführungsbeispiel sei angenommen, daß der ankommende Horizontalsynchronimpuls S _H in den Einzugs- oder Mitnahme-Bereich des dargestellten AFC- Abschnitts fällt. Folglich wird der synchronisierte Horizontalsynchronimpuls f _HS während der Dauer des Fensterimpulses erzeugt. Dies ist in den Fig. 11D und 11E dargestellt. Der Diskriminator 717 erfaßt das Auftreten des synchronisierten Horizontalsynchronimpulses f _HS während der Dauer des Fensterimpulses zur Erzeugung eines Ausgangssignals, beispielsweise einer binären "1" an seinem OK-Ausgang. Das bedeutet, daß eine binäre "0" am NG-Ausgang des Diskriminators 717 erzeugt wird. Diese binäre "0" wird dem jeweiligen Löscheingang C des monostabilen Multivibrators 707, der Flipflopschaltungen 705 und 713 und des Zählers 714 zugeführt und besitzt keine Wirkung auf diese.

Zu irgendeinem vorgegebenen Zeitpunkt anschließend an die Beendigung des Fensterimpulses wird der Zähler 714 weiter inkrementiert oder weiter gezählt auf einen weiteren vorgegebenen Zählerstand, was ein Ausgangssignal f _h ergibt, das dem Rücksetzeingang der Flipflopschaltung 713 zugeführt wird.

Als Folge davon wird diese Flipflopschaltung 713 rückgesetzt, um den negativ werdenden Impuls f _b dem Eingang b des Phasendetektors 706 zuzuführen, wie das in Fig. 11F dargestellt ist. Beim dargestellten Ausführungsbeispiel ist angenommen, daß der Zähler 714 seinen vorgegebenen Zählerstand erreicht zur Erzeugung des Impulses f _h vor der Beendigung des Impulses f _H durch den monostabilen Multivibrator 704. Auf diese Weise eilt, wie in Fig. 11F und 11G dargestellt, der Impuls f _B dem Impuls f _A um ein bestimmtes Ausmaß voraus. Abhängig davon, ob die Frequenz der Impulse f _a größer ist oder kleiner ist als die Frequenz der Impulse f _b, wird ein Ausgangsimpuls, einer Dauer oder Impulsbreite proportional der Phasendifferenz zwischen den Impulsen f _a und f _b abgegeben an entweder dem Ausgang x oder dem Ausgang y des Phasendetektors 706, wie in Fig. 11H dargestellt. Diese Impulsdauer wird durch den Integrator 707 integriert, wie in Fig. 11I dargestellt, um die integrierte Spannung, die eine Fehlerspannung ist in bezug auf die Phasendifferenz zwischen den Zeitsteuerimpulsen 12 f _sc und dem ankommenden Horizontalsynchronimpuls S _H, wird über die einstellbare Zeitsteuerschaltung 709 dem VCO 710 zugeführt. Diese Steuerspannung stellt die Frequenz des VCO 710 in einer Richtung ein, wodurch die Phasendifferenz zwischen den Impulsen f _a und f _b verschwindet.

Beim nächsten negativen Übergang in den geteilten Zeitsteuerimpulsen 2 f _sc, der dem Rücksetzen der Flipflopschaltungen 705 und 713 folgt, werden diese Flipflopschaltungen 705, 713 gesetzt, wie in den Fig. 11G bzw. 11F dargestellt. Der AFC- Abschnitt ist daher bereit für einen nachfolgenden Vergleich der Zeitsteuerung des VCO 710 mit dem ankommenden Horizontalsynchronimpuls. Wenn der nächste Horizontalsynchronimpuls S _h in den Einzugsbereich des dargestellten AFC-Abschnitts folgt, d. h. wenn der nächste Horizontalsynchronimpuls während der Dauer des Fensterimpulses auftritt, wird eine weitere binäre "1" am OK-Ausgang des Diskriminators 717 erzeugt.

Wenn jeweils die binäre "1" am OK-Ausgang des Diskriminators 717 erzeugt wird, wird dies durch den Zähler 720 gezählt. Wenn ein Zählerstand von beispielsweise 15 auf diese Weise erreicht ist, wird ein Übertragsausgangssignal mit binärer "1" abgegeben zum Bedingen oder Setzen des UND-Glieds 721 zur Übertragung der binären "1", das am OK-Ausgang des Diskriminators 717 erzeugt ist, zum monostabilen Multivibrator 722. Zum gleichen Zeitpunkt inhibiert oder sperrt dieses Übertragsausgangssignal den Zähler 720 vor einer weiteren Inkrementierung oder Weiterzählung. Das UND-Glied 721 ist nun erregt zum Ansteuern des monostabilen Multivibrators 722. Der monostabile Multivibrator 720 erhöht, wenn er im angesteuerten oder quasi stabilen Zustand ist, die Zeitkonstante der einstellbaren Zeitkonstantenschaltung 709. Das bedeutet, daß die Übergangsveränderungen in der durch den Integrator 707 erzeugten Fehlerspannung nicht durch die Zeitkonstantenschaltung 709 treten und daher nicht den synchronisierten Zustand des VCO 710 stören.

Der monostabile Multivibrator 722 ist wiederansteuerbar und besitzt eine Zeitkonstante von etwa 150 H. Das bedeutet, daß wenn infolge eines plötzlichen Zeitbasisfehlers ein ankommender Horizontalsynchronimpuls S _h nicht während des erzeugten Fensterimpulses auftritt, dies eine binäre "1" am NG-Ausgang des Diskriminators 717 zur Folge hat, was weiter ein Löschen des Zählers 720 zur Folge hat, wobei die Zeitkonstante der einstallbaren Zeitkonstantenschaltung 709 trotzdem auf dem relativ hohen Wert bleibt für eine Dauer von 150 Zeilenintervallen. Folglich wird der AFC-Abschnitt mit 150 Zeilenintervallen versorgt, in denen der VCO 710 mit den ankommenden Horizontalsynchronimpulsen zu synchronisieren ist. D. h., während dieser 150 Zeilenintervalle müssen 15 aufeinanderfolgende Horizontalsynchronimpulse auftreten während 15 Fensterimpulsen, um den monostabilen Multivibrator 722 wiederanzusteuern. Wenn eine Resynchronisation während dieser 150 Zeilenintervalle nicht erreicht werden kann, wird die Zeitkonstante der einstellbaren Zeitkonstantenschaltungen 709 verringert, damit der VCO 710 schnell Änderungen in der durch den Integrator 707 erzeugten Fehlerspannung folgen kann.

Es sei angenommen, daß der ankommende Horizontalsynchronimpuls S _h vor dem Fensterimpuls eintrifft, wobei der Impuls f _h (Fig. 12B), der bei Auftreten des ankommenden Horizontalsynchronimpulses ausgelöst ist, dem erwarteten Fensterimpuls voreilt, der in Fig. 12E mit Strichlinien dargestellt ist. Beim ersten negativen Übergang in den geteilten Zeitsteuerimpulsen 2 f _sc, der dem Impuls f _H folgt, erzeugt die Synchronsignalschaltung 715 den synchronisierten Horizontalsynchronimpuls f _HS, wie in Fig. 12D dargestellt. Dieser synchronisierte Horizontalsynchronimpuls wird durch den Diskriminator 717 erfaßt als vor dem Auftreten des erwarteten Fensterimpulses auftretend, wodurch der Diskriminator 717 ein Impulsausgangssignal mit binärer "1" an seinem NG-Ausgang erzeugt, wie in Fig. 12F dargestellt. Dieses Impulsausgangssignal vom Diskriminator 717 löscht den monostabilen Multivibrator 704, wie das durch den negativen Übergang im Impuls f _H gemäß Fig. 12B dargestellt ist, und löscht auch die Flipflopschaltung 705, um diese Flipflopschaltung 705 rückzusetzen, wodurch der Impuls f _a erzeugt wird, wie das in Fig. 12G dargestellt ist. Weiter löscht der durch den Diskriminator 717 erzeugte NG-Impuls die Flipflopschaltung 713, wodurch der Impuls f _b (Fig. 12H) erzeugt wird und der Zähler 714 gelöscht wird, um dessen Zählerstand auf einen Anfangswert rückzusetzen.

Da die Flipflopschaltungen 705 und 713 im wesentlichen simultan gelöscht sind, werden die Impulse f _a und f _b zum gleichen Zeitpunkt ausgelöst. Auf diese Weise erfaßt der Phasendetektor 706 keine Phasendifferenz zwischen den Impulsen f _a und f _b und ändert der Integrator 707 nicht den Wert des dadurch erzeugten integrierten Fehlersignals. Folglich wird die Frequenz des VCO 710 nicht gestört. Dies ist vorzuziehen, weil, wenn beim hier angenommenen Ausführungsbeispiel der ankommende Horizontalsynchronimpuls dem Fensterimpuls voreilt, dieses Auftreten des Horizontalsynchronimpulses außerhalb des Einzugsbereiches des dargestellten AFC-Abschnitts ist.

Die Flipflopschaltungen 705 und 713 bleiben gelöscht oder rückgesetzt während der Dauer des NG-Impulses (Fig. 12F). Nach Beendigung dieses NG-Impulses kehren die Flipflopschaltungen 705 und 713 in ihren Setzzustand zurück abhängig vom ersten negativen Übergang im geteilten Zeitsteuerimpuls 2 f _sc, wie in den Fig. 12G bzw. 12H dargestellt.

Falls der ankommende Horizontalsynchronimpuls S _h zu einem Zeitpunkt auftritt, der dem Fensterimpuls folgt, ergibt sich, daß der synchronisierte Horizontalsynchronimpuls f _HS, wie in Fig. 13D dargestellt, dem Diskriminator 717 zugeführt ist anschließend an die Beendigung des Fensterimpulses, wie in Fig. 13E dargestellt. Auch hier erzeugt der Diskriminator 717 den NG-Impuls (Fig. 13G), der den monostabilen Multivibrator 704 so löscht, daß der Impuls f _H (Fig. 13B) gelöscht wird, und der auch die Flipflopschaltungen 705 und 713 löscht, um so die Impulse f _a und f _b auszulösen (Fig. 13H und I). Zusätzlich löscht der vom Diskriminator 717 erzeugte NG-Impuls den Zähler 714 auf einen Anfangszählerstand. Bei Beendigung des NG-Impulses werden die Flipflopschaltungen 705 und 713 freigegeben zum Ansprechen auf den nächsten negativen Übergang im geteilten Zeitsteuerimpuls 2 f _sc, so daß sie dadurch gesetzt werden, wie das in den Fig. 13H und 13I dargestellt ist. Da die Impulse f _a und f _b durch den NG-Impuls in Zeitübereinstimmung erzeugt werden, erfaßt der Phasendetektor 706 keine Phasendifferenz dazwischen und ändert der Integrator 707 nicht das dadurch dem VCO 710 zugeführte integrierte Fehlersignal.

Es ist vorzuziehen, daß, wenn der Fensterimpuls vor dem Auftreten des ankommenden Horizontalsynchronimpulses S _h erzeugt wird, der Zählerstand des Zählers 714 daran gehindert wird, weitergezählt zu werden, bis der NG-Impuls erzeugt wird, um diesen Zähler 714 zu löschen. Das verhindert, daß Impulse f _h durch den Zähler 714 erzeugt werden, die die Flipflopschaltung 713 vor dessen Löschen durch den NG-Impuls rücksetzen könnten. Daraus ergibt sich, daß, wenn der Impuls f _h inhibiert oder gesperrt wird, es nicht mehr möglich ist, für die Impulse f _b in Phasenvoreilung gegenüber dem Impuls f _a aufzutreten. D. h., der Zähler 714 sollte gesperrt werden, falls der ankommende Horizontalsynchronimpuls S _h bis nach dem Fensterimpuls verzögert ist, um so zu verhindern, daß eine falsche Phasendifferenz in den Impulsen f _a und f _b dem Phasendetektor 706 zugeführt wird. Zu diesem Zweck wird der negative Übergang im Fensterimpuls der Flipflopschaltung 719 zugeführt, um diese Flipflopschaltung 719 zu setzen, wie in Fig. 13F dargestellt. Wenn sie einmal gesetzt ist, sperrt die Flipflopschaltung 719 den Zähler 714 vor einer weiteren Inkrementierung seines Zählerstandes. Wenn der synchronisierte Horizontalsynchronimpuls f _HS ausgelöst ist, wird der monostabile Multivibrator 718 so angesteuert, daß er die Flipflopschaltung 719 löscht oder rücksetzt, wie in Fig. 13F dargestellt. Es ergibt sich, daß zum Zeitpunkt, zu dem die Flipflopschaltung 719 gelöscht wird, die vom Diskriminator 717 erzeugten NG-Impulse den Zähler 714 löschen.

Auf diese Weise wird die Frequenz des VCO 710 nicht gestört, falls der ankommende Horizontalsynchronimpuls S _h zu irgendeinem Zeitpunkt außerhalb des Fensterimpulses auftritt, der vom Fenstergenerator 716 erzeugt ist. D. h., daß die Frequenz des VCO 710 nicht verändert wird, falls der ankommende Horizontalsynchronimpuls außerhalb des Einzugsbereichs des dargestellten AFC-Abschnitts fällt.

Obwohl die Flipflopschaltung 719 zum Sperren oder Inhibieren des Zählers 714 wirkt, abhängig vom negativen Übergang im Fensterimpuls, wenn der ankommende Horizontalsynchronimpuls S _h zu irgendeinem Zeitpunkt auftritt, der dem Fensterimpuls folgt, ist diese Flipflopschaltung 719 nicht so angesteuert, falls der Horizontalsynchronimpuls während der Dauer des Fensterimpulses auftritt. Mit Bezug auf Fig. 11D wird, wenn der synchronisierte Horizontalsynchronimpuls f _HS erzeugt wird, der monostabile Multivibrator 718 angesteuert. Dieser monostabile Multivibrator 718 besitzt eine Zeitkonstante, die größer ist als die Dauer des Fensterimpulses. Auf diese Weise wird, selbst wenn der synchronisierte Horizontalsynchronimpuls f _HS zu ungefähr dem gleichen Zeitpunkt erzeugt wird wie der Fensterimpuls, der monostabile Multivibrator 716 trotzdem die Flipflopschaltung 719 in ihrem gelöschten Zustand halten, selbst wenn der Fensterimpuls aufhört, wie in Fig. 11E dargestellt. Dies verhindert, daß die Flipflopschaltung 719 abhängig von einem negativen Übergang im Fensterimpuls gesetzt wird. Folglich wird verhindert, daß die Flipflopschaltung 719 ein Sperrsignal dem Zähler 714 zuführt, vorausgesetzt, daß der ankommende Horizontalsynchronimpuls S _h innerhalb der Dauer des Fensterimpulses auftritt.

Es sei erwähnt, daß, wenn der ankommende Horizontalsynchronimpuls voreilend vor dem erwarteten Fensterimpuls auftritt, wie durch die Signalverläufe gemäß den Fig. 12A bis 12H dargestellt, es dann nicht notwendig ist, zu verhindern, daß die Flipflopschaltung 719 abhängig vom negativen Übergang im Fensterimpuls gesetzt wird. Der Diskriminator 717 führt nämlich den NG-Impuls zum Löschen des Zählers 714 zu, bevor der Zähler 714 ausreichend Zeit hat, um den vorgegebenen Zählerstand zu erreichen, der den Fensterimpuls auslöst. Da der Zähler 714 gelöscht ist, wird der Fensterimpuls nicht erzeugt.

Auf diese Weise ergibt sich, daß, wenn der VCO 710 in, im wesentlichen, Synchronisation mit dem ankommenden Horizontalsynchronimpuls S _h ist, d. h. wenn dieser Horizontalsynchronimpuls während der Zeitdauer des Fensterimpulses auftritt, ein OK-Impuls durch den Diskriminator 717 erzeugt wird. Nachdem eine vorgegebene Zahl, beispielsweise 15, derartiger OK-Impulse erzeugt worden sind, gibt der Zähler 720 das UND- Glied 721 frei, um den OK-Impuls mit dem monostabilen Multivibrator 722 zu verknüpfen, woraufhin die Zeitkonstante der einstellbaren Zeitkonstantenschaltung 709 erhöht wird. Dadurch wird verhindert, daß der synchronisierte VCO 710 seine Synchronisation verliert, abhängig von Übergangsstörungen wie Ausfall, Schutzband-Rauschen und dergleichen. Das heißt, es ist relativ schwieriger, daß der VCO 710 entriegelt wird, wenn einmal diese synchronisierte Bedingung erreicht ist.

Die synchronisierten Zeitsteuerimpulse 12 f _sc, die vom VCO 710 erzeugt sind und dem Ausgangsanschluß 711 des AFC-Abschnitts zugeführt sind, werden einem Eingangsanschluß 801 des APC-Abschnitts zugeführt, wie in Fig. 14 dargestellt ist. Der APC-Abschnitt enthält einen Spannungsteiler 802, einen Phasenmodulator 803, einen weiteren Spannungsteiler 807, einen Impulsformer 805, eine Ansteuerschaltung 806, einen Verknüpfungsimpulsgenerator 814, UND-Glieder 815, 816 und einen Phasenvergleicher 817. Der Frequenzteiler 802 ist mit dem Eingangsanschluß 801 verbunden und so ausgebildet, daß er die Frequenz der Zeitsteuerimpulse 12 f _sc um einen Faktor 4 teilt. Der Ausgang des Frequenzteilers 802 ist mit dem Phasenmodulator 803 verbunden, wobei dieser Phasenmodulator 803 auf ein Steuersignal anspricht, wie eine Steuerspannung, die daran angelegt ist, um die Phase der geteilten Zeitsteuerimpulse 3 f _sc zu modulieren. Der Ausgang des Phasenmodulators 803 ist mit dem Frequenzteiler 807 verbunden, der so ausgebildet ist, daß er die Frequenz der phasenmodulierten Zeitsteuerimpulse um einen Faktor 3 teilt. Der Ausgang des Frequenzteilers 807 ist mit einer Impulsformerschaltung 809 verbunden, die zum Formen der Impulse f _sc dient, sowie mit dem UND- Glied 816.

Der Impulsformer 805 ist mit einem Eingangsanschluß 804 verbunden und so ausgebildet, daß er das Burstsignal S _B erhält, das vom ankommenden Videosignal durch das Synchronsignaltrennglied 12 (Fig. 1) getrennt ist, und einen Ansteuerimpuls T _B erzeugt abhängig vom empfangenen Burstsignal. Der Ausgang des Impulsformers 805 ist mit der Ansteuerschaltung 806 verbunden, die auf den Ansteuerimpuls T _B anspricht, um das erhaltene Burstsignal durchtreten zu lassen. Der Ausgang der Ansteuerschaltung 806 ist mit dem Verknüpfungsimpulsgenerator 814 und zusätzlich mit einem Eingang des UND-Glieds 815 verbunden. Weiter ist der Ausgang der Ansteuerschaltung 806 mit einem Impulsgenerator 812 verbunden, wobei letzterer einen Eingang besitzt, der mit dem Eingangsanschluß 801 verbunden ist zum Empfang der Zeitsteuerimpulse 12 f _sc, und so ausgebildet ist, daß er einen Rücksetzimpuls P _R einer Dauer erzeugt, die gleich der Dauer eines Zeitsteuerimpulses ist, abhängig von einem Burstimpuls, der durch die Ansteuerschaltung 806 tritt. Der Impulsgenerator 812 ist ausgangsseitig gemeinsam mit den Frequenzteilern 802 und 807 verbunden, um diese Frequenzteiler 802, 807 rückzusetzen.

Der Verknüpfungsimpulsgenerator 814 ist so ausgebildet, daß er einen Verknüpfungsimpuls vorgegebener Dauer erzeugt abhängig von der Beendigung eines Zyklusses von Burstimpulsen, die daran durch die Ansteuerschaltung 806 angelegt sind. Der Ausgang des Verknüpfungsimpulsgenerators 814 ist gemeinsam mit den UND-Gliedern 815 und 816 verbunden und dient zum Bedingen oder Setzen dieser UND-Glieder 815 und 816 zum Verknüpfen der jeweiligen Signale, die daran angelegt sind durch die Trägerschaltung 806 bzw. den Frequenzteiler 807. Die UND-Glieder 815 und 816 verknüpfen Impulssignale zum Phasenvergleicher 817, der so ausgebildet ist, daß er die Phasendifferenz zwischen den damit durch diese UND-Glieder 815, 816 verknüpften Impulsen bestimmt. Ein Impulssignal E _Φ einer Impulsbreite, die durch Phasendifferenz zwischen den Impulsen bestimmt ist, die dem Phasenvergleicher 817 zugeführt sind, wird dadurch erzeugt, wobei dieses Impulsdauersignal durch einen integrierten Kondensator 818 integriert wird. Der Ausgang des Kondensators 818 ist als Phasenmodulationsspannung V _Φ mit dem Phasenmodulator 803 verbunden.

Der Ausgang des UND-Glieds 815 ist zusätzlich mit dem Setzeingang F einer Flipflopschaltung 824 verbunden. Der Rücksetzeingang R dieser Flipflopschaltung 824 ist mit einem Eingangsanschluß 823 verbunden zum Empfang eines MEMORY- ENABLE-Signals, das durch die Steuer- bzw. Regeleinheit 17 (Fig. 1) erzeugt ist. Jedesmal, wenn diese Flipflopschaltung 824 ihren Rücksetzzustand zuläßt, erzeugt deren -Ausgang ein Signal, das einem Ausgangsanschluß 825 als -Signal zugeführt ist. Wie weiter unten erläutert wird, gibt das -Signal an, daß der Betrieb einer automatischen Phasenregelung nicht erreicht werden kann, d. h., daß die geteilten Zeitsteuerimpulse 3 f _sc nicht mit dem ankommenden Burstsignal phasenversperrt oder phasenverriegelt werden können.

Der Betrieb des APC-Abschnitts, der bisher erläutert ist, wird mit Bezug auf die Signalverläufe gemäß den Fig. 15A bis 15K erläutert. Die Zeitsteuerimpulse 12 f _sc, die durch den VCO 710 (Fig. 9) erzeugt sind, werden dem Eingangsanschluß 801 zugeführt und durch den Frequenzteiler 802 geteilt, durch den Phasenmodulator 803 phasenmoduliert und durch den Frequenzteiler 807 weitergeteilt, um geteilte, phasenmodulierte Impulse f _sc einer Frequenz zu erzeugen, die gleich der Frequenz des ankommenden Burstsignals ist. Die Burstsignalfrequenz f _sc beträgt beispielsweise 3,58 MHz.

Das ankommende Burstsignal S _B, das vom ankommenden Videosignal durch das Synchronsignaltrennglied 12 (Fig. 1) abgetrennt ist, ist in Fig. 15A dargestellt. Wie üblich besteht das empfangene Burstsignal aus wenigen Zyklen, beispielsweise etwa 8 Zyklen beim NTSC-Signal, des Farbträgers, der der Schwarzschulter jedes Horizontalsynchronsignals überlagert ist. Auf diese Weise ist, wie in Fig. 15A dargestellt, das empfangene Burstsignal ein wiederholtes Signal, das während einer begrenzten Dauer auftritt während jedes Horizontal-Zeitintervalls. Der Impulsformer 805 spricht auf den ersten negativen Übergang (Abfallflanke) im empfangenen Burstsignal an zur Erzeugung eines Ansteuerimpulses T _B, wie in Fig. 15B dargestellt. Der Impulsformer 805 kann eine ansteuerbare Flipflopschaltung besitzen und eine Verknüpfungsschaltung, um nur einen einzigen Ansteuerimpuls T _B zu erzeugen einer Dauer, die gleich der Periode des Burstsignals während jedes Horizontal-Zeilenintervalls ist. Der Ansteuerimpuls steuert die Ansteuerschaltung 806 an bzw. schaltet sie an abhängig von dem negativen Übergang in diesem Ansteuerimpuls, wodurch die Ansteuerschaltung 806 freigegeben wird, um das erhaltene Burstsignal hindurchzuführen. Folglich führt die Ansteuerschaltung 806 Burstimpulse P _B, wie in Fig. 15C dargestellt, dem Impulsgenerator 812, dem Verknüpfungsimpulsgenerator 814 und dem UND-Glied 815 zu.

Der negative Übergang in den Burstimpulsen P _B am Ende deren ersten vollständigen Zyklus wird im Impulsgenerator 812 verwendet zum Verknüpfen eines Zeitsteuerimpulses 12 f _sc als Rücksetzimpuls P _R (Fig. 15D) mit den Frequenzteilern 802 und 807. Dies dient zum Rücksetzen der Spannungsteiler 802, 807.

Der Verknüpfungsimpulsgenerator 814 spricht auf den negativen Übergang in Burstimpulsen P _B an, die der Vollendung deren ersten vollständigen Zyklus folgen, zur Erzeugung eines Verknüpfungsimpulses P _G, wie in Fig. 15E dargestellt. Der Verknüpfungsimpulsgenerator 814 kann einen monostabilen Multivibrator enthalten. Der vom Verknüpfungsimpulsgenerator 814 erzeugte Verknüpfungsimpuls P _G bedingt oder setzt die UND-Glieder 815 und 816 zum Verknüpfen oder Zuführen der Burstimpulse P _B und der Impulse f _sc zum Phasenvergleicher 817. Von den verknüpften Burstimpulsen P _B′, die in Fig. 15F dargestellt sind, ist angenommen, daß sie den verknüpften Impulsen f _sc′ nacheilen. Die letzteren Impulse werden aus Impulsen f _sc abgeleitet, die in Fig. 15K dargestellt sind. Der Phasenvergleicher 817 erfaßt die Phasennacheilungsbeziehung zwischen den verknüpften Burstimpulsen P _B′ und den verknüpften Impulsen f _sc′ zur Erzeugung eines Ausgangsimpulses E _Φ (Fig. 15H), dessen Dauer dieser Phasennacheilbeziehung entspricht. Dieser Fehlerimpuls E _Φ, der durch den Phasenvergleicher 817 erzeugt ist, wird durch den integrierten Kondensator 818 integriert zur Bildung einer Fehlerspannung V _Φ (Fig. 15I), die als Phasenmodulationssteuerspannung durch den Phasenmodulator 803 verwendet wird. Es ergibt sich, daß beim dargestellten Ausführungsbeispiel die Phasenmodulierungsspannung V _Φ die Phasen von Impulsen 3 f _sc, die vom Frequenzteiler 802 erzeugt sind, so verzögert, daß die Phasendifferenz zwischen verknüpften Burstimpulsen P _B′ (Fig. 15F) und verknüpften Impulsen f _sc′ (Fig. 15G) verringert wird. Die Phasensteuerspannung V _Φ verändert sich weiter, bis das Ausgangssignal des Frequenzteilers 807 (Fig. 15K) phasenverriegelt ist mit dem empfangenen Burstsignal (Fig. 15A). Zu diesem Zeitpunkt ist das Ausgangssignal des Phasenvergleichers 817 Null und wird eine konstante Spannung V _Φ über den integrierten Kondensator 818 aufrechterhalten.

Auf diese Weise ergibt sich, daß Impulse f _sc frequenzverriegelt werden mit dem ankommenden Horizontalsynchronimpuls S _h und phasenverriegelt werden mit dem ankommenden Burstsignal S _B. Die synchronisierten Impulse f _sc werden über eine Impulsformerschaltung 809 einem Ausgangsanschluß 811 zugeführt zur Verwendung als SUBCARRIER-Signal (Farbträgersignal), das von der Regeleinheit 17 verwendet wird, wie das ausführlich mit Bezug auf Fig. 19 erläutert wird. Weiter ergibt sich, daß das Ausgangssignal des Phasenmodulators 803 mit dem ankommenden Horizontalsynchronsignal und Burstsignal frequenz- bzw. phasenverriegelt ist. Das Ausgangssignal dieses Phasenmodulators 803 wird geformt durch einen Impulsformer 808 und wird einem Ausgangsanschluß 810 zugeführt zur Verwendung als Einschreibtaktimpulse durch den Hauptspeicher 9, wie das mit Bezug auf Fig. 4 weiter oben erläutert ist.

Während des Normalbetriebs des Einschreibtaktsignalgenerators und der Regeleinheit 17 wird ein MEMORY-ENABLE-Signal (Speicherfreigabe- Signal) erzeugt, das von verknüpften Burstimpulsen P _B′ gefolgt ist, das von einem WRITE-START-Signal (Schreibbeginn-Signal) gefolgt ist. Auf diese Weise wird die Flipflopschaltung 824 durch das MEMORY-ENABLE-Signal rückgesetzt, um das -Signal dem Ausgangsanschluß 825 zuzuführen. Jedoch setzt vor dem Auftreten des WRITE-START- Signals ein verknüpfter Burstimpuls P _B′ die Flipflopschaltung zur Beendigung des -Signals. Im Fall eines beispielsweise Ausfalls, bei dem das Burstsignal nicht dem Eingangsanschluß 804 zugeführt wird, setzen verknüpfte Burstimpulse P _B′ nicht die Flipflopschaltung 824 und verbleibt deshalb das - Signal zu dem Zeitpunkt, zu dem das WRITE-CLOCK-Signal (Einschreibtaktsignal) erzeugt wird. Folglich bleibt, mit Bezug auf Fig. 3, während des Normalbetriebs die Flipflopschaltung 209 rückgesetzt. Jedoch wird, wenn ein APC-Betrieb nicht durchgeführt werden kann, das -Signal der Flipflopschaltung 209 zu dem Zeitpunkt zugeführt, zu dem das WRITE-START- Signal erzeugt wird, wodurch diese Flipflopschaltung 209 gesetzt wird und die Synchronsignalschaltung 211 angesteuert wird zum Umschalten des Umschalters 203, wie das weiter oben erläutert ist.

Fig. 14 zeigt auch einen Geschwindigkeitsfehlersignalgenerator, der aus einem Phasendifferenzdetektor 819, einem Abtastspeicher aus einem Abtastschalter 820 und einem Haltekondensator 821 sowie einem Ausgangsverstärker 826 besteht. Der Phasendifferenzdetektor 819 besitzt einen so angeschlossenen Eingang, daß Impulse f _sc empfangen werden, sowie einen weiteren Eingang, der mit einer Impulsabzugsschaltung 813 verbunden ist. Die Impulsabzugsschaltung 813, die eine Verknüpfungsschaltung einschließlich einer Flipflopschaltung aufweisen kann, ist so ausgebildet, daß sie einen einzigen Burstimpuls P _BE herausführt, der durch die Ansteuerschaltung 806 tritt.

Dieser herausgeführte Burstimpuls P _BE ist mit dem Phasendifferenzdetektor 819 verbunden und ist zusätzlich als Abtastsignal zum Schließen des Abtastschalters 820 verwendet. Der Ausgang des Abtastschalters 820 ist mit dem Kondensator 821 verbunden, der seinerseits über den Ausgangsverstärker 826 mit einem Ausgangsanschluß 822 verbunden ist.

Im Betrieb wird die Phase des herausgeführten Burstimpulses P _BE (Fig. 15J) mit der Phase eines entsprechenden Impulses f _sc (Fig. 15K) verglichen. Es ergibt sich, daß, da der herausgeführte Burstimpuls P _BE gerade vor dem Rücksetzimpuls P _R auftritt, die Teiler 802 und 807 noch nicht rückgesetzt werden. Dies bedeutet, daß die Phase der Impulse f _sc verriegelt ist mit der Phase des Burstsignals, das während des vorhergehenden Zeilenintervalls erhalten worden ist. Jedoch gibt die Phase des herausgeführten Burstimpulses P _BE die Phase des vorhergehenden empfangenen Burstsignals wieder. Folglich entspricht jede Phasendifferenz zwischen herausgeführten Burstimpulsen P _BE und Impulsen f _sc der Phasendrift des ankommenden Videosignals gegenüber dem vollständigen vorhergehenden Zeilenintervall. Es sei daran erinnert, daß diese Phasendifferenz den Geschwindigkeitsfehler des ankommenden Videosignals wiedergibt.

Der Phasendifferenzdetektor 819 erfaßt diese Phasendifferenz zwischen herausgeführtem Burstimpuls P _BE und Impuls f _sc zur Erzeugung einer entsprechenden Geschwindigkeitsfehlerspannung V _E. Diese Geschwindigkeitsfehlerspannung wird abgetastet durch den Abtastschalter 820 und dann über den Kondensator 821 gespeichert. Dieses gespeicherte Geschwindigkeitsfehlersignal V _E wird dem Ausgangsanschluß 822 zugeführt und dann dem Geschwindigkeitsfehlerspeicher 14 (Fig. 1).

Geschwindigkeitsfehlerspeicher 14

Das am Ausgangsanschluß 822 in Fig. 14 erzeugte Geschwindigkeitsfehlersignal V _E wird dem Geschwindigkeitsfehlerspeicher 14 gemäß Fig. 16 zugeführt. Der Geschwindigkeitsfehlerspeicher besteht aus mehreren Kondensatoren 905-0, 905-1 . . . 905-7, einer Einschreibschaltung 903 und einer Ausleseschaltung 906. Es sei daran erinnert, daß im ausführlich anhand Fig. 4 erläuterten Hauptspeicher 9 jede Speichereinheit M₀ bis M₃ zwei Zeilen von Videosignalen speichern kann. Folglich können insgesamt 8 Zeilen oder Folgen von Videosignalen gespeichert werden. Jeder der Kondensatoren 905-0 bis 905-7 ist so ausgebildet, daß er ein Geschwindigkeitsfehlersignal V _E speichern kann, das der Zeile von Videosignalen zugeordnet ist, die in einem entsprechenden Abschnitt der Speichereinheiten M₀ bis M₃ gespeichert sind. Beispielsweise kann der Kondensator 905-0 dazu vorgesehen sein, das Geschwindigkeitsfehlersignal zu speichern, das der Zeile von Videosignalen zugeordnet ist, die in dem ersten Abschnitt der Speichereinheit M₀ gespeichert ist, während der Kondensator 905-1 dazu ausgebildet sein kann, das Geschwindigkeitsfehlersignal zu speichern, das der Zeile von Videosignalen zugeordnet ist, die im zweiten Abschnitt der Speichereinheit M₀ gespeichert sind. In ähnlicher Weise kann der Kondensator 905-2 dazu ausgebildet sein, das Geschwindigkeitsfehlersignal zu speichern, das der Zeile von Videosignalen zugeordnet ist, die im ersten Abschnitt der Speichereinheit M₁ gespeichert sind, während der Kondensator 905-3 so ausgebildet sein kann, daß er das Geschwindigkeitsfehlersignal speichert, das der Zeile von Videosignalen zugeordnet ist, die in dem zweiten Abschnitt der Speichereinheit M₁ gespeichert sind. Die verbleibenden Kondensatoren stehen in ähnlicher Beziehung zu den Speichereinheiten M₂ und M₃.

Ein Eingangsanschluß 901 ist so ausgebildet, daß er mit dem Geschwindigkeitsfehlersignal V _E versorgt ist, das am Ausgangsanschluß 822 des in Fig. 14 dargestellten Geschwindigkeitsfehlersignalgenerators erzeugt ist. Der Eingangsanschluß 901 ist über einen Schalter 902 mit der Einschreibschaltung 903 verbunden. Der Schalter 902 enthält einen Steuereingang, der mit einem Eingangsanschluß 921 verbunden ist zum Empfang eines WRITE- ENABLE-Signals für die Geschwindigkeit, das durch die Regeleinheit 17 (Fig. 1) erzeugt wird.

Die Einschreibschaltung 903 ist schematisch hier als mehrere Schalter aufweisend dargestellt, wobei jeder Schalter so ausgebildet ist, daß er abhängig von einer entsprechenden 3-Bit- Adresse schließbar ist, die der Einschreibschaltung 903 zugeführt wird. Folglich sind Schreibadreßeingänge 904, 904′ und 904′′ vorgesehen zum Empfang der 3-Bit-Einschreibadresse, die durch die Regeleinheit 17 erzeugt wird. Abhängig von der jeweiligen besonderen Adresse, die erzeugt ist, wird ein entsprechender Einschreibschalter geschlossen. Es sei erinnert, daß das Geschwindigkeitsfehlersignal V _E am Ende jeder Zeile von Videosignalen erzeugt wird oder genauer zum Beginn der nächsten Zeile von Videosignalen. Folglich kann die Einschreibadresse, die den Adressenanschlüssen 904, 904′ und 904′′ zugeführt wird, tatsächlich die nächste folgende Adresse sein als die Adresse, die dem Schreibadressendekodierer 303, der in Fig. 4 dargestellt ist, zugeführt wird. Dies stellt sicher, daß das Geschwindigkeitsfehlersignal, das am Eingangsanschluß 901 erhalten ist, im richtigen Kondensator gespeichert wird, der der Zeile von Videosignalen zugeordnet ist, die schon in den Hauptspeicher 9 ausgelesen worden ist. Beispielsweise, wenn das Geschwindigkeitsfehlersignal, das dem Eingangsanschluß 901 zugeführt ist, der Zeile N zugeordnet ist, ergibt sich, daß zum Zeitpunkt, zu dem das Geschwindigkeitsfehlersignal erzeugt wird, die Zeile N +1 in den Hauptspeicher 9 eingeschrieben wird. Folglich sollte die Einschreibadresse, die den Einschreibadresseneingangsanschlüssen 904, 904′ und 904′′ zugeführt wird, dem Hauptspeicher-Speicherplatz zugeordnet sein, in dem die Zeile N gespeichert worden ist und nicht dem Speicherplatz, in dem die derzeit erhaltene Zeile N +1 gespeichert wird.

Die Ausleseschaltung 906 ist schematisch als ähnlich der Einschreibschaltung 903 ausgebildet dargestellt und ist als aus mehreren Schaltern bestehend dargestellt, deren jeder mit einem entsprechenden der Kondensatoren 905-0 bis 905-7 verbunden ist, wobei jeder so ausgebildet ist, daß er abhängig von einer bestimmten 3-Bit-Ausleseadresse geschlossen wird, die Ausleseadreßanschlüssen 907, 907′ und 907′′ zugeführt wird.

Fig. 16 zeigt auch ein Ausführungsbeispiel der Geschwindigkeitsfehlersignal- Änderungsschaltung gemäß der Erfindung. Diese Änderungsschaltung enthält vorläufige Ausleseadressenanschlüsse 929, 929′ und 929′′, eine Addierschaltung 927, eine Verriegelungsschaltung 929 (latch), einen Abtastspeicher 924, eine Addierschaltung 926 und eine Integrierschaltung 908. Die Addierschaltung 927 enthält eine Gruppe von Eingängen, die mit den vorläufigen Ausleseadreßeingangsanschlüssen 929, 929′ und 929′′ verbunden ist, und eine zweite Gruppe von Eingängen, die mit Eingangsanschlüssen 930, 930′ und 930′′ verbunden ist. Die letzteren Eingangsanschlüsse sind so ausgebildet, daß sie mit einem festen Digitalsignal versorgt werden, das einem Zählerstand bzw. einem Zählschritt von Eins entspricht. Als Beispiel können diese Eingangsanschlüsse mit der Binärgröße 001 versorgt sein. Die Addierschaltung 927 ist so ausgebildet, daß sie den festen Betrag 001 den vorläufigen Ausleseadressen hinzufügt, die den Eingangsanschlüssen 929, 929′ und 929′′ zugeführt sind.

Das Ausgangssignal der Addierschaltung 927, von der sich zeigt, daß sie gleich den vorläufigen Ausleseadressen plus Eins ist, wird der Verriegelungsschaltung 928 zugeführt. Die Verriegelungsschaltung 928 enthält einen Steuereingang, der mit dem Ausgang eines monostabilen Multivibrators 932 verbunden ist, wobei dieser monostabile Multivibrator 932 mit einem Eingangsanschluß 931 verbunden ist, um abhängig von einem Bezugs-Horizontalsynchronimpuls angesteuert zu werden, der durch den Synchronsignalgenerator 16 (Fig. 1) erzeugt wird. Wenn der monostabile Multivibrator 932 angesteuert wird, verriegelt oder speichert die Verriegelungsschaltung 928 das Ausgangssignal der Addierschaltung 927. Das Ausgangssignal der Verriegelungsschaltung 928 wird als 3-Bit-Ausleseadresse verwendet und mit den Ausleseadreßeingangsanschlüssen 907, 907′, 907′′ verbunden. Daraus ergibt sich, daß die Ausleseadresse, die in der Verriegelungsschaltung 928 gespeichert ist, den bestimmten Kondensator 905-0 bis 905-7 bestimmt, zu dem zum Auslesen des Geschwindigkeitsfehlers V _E Zugriff erfolgt, der darin gespeichert ist.

Der Ausgang der Ausleseschaltung 906 ist über einen Verstärker 902 mit dem Abtastspeicher 924 verbunden, der aus einem Abtastschalter 923 a und einem Speicherkondensator 923 b besteht. Der Abtastspeicher 923 a ist so ausgebildet, daß er abhängig von einem Abtastsignal geschlossen wird, das von monostabilen Multivibratoren 934, 935 erzeugt wird, die kaskadengeschaltet zwischen einem Eingangsanschluß 231 und dem Abtaststeuereingang des Abtastschalters 923 a angeschlossen sind. Die Summe der Zeitkonstanten der monostabilen Multivibratoren 934 und 935 ist gleich einem Betrag α + H/4. Der Ausgang des Kondensators 923 b ist über einen Verstärker 925 mit einem Eingang der Addierschaltung 926 verbunden. Der andere Ausgang dieser Addierschaltung ist mit dem Ausgang des Verstärkers 922 verbunden zum Empfang des Geschwindigkeitsfehlersignals V _E, das aus den Speicherkondensatoren durch die Ausleseschaltung 906 ausgelesen ist. Der Ausga 51971 00070 552 001000280000000200012000285915186000040 0002002823813 00004 51852ng der Addierschaltung 926 ist mit einem Integrator 908 verbunden, wobei dieser Integrator 908 so ausgebildet ist, daß er abhängig von einem Rücksetzimpuls gesetzt wird, der durch einen monostabilen Multivibrator 933 erzeugt ist, wobei letzterer monostabile Multivibrator 933 mit einem Eingangsanschluß 931 verbunden ist. Der Integrator 908 ist so ausgebildet, daß er ein integriertes, modifiziertes oder verändertes Geschwindigkeitsfehlersignal V _EMI erzeugt, das durch den Auslesetaktsignalgenerator 15 verwendet wird zum Kompensieren von Geschwindigkeitsfehlern, die im ursprünglichen ankommenden Videosignal enthalten sind, das von dem VTR abgespielt oder wiedergegeben ist.

Die Art, in der die Geschwindigkeitsfehler-Änderungsschaltung arbeitet, wird nun anhand der Fig. 17A bis 17K näher erläutert. Es sei angenommen, daß das Ausgangs-Videosignalgemisch, das aus dem Hauptspeicher 9 ausgelesen ist, das in analoge Form durch den D/A-Umsetzer rückumgesetzt ist, und das die üblichen Synchronsignale dort wieder hineingesetzt enthält, wie das in Fig. 17A dargestellt ist. Drei aufeinanderfolgende Zeilen von Videosignal N -1, N und N +1 sind dargestellt, wobei jede Folge oder Zeile von Videosignalen den Videosignalinformationsabschnitt, das Burstsignal S _b und den Horizontalsynchronimpuls S _h enthält. Es sei weiter angenommen, daß das Intervall vom Beginn des Horizontalsynchronimpulses S _h bis etwa zur Mitte des Burstsignals S _b mit α wiedergegeben ist. Folglich erstreckt sich die Zeitdauer H, die gleich einem Horizontal- Zeilenintervall ist, zwischen dem Ende zweier aufeinanderfolgender Horizontalsynchronimpulse.

Es sei angenommen, daß die Regeleinheit 17 eine vorläufige 3-Bit-Ausleseadresse entsprechend der Zeile N -1 erzeugt, wobei diese Zeile in einer bestimmten Stelle im Hauptspeicher 9 gespeichert ist. Diese vorläufige Ausleseadresse ist in Fig. 17C dargestellt. Die Addierschaltung 927 addiert die Binärzahl 001 zur daran durch die Regeleinheit 17 angelegten vorläufigen Ausleseadresse derart, daß die vorläufige Ausleseadresse um einen Zählschritt von Eins inkrementiert oder weitergezählt wird. Auf diese Weise wird die vorläufige Ausleseadresse entsprechend der Zeile N -1 durch die Addierschaltung 927 in eine Adresse umgeformt, die der nächsten nachfolgenden Zeile N entspricht. Die Adresse für die Zeile N wird in der Verriegelungsschaltung 928 gespeichert.

Bezugs-Horizontalsynchronimpulse entsprechend den Horizontalsynchronimpulsen S _h, wie in Fig. 17A dargestellt, werden dem Eingangsanschluß 931 hinzugefügt. Der Bezugs-Horizontalsynchronimpuls steuert den monostabilen Multivibrator 932 an, abhängig von dem negativen Übergang in diesem Bezugshorizontalsynchronimpuls. Folglich erzeugt der monostabile Multivibrator 932 einen Verriegelungsimpuls mit einer Dauer von α + (3/4) H, wie in Fig. 17B dargestellt. Der negative Übergang dieses Verriegelungsimpulses 932′ verriegelt die weitergezählte oder inkrementierte Ausleseadresse, die durch die Addierschaltung 927 erzeugt ist, in der Verriegelungsschaltung 928. Folglich entspricht die in der Verriegelungsschaltung 928 gespeicherte Ausleseadresse der in Fig. 17D dargestellten. Es ergibt sich, daß diese verriegelte Ausleseadresse sich bei jedem negativen Übergang im Verriegelungsimpuls 932′ ändert und daß die verriegelte Ausleseadresse, die in der Verriegelungsschaltung 928 gespeichert ist, gleich der vorläufigen Ausleseadresse plus Eins ist und zu Beginn des letzten Viertels jedes Zeilenintervalls gespeichert ist.

Die gespeicherte Ausleseadresse, die in der Verriegelungsschaltung 928 gespeichert ist, wird zum Auslesen des Geschwindigkeitsfehlersignals aus einem adressierten Kondensator 905-0 bis 905-7 durch die Ausleseschaltung 906 verwendet. Auf diese Weise wird, wie in Fig. 17H dargestellt, wenn die verriegelte Ausleseadresse von einem adressierten Kondensator, der der Zeile N -1 zugeordnet ist, sich zu einem Kondensator ändert, der der Zeile N zugeordnet ist, das Geschwindigkeitsfehlersignal V _E, das der Zeile N zugeordnet ist, von dieser Ausleseschaltung 906 ausgelesen. Dann wird, wenn die verriegelte Ausleseadresse sich von einem Speicherplatz ändert, der der Zeile N zugeordnet ist, zu einem Speicherplatz, der der Zeile N +1 zugeordnet ist, das Geschwindigkeitsfehlersignal, das der Zeile N +1 zugeordnet ist, durch die Ausleseschaltung 906 ausgelesen. Weiter, wenn sich die verriegelte Ausleseadresse von dem Speicherplatz, der der Zeile N +1 zugeordnet ist, zu einem Speicherplatz ändert, der der Zeile N +2 zugeordnet ist (Fig. 17D), liest die Ausleseschaltung 906 das gespeicherte Geschwindigkeitsfehlersignal V _E aus, das der Zeile N +2 (Fig. 17H) zugeordnet ist.

Die ausgelesenen Geschwindigkeitsfehlersignale (Fig. 17H) werden durch den Verstärker 922 dem Abtastspeicher 924 zugeführt. Die Kombination der monostabilen Multivibratoren 934, 935 erzeugt abhängig von dem Bezugs-Horizontalsynchronimpuls S _h den Abtastimpuls, der der Abtastschaltung 924 zugeführt wird. Insbesondere wird der monostabile Multivibrator 934 durch den Bezugs-Horizontalsynchronimpuls angesteuert zur Erzeugung eines Ausgangsimpulses 934′, der in Fig. 17E dargestellt ist, mit einer Dauer von α + (1/4) H. Auf diese Weise ergibt sich, daß der negative Übergang im Impuls 934′ bei Beendigung des ersten Viertels eines horizontalen Zeilenintervalls auftritt. Der monostabile Multivibrator 935 ist durch den negativen Übergang im Impuls 934′ so angesteuert, daß er den Abtastimpuls (Fig. 17F) dem Abtastspeicher 924 zuführt. Auf diese Weise wird das Geschwindigkeitsfehlersignal V _E, das dem Abtastspeicher 924 zu dem Zeitpunkt zugeführt wird, zu dem der Abtastimpuls erzeugt wird, d. h. am Ende des ersten Viertels einer Zeile von Videosignalen, abgetastet und über den Kondensator 923 b gespeichert und davon der Addierschaltung 926 über den Verstärker 925 zugeführt. Das abgetastete Geschwindigkeitsfehlersignal, das über den Kondensator 923 b gespeichert ist, ist in Fig. 17I dargestellt. Insbesondere entspricht der in Fig. 17I dargestellte Signalverlauf den aufeinanderfolgenden Abtastungen von Signalverläufen, die in Fig. 17H dargestellt sind, wobei diese Abtastungen zu den Abtastzeiten abgeleitet sind, die durch die Abtastimpulse gemäß Fig. 17F gegeben sind.

Die Addierschaltung 926 addiert das ausgelesene Geschwindigkeitsfehlersignal V _E (Fig. 17H) zum abgetasteten Geschwindigkeitsfehlersignal V _ES (Fig. 17I) zur Erzeugung eines modifizierten oder geänderten Geschwindigkeitsfehlersignals V _EM, wie das in Fig. 17J dargestellt ist. Dieser Signalverlauf wird mit Bezug auf das geänderte Geschwindigkeitsfehlersignal V _EM, das zusammen mit dem Auslesen der Zeile N erzeugt worden ist, betrachtet. Zu Beginn der Zeile N, d. h. bei Beendigung des Horizontalsynchronimpulses S _h, ist das Geschwindigkeitsfehlersignal V _E, das dann aus den Speicherkondensatoren ausgelesen wird, das der Zeile N zugeordnete Geschwindigkeitsfehlersignal (Fig. 17H). Zum gleichen Zeitpunkt ist das Geschwindigkeitsfehlersignal, das über dem Kondensator 923 b gespeichert ist, das abgetastete Geschwindigkeitsfehlersignal V _ES, das durch die vorhergehenden Abtastimpulse gemäß Fig. 17F abgetastet worden ist. Auf diese Weise ist das abtastgespeicherte Geschwindigkeitsfehlersignal V _ES der vorhergehenden Zeile N -1 zugeordnet (Fig. 17I). Auf diese Weise addiert während des ersten Viertels des Auslesens der Zeile N die Addierschaltung 926 das ausgelesene Geschwindigkeitsfehlersignal V _E, das der Zeile N zugeordnet ist, mit dem abgetasteten Geschwindigkeitsfehlersignal V _ES, das der vorhergehenden Zeile N -1 zugeordnet ist. Weiter dient die Addierschaltung 926 zum Mittelwertbilden oder Durchschnittbilden der ausgelesenen und abgetasteten Geschwindigkeitsfehlersignale, die daran angelegt sind. Auf diese Weise ist, wie in Fig. 17J dargestellt, während des ersten Viertels der Zeile N das modifizierte oder veränderte Geschwindigkeitsfehlersignal V _EM, das durch die Addierschaltung 926 erzeugt ist, der Durchschnitt oder Mittelwert des Geschwindigkeitsfehlersignals, das der Zeile N zugeordnet ist und des Geschwindigkeitsfehlersignals, das der Zeile N -1 zugeordnet ist. Wie in Fig. 17J dargestellt, entspricht dieses geänderte Geschwindigkeitsfehlersignal V _EM, das während des ersten Viertels der Zeile N erzeugt wird, gleich (1/2) · ((N -1) + N).

Der nächste Abtastimpuls, der erzeugt wird, tritt am Ende des ersten Viertels der Zeile N auf, wie in Fig. 17F dargestellt. Zu diesem Zeitpunkt ist das Geschwindigkeitsfehlersignal V _E, das dann aus den Speicherkondensatoren ausgelesen wird, der Zeile N zugeordnet. Dieses Geschwindigkeitsfehlersignal wird abgetastet und über den Kondensator 923 b gespeichert als abgetastetes Geschwindigkeitsfehlersignal V _ES (Fig. 17I). Da das abgetastete Geschwindigkeitsfehlersignal nun der Zeile N zugeordnet ist und das ausgelesene Geschwindigkeitsfehlersignal ebenfalls der Zeile N zugeordnet ist, erzeugt die Addierschaltung 926 den Durchschnitt oder Mittelwert dieser Signale, der, wie in Fig. 17J dargestellt, gleich N ist. Dieses geänderte Geschwindigkeitsfehlersignal V _EM, das als Funktion des Geschwindigkeitsfehlersignals erzeugt wird, das lediglich der Zeile N zugeordnet ist, besteht während einer Zeitdauer, die der Hälfte der Zeile N entspricht. D. h., und wie in Fig. 17J dargestellt, daß das geänderte Geschwindigkeitsfehlersignal vom Ende des ersten Viertels der Zeile N bis zum Beginn des dritten Viertels dieser Zeile vorhanden ist.

Zu Beginn des dritten Viertels der Zeile N steuert der negative Übergang im Impuls 932′, der vom monostabilen Multivibrator 932 erzeugt ist, die Verriegelungsschaltung 928 an, zum Speichern der nächsten inkrementierten oder weitergezählten Adresse entsprechend der Zeile N +1, wie in Fig. 17D dargestellt. Folglich wird zu Beginn des vierten Viertels der Zeile N das Geschwindigkeitsfehlersignal, das der nächsten Zeile N +1 zugeordnet ist, aus den Speicherkondensatoren ausgelesen und als ein Eingangssignal der Addierschaltung 926 zugeführt. Trotzdem ist das abgetastete Geschwindigkeitsfehlersignal V _ES zu diesem Zeitpunkt weiter das Geschwindigkeitsfehlersignal, das der Zeile N zugeordnet ist (Fig. 17I). Auf diese Weise bildet die Addierschaltung 926 einen Mittelwert des Geschwindigkeitsfehlersignals, das der Zeile N +1 zugeordnet ist und des Geschwindigkeitsfehlersignals, das der Zeile N zugeordnet ist zur Erzeugung eines modifizierten oder geänderten Geschwindigkeitsfehlersignals V _EM, das in Fig. 17J dargestellt ist und das entspricht (1/2) · (N + (N +1)).

Auf diese Weise ist gemäß der Geschwindigkeitsfehler-Änderungsschaltung, die hier erläutert worden ist, das modifizierte oder geänderte Geschwindigkeitsfehlersignal, das erzeugt worden ist, gleich dem Durchschnittswert bzw. Mittelwert bzw. dem interpolierten Wert aus dem Geschwindigkeitsfehlersignal, das der derzeit ausgelesenen Zeile zugeordnet ist, und dem Geschwindigkeitsfehlersignal, das der vorhergehenden Zeile während des ersten Viertels des Zeilenintervalls zugeordnet ist, gefolgt durch das Geschwindigkeitsfehlersignal, das der ausgelesenen Zeile zugeordnet ist während der nächsten beiden Viertel des Zeilenintervalls und gefolgt durch den Mittelwert bzw. interpolierten Wert der Geschwindigkeitsfehlersignale, die den derzeitigen und den nachfolgend ausgelesenen Zeilen zugeordnet sind während des letzten Viertels des Zeilenintervalls. Auf diese Weise ist während des ersten und des vierten Viertels einer Zeile von Videosignalen das erzeugte Geschwindigkeitsfehlersignal deshalb ein interpolierter Wert aufgrund des Geschwindigkeitsfehlersignals, das der gegenwärtigen Zeile zugeordnet ist, und des Geschwindigkeitsfehlersignals, das einer benachbarten Zeile zugeordnet ist. Selbstverständlich kann das Geschwindigkeitsfehlersignal, das während des zweiten und des dritten Viertels der Zeile von Videosignalen erzeugt wird, ebenfalls als einen interpolierten Wert darstellend angesehen werden, der auf den Geschwindigkeitsfehlersignalen beruht, die während des ersten und des vierten Viertels dieser Zeile erzeugt worden sind.

Die vorstehende Beschreibung der Art, in der das modifizierte oder geänderte Geschwindigkeitsfehlersignal V _EM während des Auslesens der Zeile N erzeugt wird, ist die gleiche für alle Zeilen, wie in Fig. 17J dargestellt. Das geänderte Geschwindigkeitsfehlersignal V _EM wird dem Integrator 908 zugeführt und wird dadurch integriert zur Bildung des integrierten modifizierten oder geänderten Geschwindigkeitsfehlersignals V _EMI, wie in Fig. 17K dargestellt. Da der Geschwindigkeitsfehler, der während des Intervalls vorhanden sein kann, während dem der Horizontalsynchronimpuls und das Burstsignal auftreten, durch den APC-Abschnitt des Einschreibtaktsignalgenerators gemäß Fig. 14 beseitigt ist, besteht kein Bedarf zur Erzeugung eines Geschwindigkeitsfehlersignals während dieses Intervalls. Dieses Intervall ist mit α bezeichnet (Fig. 17B), und der monostabile Multivibrator 933 erzeugt einen Rücksetzimpuls (Fig. 17D) mit einer Dauer gleich α abhängig von dem Bezugs-Horizontalsynchronimpuls. Dieser Rücksetzimpuls wird dem Integrator 908 zugeführt, um ihn in den Ruhestand, beispielsweise auf Null, rückzustellen während des Intervalls α, zu dem ein Geschwindigkeitsfehlersignal nicht erforderlich ist. Wie in Fig. 17K dargestellt, erreicht das integrierte modifizierte oder geänderte Geschwindigkeitsfehlersignal V _EMI seinen maximalen Pegel am Ende eines Zeilenintervalls und wird dann auf einen Nullwert des nächsten Zeilenintervalls rückgesetzt. Es ergibt sich, daß das integrierte geänderte Geschwindigkeitsfehlersignal V _EMI aus drei getrennten Abschnitten gebildet ist, nämlich einem ersten Abschnitt, der das Geschwindigkeitsfehlersignal ist, das während des ersten Viertels des Auslesens der Zeile von Videosignalen erzgeugt ist, nämlich einem zweiten Abschnitt, der gleich dem Geschwindigkeitsfehlersignal ist, das während des Auslesens des zweiten und des dritten Viertels der Zeile von Videosignalen erzeugt ist, und nämlich einem dritten Abschnitt, der gleich dem Geschwindigkeitsfehlersignal, das während des Auslesens des vierten Viertels der Zeile von Videosignalen erzeugt ist, ist. Wie erläutert werden wird, wird dieses integrierte geänderte Geschwindigkeitsfehlersignal V _EMI, das in drei Abschnitten der Fig. 17K in Vollinien dargestellt ist, zum Kompensieren des Geschwindigkeitsfehlers durch Phasenmodulation der Auslesetaktimpulse und des Auslesefarbträgers verwendet, die durch den Auslesetaktsignalgenerator 15 erzeugt werden.

Ein Vergleich zwischen den erreichten Ergebnissen durch Verwenden des veränderten Geschwindigkeitsfehlersignals, das gemäß der Erfindung erzeugt ist, und des Geschwindigkeitsfehlersignals, das in herkömmlicher Weise erzeugt ist, wird nun mit Bezug auf Fig. 18 näher erläutert. Die in Fig. 18 in Vollinien dargestellte Kurve ist eine grafische Darstellung des tatsächlichen oder Ist-Geschwindigkeitsfehlers, der in einem durch ein VTR wiedergegebenen oder abgespielten Videosignal enthalten ist. Dieses Geschwindigkeitsfehlersignal ist für Zeilen N-1 und N dargestellt, die sich zwischen Zeitintervallen t _n-1 und t _n bzw. t _n und t _n+1 erstrecken. Die Geschwindigkeitsfehler-Kennlinie ist weiter in zwei Halbabschnitte unterteilt, d. h. in Abschnitte die gleich einer Hälfte eines Zeilenintervalls sind, wobei diese Abschnitte mit T′ _n-2, T _n-1, T′ _n-1 und T _n und T′ _n bezeichnet sind. Der Abschnitt T′ _n-2 besitzt einen Mittelpunkt zum Zeitpunkt t _n-1 entsprechend dem Punkt P _n-1 der Geschwindigkeitsfehler- Kennlinie, während der benachbarte Abschnitt T _n-1 einen Mittelpunkt entsprechend dem Punkt P _n-1 der Geschwindigkeitsfehler- Kennlinie besitzt. Ähnlich besitzt der Abschnitt T′ _n-1 einen Mittelpunkt zum Zeitpunkt t _n, der dem Punkt P _n auf der Geschwindigkeitsfehler-Kennlinie entspricht, während der Abschnitt T _n einen Mittelpunkt entsprechend dem Punkt P _n der Geschwindigkeitsfehler-Kennlinie besitzt. Schließlich besitzt der Abschnitt T′ _n einen Mittelpunkt entsprechend dem Zeitpunkt t _n+1 oder dem Punkt P _n+1 auf der Geschwindigkeitsfehler-Kennlinie.

Die Geschwindigkeitsfehler-Kennlinie kann mathematisch durch die Funktion F(t) ausgedrückt werden. Folglich ist der Geschwindigkeitsfehler, der der Zeile N -1 zugeordnet ist, der Geschwindigkeitsfehler vom Zeitpunkt t _n-1 zum Zeitpunkt t _n, was gleich der Neigung der Kurve F(t) während dieses Zeitintervalls ist. Diese Neigung wird durch die Differenz F(t) zwischen den Zeitpunkten t _n und t _n-1 geteilt durch das Zeilenintervall H ausgedrückt. Anders ausgedrückt wird die Geschwindigkeitsfehlerfunktion, die der Zeile N -1 zugeordnet ist, ausgedrückt durch

In gleicher Weise kann die Geschwindigkeitsfehlerfunktion, die der Zeile N zugeordnet ist, ausgedrückt werden durch

Der Punkt B _n-1 auf der Kurve F(t) ist am Mittelpunkt der Zeile N -1. In ähnlicher Weise ist der Punkt B _n am Mittelpunkt der Zeile N. Die Neigung der Kurve F(t) an diesen jeweiligen Mittelpunkten sei angenommen die Geschwindigkeitsfehlerfunktion, die den Zeilen N -1 und N zugeordnet ist. Folglich ist die Geschwindigkeitsfehlerfunktion am Punkt B _n-1 der Mittelwert F′(t) der Geschwindigkeitsfehlerfunktion der Zeile N -1 und ist die Geschwindigkeitsfehlerfunktion am Punkt B _n der Mittelwert F′(t) des der Zeile N zugeordneten Geschwindigkeitsfehlers. Da der Geschwindigkeitsfehler am Punkt B _n-1 angenommen gleich dem Geschwindigkeitsfehler ist, der der gesamten Zeile N -1 entspricht, kann diese Geschwindigkeitsfehlerfunktion ausgedrückt werden durch:

In ähnlicher Weise kann der Geschwindigkeitsfehler am Punkt B _n, der angenommen gleich dem Geschwindigkeitsfehler ist, der der gesamten Zeile N zugeordnet ist, ausgedrückt werden durch:

Die Gleichungen (1) und (2) entsprechen den herkömmlichen Annahmen, bei denen der Geschwindigkeitsfehler, der der Zeile N -1 zugeordnet ist, angenommen gleich der Neigung einer geraden Linie ist, die zwischen den Punkten P _n-1 und P _n gezogen ist, während der der Zeile N zugeordnete Geschwindigkeitsfehler herkömmlich angenommen gleich der Neigung am Punkt B _n ist, der gleich der Neigung einer geraden Linie ist, die zwischen den Punkten P _n und P _n+1 gezogen ist. Diese herkömmliche Geschwindigkeitsfehler- Charakteristiken oder -Kennlinien, die durch die Gleichungen (1) und (2) ausgedrückt sind, d. h. die Annahme, daß die Geschwindigkeitsfunktion linear oder eine geradlinige Funktion ist, ist in Fig. 17K durch Strichlinien dargestellt. In Fig. 18 ist die angenommene lineare Geschwindigkeitsfehler- Kennlinie durch zwischen den Punkten P _n-1 und P _n bzw. zwischen den Punkten P _n und P _n+1 gezogene Geraden dargestellt. Die Abweichung zwischen diesen geraden Linien und der tatsächlichen nichtlinearen Geschwindigkeitsfehler-Kennlinie F(t) ist der Fehler, der der herkömmlichen Vorgehensweise bei der Geschwindigkeitsfehlerkompensation eigen ist.

Gemäß der Erfindung wird die nichtlineare Geschwindigkeitsfehler- Kennlinie F(t) angenähert durch den in Fig. 18 in Strichlinien wiedergegebenen Verlauf. Jede Strichlinie besitzt eine Neigung, die gleich der Neigung einer Tangente an die Kurve F(t) an den jeweiligen Punkt P _n-1 und P _n, B _n und P _n+1 ist. Diese Tangentialpunkte ergeben sich zu den Mittelpunkten jedes (1/2) H-Abschnitts.

Die Neigung einer Tangente an die Kurve F(t) im Punkt P _n ist gleich der Neigung einer zwischen den Punkten P _n-1 und P _n+1 gezogenen geraden Linie. Folglich kann der angenäherte Geschwindigkeitsfehler F′( _n) am Punkt P _n ausgedrückt werden durch:

Durch Einsetzen der Gleichungen (1) und (2) in die Gleichung (4) ergibt sich:

Die Neigung der Tangente der Kurve F(t) im Punkt B _n-1, die in Fig. 18 durch eine Strichlinie dargestellt ist, ergibt sich zu:

In gleicher Weise ergibt sich die Neigung der Tangente der Kurve F(t) im Punkt B _n zu:

Daraus ergibt sich, daß die Kurve F(t) eng angenähert werden kann durch die jeweiligen geraden Linien, die in Abschnitten T _n-1, T′ _n-1 bzw. T _n gezogen werden können. Diese geraden Linien besitzen Neigungen, die durch die folgenden Gleichungen ausgedrückt werden können:

Ähnliche Gleichungen können für die geraden Linien abgeleitet werden, die in den Abschnitten T′ _n-2 und T′ _n gezogen werden können, wie in Fig. 18 dargestellt. Es ergibt sich, daß das angenäherte Geschwindigkeitssignal F′(t), das der Zeile N zugeordnet ist, gleich einem Abschnitt (1/4) H der Neigung der Linie ist, die Tangente am Punkt P _n im Abschnitt T′ _n-1 ist, gefolgt durch die Neigung der Linie, die Tangente im Punkt P _n im Abschnitt T _n ist mit der Dauer (2/4) H, gefolgt von einem Abschnitt (1/4) H der Neigung der Linie, die Tangente im Punkt P _n+1 während des Abschnitts T _n ist. Diese drei Liniensegmente, die durch Strichlinien in Fig. 18 dargestellt sind, sind enge Annäherungen an die tatsächliche Geschwindigkeitsfehlerfunktion F(t) vom Zeitpunkt t _n bis zum Zeitpunkt t _n+1, und diese drei Segmente sind durch die entsprechenden in Fig. 17K dargestellten Segmente als das integrierte veränderte Geschwindigkeitsfehlersignal V _EMI wiedergegeben. Das durch diese drei Segmente wiedergegebene Geschwindigkeitsfehlersignal zeigt sich als engere Annäherung an die tatsächliche Geschwindigkeitsfehlerfunktion F(t), als es das herkömmliche Fehlergeschwindigkeitssignal ist, das in Fig. 17K durch eine Strichlinie wiedergegeben ist.

Es wurde angenommen, daß jede Zeile der Videosignale in einen Anfangsabschnitt, einen Mittelabschnitt und einen Endabschnitt geteilt ist und daß das Fehlergeschwindigkeitssignal jedes Abschnittes eine enge Annäherung an die tatsächliche Geschwindigkeitsfehlerfunktion ist. Die angenäherte Geschwindigkeitsfehlerfunktion für jeden Abschnitt ergibt sich zu einem interpolierten Wert, der auf der Geschwindigkeitsfehlerfunktion benachbarter Abschnitte beruht. Gegebenenfalls kann jedes Zeilenintervall in noch weitere Abschnitte geteilt werden, wobei die Geschwindigkeitsfehlerfunktion jedes dieser Abschnitte eine enge lineare Annäherung der tatsächlichen oder Ist-Geschwindigkeitsfehlerfunktion F(t) ist.

Auslesetaktsignalgenerator 15

In Fig. 16 ist noch ein Blockschaltbild eines Ausführungsbeispiels des Auslesetaktsignalgenerators 15 dargestellt, der enthält einen Phasenmodulator 910, eine Formerschaltung 911, einen Harmonischengenerator 912, einen Frequenzteiler 916 und Exklusiv-ODER-Glieder 914 und 918. Der Phasenmodulator 910 ist mit einem Eingangsanschluß 909 verbunden zum Empfang eines Hilfsträgers oder Farbträgers, der durch den Synchronsignalgenerator 16 erzeugt ist. Der Phasenmodulator ist so ausgebildet, daß er die Phase dieses Farbträgers moduliert mit dem integrierten veränderten Geschwindigkeitsfehlersignal V _EMI, das vom Integrator 908 erzeugt und in Fig. 17K dargestellt ist. Auf diese Weise wird die Phase des erzeugten Farbträgers abhängig vom Geschwindigkeitsfehlersignal, um so den Geschwindigkeitsfehler zu beseitigen oder zu kompensieren, der im ankommenden Videosignal vorhanden ist, das von dem VTR wiedergegeben oder abgespielt worden ist.

Der von dem Phasenmodulator 910 erzeugte phasenmodulierte Farbträger wird der Formerschaltung 911 zugeführt, die so ausgebildet ist, daß sie den phasenmodulierten Farbträger in ein Impulssignal formt, das ein Tastverhältnis von 50% besitzt. Es ergibt sich, daß ein derartiges Impulssignal eine Grundfrequenz f _sc besitzt, die gleich der Farbträgerfrequenz ist und auch dessen ungeradzahlige Harmonische enthält. Diese Harmonischenextrahierschaltung bzw. der Harmonischengenerator 912 ist mit der Formerschaltung 911 verbunden und so ausgebildet, daß die dritte Harmonische von der Formerschaltung 911 abgezogen wird. Beispielsweise kann die Harmonischenabführschaltung 912 ein Bandpaßfilter enthalten, das ein Signal abführen kann, dessen Frequenz 3 f _sc ist. Dieses abgeführte Signal, das die dritte Harmonische des Farbträgers ist, wird von einer Einstellschaltung 913 geformt zur Bildung eines Impulssignals mit einem Tastverhältnis von 50% und einer Frequenz von 3 f _sc. Dieses geformte Impulssignal wird dem Exklusiv-ODER-Glied 914 zugeführt sowie zusätzlich dem Frequenzteiler 916. Die Frequenz dieses Frequenzteilers, die gleich der Frequenz des Farbträgers f _sc ist, wird einer weiteren Einstellschaltung 917 zugeführt, die ihrerseits ein Impulssignal abgibt mit einem Tastverhältnis von 50% und einer Frequenz gleich der Farbträgerfrequenz f _sc an das Exklusiv- ODER-Glied 918.

Die Exklusiv-ODER-Glieder 914 und 918 enthalten zusätzliche Eingänge, die gemeinsam mit einem Eingangsanschluß 920 verbunden sind. Der Eingangsanschluß 920 ist so ausgebildet, daß er ein SPECIAL-Signal erhält, falls das VTR in einem seiner SPECIAL-Wiedergabemoden betrieben ist. Es ergibt sich, daß die Exklusiv-ODER-Glieder 914 und 918 im wesentlichen die Polarität des Auslesetaktsignals und des Auslesefarbträgersignals invertieren, die dadurch erzeugt werden und Ausgangsanschlüssen 915 bzw. 918 zugeführt sind. Die Auslesetaktsignale, die phasenmoduliert sind zur Kompensation von Geschwindigkeitsfehlern, werden zum Adressieren des Hauptspeichers 9 verwendet und zum daraus Auslesen von digitalisierten Videosignalen. Das Auslesefarbträgersignal, das auch durch das Geschwindigkeitsfehlersignal phasenmoduliert ist zum Kompensieren von Geschwindigkeitsfehlern im ankommenden Videosignal, wird zum Auslesen der digitalisierten Videosignale aus dem Hauptspeicher 9 verwendet.

Steuer- bzw. Regeleinheit 17

In Fig. 19 ist die Steuer- bzw. Regeleinheit 17 dargestellt und besteht aus einem Schreibsteuerabschnitt und einem Lesesteuerabschnitt. Der Schreibsteuerabschnitt besteht aus einem Startimpulsgenerator 1005, einem Zähler 1007, einer Flipflopschaltung 1015, einem monostabilen Multivibrator 1017 und einem 2-Bit-Zähler 1021. Der Startimpulsgenerator 1005, der eine Verknüpfungsschaltung aufweisen kann, enthält Eingänge, die mit Eingangsanschlüssen 1001 und 1002 verbunden sind, die den Horizontalsynchronimpuls S _h vom Synchronsignaltrennglied gemäß Fig. 8 bzw. das vom APC-Abschnitt des Einschreibtaktsignalgenerators gemäß Fig. 14 erzeugte Farbträgersignal erhalten. Der Startimpulsgenerator 1005 ist zusätzlich mit einem Eingangsanschluß 1011 verbunden, der das Einschreibtaktsignal erhält, das von dem in Fig. 14 dargestellen APC-Abschnitt erzeugt ist. Abhängig vom Horizontalsynchronimpuls, vom Farbträger und vom Einschreibtaktsignal ist der Startimpulsgenerator 1005 so ausgebildet, daß er ein Schreibstartsignal erzeugt zu einem vorgegebenen Zeitpunkt im Anschluß an den Empfang des ankommenden Horizontalsynchronimpulses.

Das Ausgangssignal des Startimpulsgenerators 1005, das an einem Ausgangsanschluß 1006 abgeleitet werden kann, ist einem Zähler 1007 zugeführt. Der Zähler, der abhängig vom Schreibstartsignal ausgelöst ist, der vom Startimpulsgenerator 1005 erzeugt ist, ist so ausgebildet, daß er Schreibtaktimpulse zählt, bis ein vorgegebener Zählerstand erreicht ist. Beispielsweise ist, wenn jede Zeile von Videosignalen durch 80 Abtastungen digitalisiert ist, wobei jede Abtastung aus 8 Bits besteht, der Zähler 1007 so ausgebildet, daß er 640 Einschreibtaktimpulse zählt. Der Ausgang des Zählers 1007 ist mit einer Flipflopschaltung 1015 verbunden, die so ausgebildet ist, daß sie die Frequenz am Ausgang des Zählers 1007 um einen Faktor 2 teilt. Zu diesem Zweck kann die Flipflopschaltung 1015 eine übliche Zeitsteuer- oder T-Flipflopschaltung enthalten.

Der Ausgang der Flipflopschaltung 1015 wird zum Ansteuern eines monostabilen Multivibrators 1017 verwendet, dessen Ausgang über ein UND-Glied 1019 mit dem 2-Bit-Zähler 1021 verbunden ist. Der Zähler 1021 ist so ausgebildet, daß er die Ausgangsimpulse, die durch den monostabilen Multivibrator 1017 erzeugt sind, zählt und einen Zweistufenzähler enthält, um eine 2-Bit-Adresse zu erzeugen. Das Ausgangssignal vom Zähler 1021 wird an Ausgangsanschlüssen 1023′ und 1023′′ erhalten und wird zusätzlich einem Vergleicher 1025 zugeführt. Diese vom Zähler 1021 erzeugte 2-Bit-Adresse wird als Schreibadresse verwendet und dem Schreibadressendekodierer 303, der anhand Fig. 4 erläutert ist, zugeführt. Es ergibt sich, daß diese 2-Bit-Adresse für jeden anderen Ausgangsimpuls, der vom Zähler 1007 erzeugt ist, geändert wird. Das bedeutet, daß die 2-Bit-Adresse mit abwechselnden Zeilenintervallen im ankommenden Videosignal geändert wird. Selbstverständlich erzeugt der Zähler 1007 einen Ausgangsimpuls zu Beginn jedes Zeilenintervalls, und der Zustand der Flipflopschaltung 1015 wird so bei jedem Zeilenintervall geändert. Auf diese Weise bildet die Kombination des Ausgangssignals der Flipflopschaltung 1015 und des Ausgangssignals des Zählers 1021, die alle an Ausgangsanschlüssen 1023, 1023′ und 1023′′ anliegen, eine 3-Bit-Schreibadresse, die durch die Einschreibschaltung 903 im Geschwindigkeitsfehlerspeicher 14 (Fig. 16) verwendet wird.

Der Ausgang des Zählers 1007 ist zusätzlich mit einem monostabilen Multivibrator 1036 verbunden, der ein Geschwindigkeitsfehler- Einschreibfreigabesignal am Ausgangsanschluß 1037 erzeugt. Gerade dieses Geschwindigkeitsfehler-Einschreibfreigabesignal wird zum Schließen des Einschreibschalters 902 im Geschwindigkeitsfehlerspeicher 14 verwendet, wie in Fig. 16 dargestellt.

Der in Fig. 19 dargestellte Leseadressenabschnitt besitzt ähnlichen Aufbau wie der Schreibadressenabschnitt und enthält einen Startimpulsgenerator 1008, einen Zähler 1010, eine Flipflopschaltung 1016, ein UND-Glied 1020 und einen 2-Bit-Zähler 1022. Der Startimpulsgenerator 1008, der ähnlich dem Startimpulsgenerator 1005 sein kann, ist mit einem Eingangsanschluß 1003 verbunden zum Empfang des Lesefarbträgers, der durch den Auslesetaktsignalgenerator 15 (Fig. 16) erzeugt ist, wobei ein anderer Eingang mit einem Eingangsanschluß 1004 verbunden ist zum Empfang des Bezugs- Horizontalsynchronimpulses, der vom Synchronsignalgenerator 16 erzeugt ist. Zusätzlich ist der Startimpulsgenerator 1008 mit einem Eingangsanschluß 1012 verbunden zum Empfang der Auslesetaktimpulse, die durch den Auslesetaktsignalgenerator gemäß Fig. 16 erzeugt sind.

Der Startimpulsgenerator 1008 ist so ausgebildet, daß er ein Lesestartsignal zu einem vorgegebenen Zeitpunkt anschließend an das Auftreten des Bezugs-Horizontalsynchronimpulses erzeugt. Dieses Lesestartsignal wird an einem Ausgangsanschluß 1009 abgeleitet und wird zusätzlich verwendet zum Auslösen des Zählers 1010. Dieser Zähler 1010 ist zum Empfang der Auslesetaktimpulse, die dem Eingangsanschluß 1012 zugeführt sind, mit diesem verbunden und so ausgebildet, daß er einen Ausgangsimpuls erzeugt, wenn ein vorgegebener Zählerstand erreicht ist. Im Übereinstimmung mit dem Zähler 1007 ist der Zähler 1010 so ausgebildet, daß er einen Ausgangsimpuls erzeugt, der als Speicherlesefreigabeimpuls dargestellt ist, wenn 640 Auslesetaktimpulse gezählt worden sind. D. h., daß der Speicherlesefreigabeimpuls zu Beginn eines Auslesebetriebs erzeugt wird zum Auslesen einer Zeile von Videosignalen aus dem Hauptspeicher 9.

Der Zähler 1010 ist mit der Flipflopschaltung 1016 verbunden, die eine T-Flipflopschaltung enthalten kann, die so ausgebildet ist, daß die Frequenz der Speicherlesefreigabeimpulse um einen Faktor 2 geteilt wird. D. h., der Zustand der Flipflopschaltung 1016 ändert sich abhängig von jedem Speicherlesefreigabeimpuls. Der Ausgang der Flipflopschaltung 1016 ist mit dem monostabilen Multivibrator 1018 verbunden zu dessen Ansteuerung. Der von diesem monostabilen Multivibrator 1018 erzeugte Impuls ist über das UND-Glied 1020 dem 2-Bit- Zähler 1022 zugeführt. Der Ausgang dieses 2-Bit-Zählers 1022 ist mit Ausgangsanschlüssen 1024′ bzw. 1024′′ verbunden, und bildet eine 2-Bit-Leseadresse, die vom Lesedekodierer gemäß Fig. 4 zugeführt ist. Ähnlich der vom 2-Bit-Zähler 1021 erzeugten 2-Bit-Adresse ändert sich die 2-Bit-Leseadresse, nachdem jeweils zwei Zeilen von Videosignalen aus dem Hauptspeicher 9 ausgelesen sind.

Das Ausgangssignal der Flipflopschaltung 1016 ist zusätzlich einem Ausgangsanschluß 1024 zugeführt und enthält das geringstwertige Bit in einer 3-Bit-Leseadresse. Es ergibt sich, daß diese 3-Bit-Adresse an Ausgangsanschlüssen 1024, 1024′ und 1024′′ der Addierschaltung 927 gemäß Fig. 16 zugeführt wird und zum Erzeugen der vorläufigen Leseadresse verwendet wird zum Auslesen eines geeigneten Geschwindigkeitsfehlersignals.

Der Ausgang des 2-Bit-Zählers 1022 ist auch mit dem Vergleicher 1026 und weiter mit dem Vergleicher 1025 verbunden. Der Vergleicher 1025 ist so ausgebildet, daß er die 2-Bit- Schreibadresse, die vom Zähler 1021 erzeugt ist, mit der 2-Bit-Leseadresse vergleicht, die vom Zähler 1022 erzeugt ist. In ähnlicher Weise ist der Vergleicher 1026, der durch Empfang des 2-Bit-Ausgangssignals vom Zähler 1021 vorgesehen ist, so ausgebildet, daß er die 2-Bit-Schreibadresse mit der 2-Bit-Leseadresse vergleicht, wobei letztere vom Zähler 1022 erzeugt ist. Falls die Leseadresse gleich der Schreibadresse plus Eins ist (R = W +1), besteht die Möglichkeit, daß, wenn der Zähler 1021 inkrementiert oder weitergezählt ist, dieser die genau gleiche Speichereinheit für einen Einschreibbetrieb adressiert, die dann für einen Auslesebetrieb adressiert ist. Um diese Möglichkeit zu verhindern, erzeugt der Vergleicher 1025 eine binäre "1", wenn die Leseadresse gleich der Schreibadresse plus Eins ist. Diese binäre "1" wird durch einen Inverter 1027 invertiert und als binäre "0" zum Sperren des UND- Glieds 1019 verwendet. Dies verhindert, daß der Zähler 1021 inkrementiert oder weitergezählt wird, wodurch verhindert wird, daß dieser Zähler 1021 die genau gleiche Adresse wie der Ausleseadressenzähler 1022 erzeugt.

In ähnlicher Weise ist der Vergleicher 1026 so ausgebildet, daß er erfaßt, wenn die 2-Bit-Schreibadresse gleich der 2-Bit- Leseadresse plus Eins ist. Wenn diese Bedingung erfaßt wird, erzeugt der Vergleicher 1026 eine binäre "1", die durch einen Inverter 1028 invertiert wird durch Sperren des UND-Glieds 1020. Dadurch wird verhindert, daß der Zähler 1022 inkrementiert oder weitergezählt wird auf den genau gleichen Zählerstand, der dann durch den Zähler 1021 erzeugt ist. Auf diese Weise verhindert der Vergleicher 1026, daß die Leseadresse inkrementiert oder weitergezählt wird, um der Schreibadresse gleich zu sein. Als Folge der Vergleicher 1025 und 1026 kann eine Speichereinheit im Hauptspeicher 9 nicht gleichzeitig oder simultan für den Einschreib- und den Auslesebetrieb adressiert werden.

Da der Schreibadressenabschnitt und der Leseadressenabschnitt der Steuer- bzw. Regeleinheit 17, wie in Fig. 19 dargestellt ist, im wesentlichen ähnlichen Aufbau besitzen, wird lediglich der Betrieb des Schreibadressenabschnittes mit Bezug auf die Fig. 20A bis 20F näher erläutert. Es wird erinnert, daß der Startimpulsgenerator 1005, der mit dem ankommenden Horizontalsynchronimpuls S _h (Fig. 20A) versorgt ist, ein Schreibstartsignal zu einem vorgegebenen Zeitpunkt in Anschluß an das Auftreten des Horizontalsynchronimpulses erzeugt, abhängig vom Farbträger und von den Einschreibtaktimpulsen, die daran angelegt sind. Dieser Schreibstartimpuls ist in Fig. 20B dargestellt und wird zum Auslesen des Zählers 1007 verwendet, um aufeinanderfolgende Einschreibtaktimpulse zu zählen. Wenn der Zähler 1007 einen Zählerstand von 640 erreicht, wird der in Fig. 20C dargestellte WRITE-MEMORY- ENABLE-Impuls erzeugt. Dieser Impuls ist als Negativimpuls dargestellt und hält an, bis der nächste Schreibstartimpuls erzeugt wird. Auf diese Weise kann während der positiven Dauer des dargestellten WRITE-MEMORY-ENABLE-Impulses der Hauptspeicher 9 für einen Einschreibbetrieb adressiert werden, was dann durchgeführt wird.

Beim negativen Übergang (Abfallflanke) im WRITE-MEMORY- ENABLE-Impuls, d. h. wenn der Zähler 1007 einen Zählerstand von 640 erreicht, wird die Flipflopschaltung 1015 angesteuert für einen Zustandswechsel, wie in Fig. 20D dargestellt. Auf diese Weise wird erreicht, daß die Flipflopschaltung 1015 ihren ersten Zustand während eines Zeilenintervalls, ihren zweiten Zustand während des nächsten Zeilenintervalls, usw. annimmt. Wenn das Ausgangssignal dieser Flipflopschaltung 1015 einem negativen Übergang unterliegt, wird der monostabile Multivibrator 1017 angesteuert zur Erzeugung der in Fig. 20E dargestellten Impulse 1017′. Dieser Impuls wird über das UND-Glied 1019 verknüpft zum Weiterzählen oder Inkrementieren des Zählerstands des 2-Bit-Zählers 1021. Wie in Fig. 20E dargestellt, wird der 2-Bit-Zähler 1021 bei jedem zweiten oder abwechselnden Zeilenintervall inkrementiert oder weitergezählt. Die Inhalte des 2-Bit-Zählers 1021, die als Schreibadresse dienen, sind in Fig. 20F dargestellt. Selbstverständlich ist, falls der Vergleicher 1025 eine binäre "1" erzeugt, das UND-Glied 1019 gesperrt, um zu verhindern, daß ein Impuls 1017′ den Zählerstand des 2-Bit- Zählers 1021 weiterzählt.

Die in Fig. 19 dargestellte Steuer- bzw. Regeleinheit 17 enthält zusätzlich RS-Flipflopschaltungen 1031 und 1034, zeitsteuerimpulsgesteuerte Flipflopschaltungen 1029 und 1032 und einen 2-Bit-Speicher 1035. Die zeitsteuerimpulsgesteuerte Flipflopschaltung 1029 ist eingangsseitig mit einem Eingangsanschluß 1030 verbunden zum Empfang des Bezugs-Vertikalsynchronsignals, das durch den Synchronsignalgenerator 16 erzeugt ist. Diese Flipflopschaltung 1029 ist so ausgebildet, daß sie die Frequenz des erzeugten Bezugs-Vertikalsynchronsignals um einen Faktor 2 teilt und dieses frequenzgeteilte Signal dem Setzeingang S des RS-Flipflops 1031 zuführt. Der Rücksetzeingang R des RS-Flipflops 1030 ist mit dem Ausgang der Flipflop-Schaltung 1016 verbunden und zum Empfang eines Signals davon vorgesehen, dessen Frequenz gleich der halben Frequenz des Bezugs-Horizontalsynchronsignals ist.

Ähnlichen Aufbau besitzt die zeitsteuerimpulsgesteuerte Flipflopschaltung 1032, deren Eingang mit einem Eingangsanschluß 1033 verbunden ist zum Empfang des ankommenden abgetrennten Vertikalsynchronsignals vom Synchronsignaltrennglied 12. Das Ausgangssignal der Flipflopschaltung 1032 ist ein frequenzgeteiltes Signal, dessen Frequenz gleich der halben Frequenz des ankommenden Vertikalsynchronsignals ist. Das frequenzgeteilte Signal wird dem Setzeingang S des RS- Flipflops 1034 zugeführt. Der Rücksetzeingang R dieses RS- Flipflops 1034 ist mit dem Ausgang der Flipflopschaltung 1015 verbunden zum Empfang eines periodischen Impulssignals, dessen Frequenz gleich der halben Frequenz des ankommenden Horizontalsynchronimpulses ist, wie in Fig. 20D dargestellt. Der Ausgang des RS-Flipflops 1034 ist mit dem 2-Bit-Speicher 1035 verbunden und zum Verknüpfen oder Zuführen der 2-Bit- Schreibadresse in diesen 2-Bit-Speicher 1035 vorgesehen, das dann von dem Zähler 1021 erzeugt ist. Der Ausgang des RS-Flipflops 1031 ist mit dem Zähler 1022 verbunden zum Erregen dieses Zählers 1022 zum Empfang der Inhalte des 2-Bit-Speichers 1035, wobei der Ausgang dieses Speichers 1035 mit dem Zähler 1022 verbunden ist. Zusätzlich ist der Ausgang des RS-Flipflops 1031 mit einem Löscheingang der Flipflopschaltung 1032 verbunden.

Im Betrieb wird die Flipflopschaltung 1031 abhängig von jedem abwechselnden Bezugs-Vertikalsynchronimpuls gesetzt und wird abhängig vom Ausgangssignal der Flipflopschaltung 1016 rückgesetzt, das diesem Vertikalsynchronimpuls folgt. Auf diese Weise ist das Ausgangssignal des RS-Flipflops 1031 ein Impuls, dessen Impulsdauer etwa einem Horizontal-Zeilenintervall entspricht, wobei dieser Impuls synchron mit jedem zweiten Bezugs- Vertikalsynchronimpuls auftritt. In ähnlicher Weise wird das RS-Flipflop 1034 abhängig von jedem abwechselnden oder zweiten ankommenden Vertikalsynchronimpuls gesetzt und abhängig vom Ausgangssignal der Flipflopschaltung 1015 rückgesetzt. Folglich erzeugt das RS-Flipflop 1034 einen Ausgangsimpuls, dessen Impulsdauer etwa einem Horizontal-Zeilenintervall entspricht, wobei dieser Impuls synchron zum ankommenden Vertikalsynchronimpuls erzeugt wird.

Der vom RS-Flipflop 1034 erzeugte Impuls verknüpft oder führt die Adresse, die dann vom Zähler 1021 erzeugt ist, in den 2-Bit-Speicher 1035. Beim nachfolgenden Auftreten des vom RS- Flipflop 1031 erzeugten Impulses werden die Inhalte des 2-Bit- Speichers 1035 verknüpft oder eingegeben in den Zähler 1022 und dort als Leseadresse verwendet. Auf diese Weise wird die zu dem Zeitpunkt erzeugte Schreibadresse, zu der ein ankommendes Vertikalsynchronsignal empfangen ist, als Leseadresse zu dem Zeitpunkt verwendet, zu dem das Bezugs-Vertikalsynchronsignal empfangen wird. Es ergibt sich, daß dies die vertikale Lage des Videosignals richtig bestimmt, das am Ausgang der Zeitbasisfehlerkorrekturvorrichtung erhalten wird, derart, daß sie ausgerichtet ist zur vertikalen Lage des Videosignals, das von dem VTR wiedergegeben oder abgespielt ist. D. h., daß am Beginn jedes Rahmens oder Bilds eines korrigierten Videosignals die gleiche Adressenstelle im Hauptspeicher 9 ausgelesen wird, wie sie zu Beginn dieses Bildes für das ankommende Videosignal eingeschrieben worden ist. Auf diese Weise und mit Bezug auf das dargestellte Fernsehbild sind das Oberende oder das Unterende dieses Bildes richtig in der Vertikalrichtung angeordnet.

Claims

1. Geschwindigkeitsfehler-Regelvorrichtung zur Verwendung in einem Videosignal-Zeitbasiskorrekturglied, mit einem Hauptspeicher mit adressierbaren Speicherplätzen zum Speichern aufeinanderfolgender Zeilen von Videosignalen,
einer Schreibschaltung einschließlich eines Einschreibtaktsignalgenerators, der mit den Zeitbasisfehlern in dem Videosignal synchronisiert ist, zum Einschreiben aufeinanderfolgender Zeilen von Videosignalen in adressierte Speicherplätze mit einer Einschreibtaktgeschwindigkeit, und
einer Leseschaltung einschließlich eines steuerbaren Lesetaktsignalgenerators zum Auslesen aufeinanderfolgender Zeilen von Videosignalen von adressierten Speicherplätzen mit einer im wesentlichen konstanten Auslesetaktgeschwindigkeit,
wobei die Geschwindigkeitsfehler-Regelvorrichtung einen Geschwindigkeitsfehlerdetektor enthält zum Erfassen von Geschwindigkeitsfehlern in aufeinanderfolgenden Zeilen der in den Hauptspeicher eingeschriebenen Videosignale, gekennzeichnet durch
eine Geschwindigkeitsfehlerspeicherschaltung (14; 905-0, 905-7) mit mehreren Speicherplätzen, deren jeder zum Speichern eines Signals betätigbar ist, das den Geschwindigkeitsfehler einer zugeordneten Zeile von Videosignalen wiedergibt,
eine Geschwindigkeitsfehlerleseschaltung (906) zum Auslesen aus der Geschwindigkeitsfehlerspeicherschaltung (14; 905-0 bis 905-7) des Geschwindigkeitsfehlersignals, das einer Zeile von Videosignalen zugeordnet ist, wenn die zugeordnete Zeile von Videosignalen aus dem Hauptspeicher (9) ausgelesen wird,
eine Änderungsschaltung (926, 928, 932, 924, 926, 908) zum Ändern des ausgelesenen Geschwindigkeitsfehlersignals als Funktion von zumindest einem Geschwindigkeitsfehlersignal, das zumindest einer benachbarten Zeile von Videosignalen zugeordnet ist, und
einen Modulator (910) zum Modulieren der Auslesetaktsignale mit dem geänderten Geschwindigkeitsfehlersignal zum Kompensieren von Geschwindigkeitsfehlern in aufeinanderfolgenden Zeilen der Videosignale.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Änderungsschaltung aufweist eine Schaltungsanordnung (928, 932, 934, 924) zum Definieren mehrerer Abschnitte einer ausgelesenen Zeile von Videosignalen und eine Interpolationsschaltung (926) zum Kombinieren von Geschwindigkeitsfehlersignalen, die benachbarten Zeilen von Videosignalen zugeordnet sind zum Erzeugen interpolierter Geschwindigkeitsfehlersignale für jeweilige Abschnitte.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Änderungsschaltung aufweist eine Schaltungsanordnung (928, 932, 934, 924) zum Definieren eines Anfangs-, eines Mittel- und eines Endabschnitts einer ausgelesenen Zeile von Videosignalen und eine Interpolationsschaltung (926) zum Kombinieren der Geschwindigkeitsfehlersignale, die der ausgelesenen Zeile (N) und der unmittelbar vorhergehenden Zeile (N -1) von Videosignalen zugeordnet sind, zur Erzeugung eines interpolierten Geschwindigkeitsfehlersignals (((N -1) + N)/2) für den Anfangsabschnitt,
Kombinieren der Geschwindigkeitsfehlersignale, die der ausgelesenen Zeile (N) und der nächstfolgenden Zeile (N +1) von Videosignalen zugeordnet sind, zur Erzeugung eines interpolierten Geschwindigkeitsfehlersignals (((N + (N +1))/2) für den Endabschnitt und
Verwenden des Geschwindigkeitsfehlersignals, das der ausgelesenen Zeile von Videosignalen (N) entspricht, zur Erzeugung eines interpolierten Geschwindigkeitsfehlersignals (N) für den Mittelabschnitt.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Interpolationsschaltung eine Mittelwertbildungsschaltung (926) besitzt zur Mittelwertbildung der kombinierten Geschwindigkeitsfehlersignale.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Änderungsschaltung aufweist eine Schaltanordnung (934, 935, 924, 932, 928) zum Definieren eines Anfangsabschnitts von etwa einem Viertel einer Zeile eines Videosignals, eines Mittelabschnitts von etwa 2/4 einer Zeile von Videosignalen und eines Endabschnitts von etwa 1/4 einer Zeile von Videosignalen, wobei die Schaltanordnung (934, 935, 924, 932, 928) der Mittelwertbildungsschaltung (926) die Geschwindigkeitsfehlersignale zuführt, die der ausgelesenen Zeile von Videosignalen und der unmittelbar vorhergehenden Zeile von Videosignalen entspricht, während des Anfangsabschnitts, das Geschwindigkeitsfehlersignal zuführt, das lediglich der ausgelesenen Zeile von Videosignalen entspricht, während des Mittelabschnitts und die Geschwindigkeitsfehlersignale zuführt, die der ausgelesenen Zeile von Videosignalen und der nächstfolgenden Zeile von Videosignalen entspricht, während des Endabschnitts.

6. Vorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Änderungsschaltung weiter einen Integrator (908) aufweist, der mit der Mittelwertbildungsschaltung (926) verbunden ist zum Integrieren der gemittelten Geschwindigkeitsfehlersignale während des Anfangs-, Mittel- und Endabschnitts.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Modulator einen Phasenmodulator (910) enthält zum Modulieren der Phase der Auslesetaktsignale mit den integrierten gemittelten Geschwindigkeitsfehlersignalen.

8. Vorrichtung nach einem der Ansprüche 1 bis 7, bei der das Zeitbasiskorrekturglied weiter einen Schreibadressengenerator zum Auswählen einer Schreibadresse in dem Hauptspeicher und einen Leseadressengenerator zum Auswählen einer Leseadresse in dem Hauptspeicher enthält, dadurch gekennzeichnet,
daß die Geschwindigkeitsfehlerspeicherschaltung adressierbare Speicherplätze (905-0 bis 905-7) enthält, entsprechend den adressierbaren Speicherplätzen in dem Hauptspeicher zum darin Speichern eines Geschwindigkeitsfehlersignals,
daß die Geschwindigkeitsfehlerleseschaltung einen Adressengenerator (927, 928) enthält zum Erzeugen, wenn der Endabschnitt einer Zeile von Videosignalen ausgelesen ist, der Adresse einer Geschwindigkeitsfehlerspeicherstelle entsprechend der Adresse eines Speicherplatzes in dem Hauptspeicher, aus dem die nächste Zeile von Videosignalen so ausgelesen wird, daß das der nächsten Zeile (N +1) von Videosignalen zugeordnete Geschwindigkeitsfehlersignal von dem Zeitpunkt an ausgelesen wird, zu dem der Endabschnitt ((3/4) H) einer Zeile (N) von Videosignalen ausgelesen wird, bis zu dem Zeitpunkt, zu dem der Endabschnitt (H/4) der nächsten Zeile (N +1) von Videosignalen ausgelesen wird, und
daß die Änderungsschaltung aufweist:
eine Abtastschaltung (924, 934, 935) zum Abtasten des aus der Geschwindigkeitsfehlerspeicherschaltung ausgelesenen Geschwindigkeitsfehlersignals anschließend an das Auslesen eines Anfangsabschnitts (H/4) einer Zeile von Videosignalen aus dem Hauptspeicher und zum Speichern des abgetasteten Geschwindigkeitsfehlersignals für ein Zeilenintervall (H) und
eine Kombinationsschaltung (926) zum Kombinieren des Geschwindigkeitsfehlersignals, das aus der Geschwindigkeitsfehlerspeicherschaltung ausgelesen ist, und des abgetasteten Geschwindigkeitsfehlersignals zum Erzeugen eines veränderten Geschwindigkeitsfehlersignals, das eine Funktion ist des abgetasteten Geschwindigkeitsfehlersignals (V _ES), das der zuvor ausgelesenen Zeile (N -1) von Videosignalen zugeordnet ist, und des ausgelesenen Geschwindigkeitsfehlersignals (V _E), das der gerade ausgelesenen Zeile (N) von Videosignalen zugeordnet ist, während des Anfangsabschnitts (H/4) der gerade ausgelesenen Zeile (N) von Videosignalen,
eine Funktion ist des abgetasteten Geschwindigkeitsfehlersignals (V _ES), das der gerade ausgelesenen Zeile (N) von Videosignalen entspricht, und des ausgelesenen Geschwindigkeitsfehlersignals (V _E), das der derzeit ausgelesenen Zeile (N) von Videosignalen entspricht, während eines Mittelabschnitts ((1/4) H bis (3/4) H) der gerade ausgelesenen Zeile (N) von Videosignalen, und
eine Funktion ist des abgetasteten Geschwindigkeitsfehlersignals (V _ES), das der gerade ausgelesenen Zeile (N) von Videosignalen zugeordnet ist, und des ausgelesenen Geschwindigkeitsfehlersignals (V _E), das der nächsten ausgelesenen Zeile (N +1) von Videosignalen zugeordnet ist, während des Endabschnitts ((3/4) H bis (4/4) H) der gerade ausgelesenen Zeile (N) von Videosignalen.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die adressierbaren Speicherplätze in der Geschwindigkeitsfehlerspeicherschaltung einzeln selektierbare oder wählbare Kondensatoren (905-0 bis 905-7) zum Speichern analoger Pegel sind.